RU2009121955A - Самопроверяемый модулярный вычислитель систем логических функций - Google Patents
Самопроверяемый модулярный вычислитель систем логических функций Download PDFInfo
- Publication number
- RU2009121955A RU2009121955A RU2009121955/08A RU2009121955A RU2009121955A RU 2009121955 A RU2009121955 A RU 2009121955A RU 2009121955/08 A RU2009121955/08 A RU 2009121955/08A RU 2009121955 A RU2009121955 A RU 2009121955A RU 2009121955 A RU2009121955 A RU 2009121955A
- Authority
- RU
- Russia
- Prior art keywords
- outputs
- inputs
- block
- memory block
- input
- Prior art date
Links
Abstract
Самопроверяемый модулярный вычислитель систем логических функций, содержащий блок конъюнкций, входы которого являются входами устройства для подачи n булевых переменных, выходы которого подключены к первому блоку памяти, предназначенному для хранения коэффициентов первого полинома избыточной модулярной числовой нормальной формы, первый сумматор, отличающийся тем, что дополнительно введены второй блок памяти, входы которого соединены с выходами блока конъюнкций, при этом второй блок памяти предназначен для хранения коэффициентов второго полинома избыточной модулярной числовой нормальной формы, выходы первого блока памяти подключены к входам первого сумматора, выходы которого подключены к (s+1)-му, (s+2)-му, …, (d+s)-му входам (d - количество реализуемых булевых функций, составляющих информационные разряды разделимого AN-кода, s - количество избыточных булевых функций, соответствующих избыточным разрядам разделимого AN-кода) блока вычисления остатка по модулю и информационным входам регистра памяти, выходы которого являются выходами устройства выдачи значений d булевых функций, выходы второго блока памяти подключены к входам второго сумматора, выходы которого подключены к 1-му, 2-му, …, s-му входам блока вычисления остатка по модулю, выходы которого подключены к входам элемента ИЛИ-НЕ, выход которого подключен к первому входу элемента И, второй вход которого соединен с входом подачи синхроимпульсов устройства, а выход подключен к синхровходу регистра памяти.
Claims (1)
- Самопроверяемый модулярный вычислитель систем логических функций, содержащий блок конъюнкций, входы которого являются входами устройства для подачи n булевых переменных, выходы которого подключены к первому блоку памяти, предназначенному для хранения коэффициентов первого полинома избыточной модулярной числовой нормальной формы, первый сумматор, отличающийся тем, что дополнительно введены второй блок памяти, входы которого соединены с выходами блока конъюнкций, при этом второй блок памяти предназначен для хранения коэффициентов второго полинома избыточной модулярной числовой нормальной формы, выходы первого блока памяти подключены к входам первого сумматора, выходы которого подключены к (s+1)-му, (s+2)-му, …, (d+s)-му входам (d - количество реализуемых булевых функций, составляющих информационные разряды разделимого AN-кода, s - количество избыточных булевых функций, соответствующих избыточным разрядам разделимого AN-кода) блока вычисления остатка по модулю и информационным входам регистра памяти, выходы которого являются выходами устройства выдачи значений d булевых функций, выходы второго блока памяти подключены к входам второго сумматора, выходы которого подключены к 1-му, 2-му, …, s-му входам блока вычисления остатка по модулю, выходы которого подключены к входам элемента ИЛИ-НЕ, выход которого подключен к первому входу элемента И, второй вход которого соединен с входом подачи синхроимпульсов устройства, а выход подключен к синхровходу регистра памяти.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2009121955/08A RU2417405C2 (ru) | 2009-06-08 | 2009-06-08 | Самопроверяемый модулярный вычислитель систем логических функций |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2009121955/08A RU2417405C2 (ru) | 2009-06-08 | 2009-06-08 | Самопроверяемый модулярный вычислитель систем логических функций |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| RU2009121955A true RU2009121955A (ru) | 2010-12-20 |
| RU2417405C2 RU2417405C2 (ru) | 2011-04-27 |
Family
ID=44056225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2009121955/08A RU2417405C2 (ru) | 2009-06-08 | 2009-06-08 | Самопроверяемый модулярный вычислитель систем логических функций |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU2417405C2 (ru) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2461868C1 (ru) * | 2011-10-03 | 2012-09-20 | Федеральное государственное военное образовательное учреждение высшего профессионального образования "Военная академия связи имени Маршала Советского Союза С.М. Буденного" (г. Санкт-Петербург) Министерства обороны Российской Федерации | Арифметический вычислитель систем булевых функций |
| RU2586575C1 (ru) * | 2015-06-03 | 2016-06-10 | Федеральное государственное казенное военное образовательное учреждение высшего профессионального образования "Военная академия Ракетных войск стратегического назначения имени Петра Великого" Министерства обороны Российской Федерации | Модулярный полиномиальный вычислитель систем булевых функций |
| RU2586574C1 (ru) * | 2015-06-26 | 2016-06-10 | Федеральное государственное казенное военное образовательное учреждение высшего профессионального образования "Военная академия Ракетных войск стратегического назначения имени Петра Великого" Министерства обороны Российской Федерации | Полиномиальный модулярный вычислитель систем булевых функций с обнаружением ошибок |
| RU2680035C1 (ru) * | 2018-04-25 | 2019-02-14 | федеральное государственное казенное военное образовательное учреждение высшего образования "Краснодарское высшее военное училище имени генерала армии С.М. Штеменко" Министерства обороны Российской Федерации | Отказоустойчивый специализированный вычислитель систем булевых функций |
-
2009
- 2009-06-08 RU RU2009121955/08A patent/RU2417405C2/ru not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| RU2417405C2 (ru) | 2011-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Vun et al. | A new RNS based DA approach for inner product computation | |
| CN102405598B (zh) | 可编程crc单元 | |
| RU2009121955A (ru) | Самопроверяемый модулярный вычислитель систем логических функций | |
| RU2008119742A (ru) | Логический преобразователь | |
| JP2012507763A5 (ru) | ||
| RU2500017C1 (ru) | Накапливающий сумматор по модулю | |
| Tsoumanis et al. | Pre-encoded multipliers based on non-redundant radix-4 signed-digit encoding | |
| US8150903B2 (en) | Reconfigurable arithmetic unit and high-efficiency processor having the same | |
| CN201654762U (zh) | 一种伪随机码序列发生器 | |
| RU2007141074A (ru) | Специализированное устройство для логических вычислений | |
| Sayed et al. | Design and evaluation of a FIR filter using hybrid adders and Vedic multipliers | |
| CA2521167A1 (en) | Programmable logic device | |
| RU2006138653A (ru) | Трансмиттер бесконтактный кодовый путевой резервируемый (бкпт-р) | |
| TW200802084A (en) | Dual-path, multimode sequential storage element | |
| RU2586574C1 (ru) | Полиномиальный модулярный вычислитель систем булевых функций с обнаружением ошибок | |
| RU2637988C1 (ru) | Устройство сложения (вычитания) N чисел с настраиваемым модулем | |
| JP5920081B2 (ja) | 非同期相関演算回路 | |
| JP2012253657A (ja) | 多数決回路を使用した半導体集積回路及び多数決方法 | |
| RU2007127729A (ru) | Параллельное устройство обработки сигналов | |
| CN100470672C (zh) | 用于减少数据线长度的半导体存储器件 | |
| JP3837136B2 (ja) | プログラマブル論理回路 | |
| JP3837135B2 (ja) | プログラマブル論理回路 | |
| RU2010108106A (ru) | Параллельный сумматор-вычитатель в троичной системе счисления на нейронах | |
| JP2012043405A (ja) | 乗算回路 | |
| RU2010118619A (ru) | Трех-шеститактный распределитель импульсов |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20110609 |