RU2007127729A - Параллельное устройство обработки сигналов - Google Patents
Параллельное устройство обработки сигналов Download PDFInfo
- Publication number
- RU2007127729A RU2007127729A RU2007127729/09A RU2007127729A RU2007127729A RU 2007127729 A RU2007127729 A RU 2007127729A RU 2007127729/09 A RU2007127729/09 A RU 2007127729/09A RU 2007127729 A RU2007127729 A RU 2007127729A RU 2007127729 A RU2007127729 A RU 2007127729A
- Authority
- RU
- Russia
- Prior art keywords
- output
- input
- inputs
- implementation
- signal processing
- Prior art date
Links
Claims (1)
- Параллельное устройство обработки сигналов, содержащее регистр хранения входной реализации, вход которого является информационным входом устройства, арифметически суммирующее устройство, регистр хранения выходной реализации, выход которого является информационным выходом устройства, отличающееся тем, что в каждом из N каналов содержится N умножителей, выход регистра хранения входной реализации подключен к первым входам умножителей, выход каждого из которых подключен к N-му входу сумматоров, выходы которых подключены к входам регистра хранения выходной реализации, выход которого является информационным выходом устройства, выход блока управления подключен к входу блока формирования матрицы коэффициентов, выходы которого подключены к входам регистров хранения строки матрицы, выходы которых подключены ко вторым входам умножителей, синхронность работы устройства задается тактовым генератором.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2007127729/09A RU2362208C2 (ru) | 2007-07-19 | 2007-07-19 | Параллельное устройство обработки сигналов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2007127729/09A RU2362208C2 (ru) | 2007-07-19 | 2007-07-19 | Параллельное устройство обработки сигналов |
Publications (2)
Publication Number | Publication Date |
---|---|
RU2007127729A true RU2007127729A (ru) | 2009-01-27 |
RU2362208C2 RU2362208C2 (ru) | 2009-07-20 |
Family
ID=40543623
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2007127729/09A RU2362208C2 (ru) | 2007-07-19 | 2007-07-19 | Параллельное устройство обработки сигналов |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2362208C2 (ru) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2541874C2 (ru) * | 2013-06-24 | 2015-02-20 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ярославский государственный университет им. П.Г. Демидова" | Способ построения цифровых ких-фильтров сетевой структуры |
-
2007
- 2007-07-19 RU RU2007127729/09A patent/RU2362208C2/ru not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
RU2362208C2 (ru) | 2009-07-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20140289445A1 (en) | Hardware accelerator system and method | |
JP5408913B2 (ja) | 高速かつ効率的な行列乗算ハードウェアモジュール | |
GB0801137D0 (en) | Apparatus and method for performing permutation operations on data | |
CN109144469B (zh) | 流水线结构神经网络矩阵运算架构及方法 | |
RU2500017C1 (ru) | Накапливающий сумматор по модулю | |
Kshirsagar et al. | Implementation of pipelined booth encoded wallace tree multiplier architecture | |
RU2007106124A (ru) | Устройство для определения оптимальной программы технического обслуживания системы | |
RU2007141074A (ru) | Специализированное устройство для логических вычислений | |
TW201816715A (zh) | 用於影像處理之設備及方法 | |
RU2007127729A (ru) | Параллельное устройство обработки сигналов | |
RU2013114201A (ru) | Устройство для моделирования процесса принятия решения в условиях неопределенности | |
Mahadurkar et al. | Co-exploration of NLA kernels and specification of compute elements in distributed memory cgras | |
RU2007119488A (ru) | Вычислительное устройство | |
Zicari et al. | A matrix product accelerator for field programmable systems on chip | |
Myjak et al. | A medium-grain reconfigurable architecture for DSP: VLSI design, benchmark mapping, and performance | |
Woehrle et al. | CAEMO-A Flexible and scalable high performance matrix algebra coprocessor for embedded reconfigurable computing systems | |
JP2008052504A (ja) | 離散フーリエ変換装置および離散フーリエ逆変換装置 | |
JP2009151587A5 (ru) | ||
RU2461867C1 (ru) | Реконфигурируемый вычислительный конвейер | |
Sonawane et al. | Resource efficient 64-bit floating point matrix multiplication algorithm using FPGA | |
Wang et al. | A novel fast modular multiplier architecture for 8,192-bit RSA cryposystem | |
Jianwen et al. | Partially reconfigurable matrix multiplication for area and time efficiency on FPGAs | |
RU2005118835A (ru) | Устройство для моделирования системы защиты вычислительной сети | |
Savich et al. | A low-power scalable stream compute accelerator for general matrix multiply (GEMM) | |
JP2022500782A (ja) | データ処理システム、方法、およびプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20120720 |