RU2680035C1 - Отказоустойчивый специализированный вычислитель систем булевых функций - Google Patents
Отказоустойчивый специализированный вычислитель систем булевых функций Download PDFInfo
- Publication number
- RU2680035C1 RU2680035C1 RU2018115590A RU2018115590A RU2680035C1 RU 2680035 C1 RU2680035 C1 RU 2680035C1 RU 2018115590 A RU2018115590 A RU 2018115590A RU 2018115590 A RU2018115590 A RU 2018115590A RU 2680035 C1 RU2680035 C1 RU 2680035C1
- Authority
- RU
- Russia
- Prior art keywords
- outputs
- memory
- inputs
- storing
- bases
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/079—Root cause analysis, i.e. error or fault diagnosis
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/57—Arithmetic logic units [ALU], i.e. arrangements or devices for performing two or more of the operations covered by groups G06F7/483 – G06F7/556 or for performing logical operations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
- G06F7/72—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using residue arithmetic
- G06F7/727—Modulo N arithmetic, with N being either (2**n)-1,2**n or (2**n)+1, e.g. mod 3, mod 4 or mod 5
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
- G06F7/72—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using residue arithmetic
- G06F7/729—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using residue arithmetic using representation by a residue number system
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
- H04L9/065—Encryption by serially and continuously modifying data stream elements, e.g. stream cipher systems, RC4, SEAL or A5/3
- H04L9/0656—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher
- H04L9/0662—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher with particular pseudorandom sequence generator
- H04L9/0668—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher with particular pseudorandom sequence generator producing a non-linear pseudorandom sequence
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Optimization (AREA)
- Mathematical Analysis (AREA)
- Computational Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Quality & Reliability (AREA)
- Biomedical Technology (AREA)
- Health & Medical Sciences (AREA)
- Signal Processing (AREA)
- Computer Security & Cryptography (AREA)
- Nonlinear Science (AREA)
- Hardware Redundancy (AREA)
Abstract
Изобретение относится к вычислительной технике и может быть использовано для отказоустойчивой параллельной реализации систем булевых функций в средствах криптографической защиты информации. Техническим результатом является обеспечение отказоустойчивости при вычислении двоичных псевдослучайных последовательностей, идентичных псевдослучайным последовательностям, получаемым посредством классических генераторов на линейных рекуррентных регистрах сдвига. Устройство содержит регистр памяти, блок памяти для хранения коэффициентов линейного числового полинома (ЛЧП), блок памяти для хранения оснований системы, блоки вычисления наименьших неотрицательных вычетов числа (коэффициентов ЛЧП) по основаниям системы, множители, многоместные сумматоры, оператор маскирования, блок памяти модулей системы, блоки памяти ортогональных базисов, многоместный сумматор по модулю системы, блок контроля и управления. 3 ил., 1 табл.
Description
Область техники, к которой относится изобретение
Предлагаемое устройство относится к вычислительной технике и может быть использовано для обеспечения отказоустойчивости наиболее важных узлов средств криптографической защиты информации.
Уровень техники
а) Описание аналога
Известно вычислительное устройство, содержащее шифраторы, выходы которых подключены ко входам устройств сравнения, выходы которых подключены ко входам устройства управления, выходы которого подключены к постоянным запоминающим устройствам (ПЗУ), предназначенным для хранения констант ортогональных базисов и общего модуля системы, выходы которых подключены ко входам умножителей, к которым также подключены выходы шифраторов, на входы которых поступают значения наименьших неотрицательных вычетов по системе попарно простых и упорядоченных модулей системы, значения первого из которых поступают на вход первого умножителя и входы устройств сравнения. Выходы умножителей и выход ПЗУ, предназначенного для хранения констант общего модуля системы, подключены ко входам сумматора по общему модулю, выход которого является шиной выдачи результата вычислений (Финько, О.А. Контроль и реконфигурация аналого-цифровых устройств, функционирующих в системе остаточных классов / О.А. Финько // Электронное моделирование. Том №22.4.2000. - С. 92-103).
Недостаток известного устройства - отсутствие функциональных возможностей обеспечения отказоустойчивости устройства при вычислении двоичных псевдослучайных последовательностей (ПСП), идентичных ПСП, получаемым посредством классических генераторов на линейных рекуррентных регистрах сдвига (ЛРРС).
б) Описание ближайшего аналога (прототипа)
Наиболее близким по сущности технического решения заявленному устройству является вычислительное устройство, включающее в себя регистр памяти, входы которого являются входами устройства, к которому подключена шина подачи булевых переменных, блок памяти, предназначенный для хранения коэффициентов линейного числового полинома (ЛЧП), ко входу которого подключена шина подачи коэффициентов ЛЧП, блок памяти, предназначенный для хранения оснований системы, ко входу которого подключена шина подачи оснований системы, выходы которого вместе с выходами блока памяти хранения коэффициентов ЛЧП подключены ко входам блоков вычисления наименьших неотрицательных вычетов числа (коэффициентов ЛЧП) по основаниям системы, выходы которых вместе с выходами регистра памяти подключены ко входам множителей, выходы которых подключены ко входам многоместных сумматоров, выходы которых подключены ко входам блока решения системы сравнений с одним неизвестным, выход которого подключен ко входам блока сравнения и блока оператора маскирования, выход блока сравнения подключен ко второму входу блока оператора маскирования, выходы которого являются выходами устройства выдачи значений булевых функций (БФ) (Патент РФ №2579991, публ. 10.04.2016).
Недостаток известного устройства - отсутствие функциональных возможностей обеспечения отказоустойчивости устройства при вычислении двоичных ПСП, идентичных ПСП, получаемым посредством классических генераторов на ЛРРС.
Раскрытие изобретения
а) Технический результат, на достижение которого направлено изобретение
Цель изобретения - расширение функциональных возможностей устройства за счет обеспечения его отказоустойчивости при вычислении двоичных ПСП, идентичных ПСП, получаемым посредством классических генераторов на ЛРРС.
б) Совокупность существенных признаков
Поставленная цель достигается тем, что в отказоустойчивый специализированный вычислитель систем БФ, содержащий регистр памяти, входы которого являются входами устройства, к которому подключена шина подачи т булевых переменных, блок памяти, предназначенный для хранения коэффициентов ЛЧП, ко входу которого подключена шина подачи коэффициентов ЛЧП, блок памяти, предназначенный для хранения оснований системы, ко входу которого подключена шина подачи оснований системы, выходы которого вместе с выходами блока памяти хранения коэффициентов ЛЧП подключены ко входам блоков вычисления наименьших неотрицательных вычетов числа (коэффициентов ЛЧП) по основаниям системы, выходы которых вместе с выходами регистра памяти подключены ко входам множителей, выходы которых подключены ко входам многоместных сумматоров, оператор маскирования; дополнительно введены блок памяти, предназначенный для хранения модулей системы, блоки памяти, предназначенные для хранения ортогональных базисов, выходы которых вместе с выходами многоместных сумматоров являются входами множителей, выходы которых вместе с выходами блока памяти, предназначенного для хранения модулей системы, являются входами многоместного сумматора по модулю системы, выход которого подключен ко входам блока контроля и управления и блока оператора маскирования, первый выход блока контроля и управления подключен ко второму входу блока оператора маскирования, выходы которого являются выходами устройства выдачи значений т БФ, второй выход блока контроля и управления подключен к входам блоков памяти, предназначенным для хранения ортогональных базисов и блока памяти, предназначенного для хранения модулей системы.
Структурная схема предлагаемого устройства представлена на фиг. 1.
в) Причинно-следственная связь между признаками и техническим результатом Благодаря новой совокупности существенных признаков в устройстве реализована возможность:
- обнаружения возникающей ошибки;
- коррекции обнаруженной ошибки;
- восстановления достоверности функционирования посредством осуществления реконфигурации системы.
Доказательства соответствия заявленного изобретения условиям патентоспособности «новизна» и «изобретательский уровень»
Проведенный анализ уровня техники позволил установить, что аналоги, характеризующиеся совокупностью признаков, тождественных всем признакам заявленного технического решения, отсутствуют, что указывает на соответствие заявленного способа условию патентоспособности «новизна».
Результаты поиска известных решений в данной и смежных областях техники с целью выявления признаков, совпадающих с отличительными от прототипа признаками заявленного объекта, показали, что они не следуют явным образом из уровня техники. Из уровня техники также не выявлена известность отличительных существенных признаков, обуславливающих тот же технический результат, который достигнут в заявленном способе. Следовательно, заявленное изобретение соответствует условию патентоспособности «изобретательский уровень».
Краткое описание чертежей
Заявленное устройство поясняется чертежами, на которых показано:
фиг. 1 - отказоустойчивый специализированный вычислитель систем БФ;
фиг. 2 - общий вид ЛРРС;
фиг. 3 - общий вид ЛРРС (частный случай: образующий полином - трином).
Осуществление изобретения
Предлагаемое устройство предназначено для вычисления двоичных ПСП, идентичных ПСП, получаемым посредством классических генераторов на ЛРРС, с функцией обеспечения отказоустойчивости. Работа устройства основана на представлении систем рекурсивных характеристических уравнений ЛЧП.
Алгоритмы и устройства генерации ПСП, основанные на использовании рекуррентных логических выражений и неприводимых полиномов, наиболее простым по структуре из которых является ЛРРС (фиг. 2), считаются наиболее распространенными и проверенными практикой (Бабаш, А.В. Криптография / А.В. Бабаш, Г.П. Шанкин. - М.: СОЛОН-Р, 2002. - 575 с).
Структура ЛРРС определяется образующим многочленом:
В терминах линейной алгебры очередной элемент ПСП xp+τ выражения (1) вычисляется произведением (Песошин, В.А. Генераторы псевдослучайных и случайных чисел на регистрах сдвига: моногр. / В.А. Песошин, В.М. Кузнецов. - Казань: Казан. Гос. техн. ун-т, 2007. - 296 с.):
Для осуществления контроля ошибок вычислений в области цифровой схемотехники известны решения, основанные на использовании методов избыточного модулярного кодирования (Согомонян, Е.С. Самопроверяемые устройства и отказоустойчивые системы [Текст] / Е.С. Согомонян, Е.В. Слабаков. - М.: Радио и связь, 1989. - 208 с.). Для применения этих методов к генераторам ПСП необходимо предварительно решить задачу распараллеливания процесса вычислений ПСП.
Решение задачи основано на применении классических параллельных алгоритмов вычисления рекурсий (Ортега, Дж. Введение в параллельные и векторные методы решения линейных систем [Текст] / Дж. Ортега. - М.: Мир, 1991. - 365 с.).
В частности, ЛРРС длины τ реализующий данный метод, имеет т ячеек памяти, значения которых совместно образуют (начальное) состояние (xq-1,0, …, xq-1,t, …, xq-1,τ-1). После первого такта работы ЛРРС выдаст xq-1,0 и перейдет в состояние (xq-1,1, …, xq,0), где xq,0=xq-1,0⊕ xq-1,t. Продолжая таким образом, ЛРРС генерирует ДСП. Общий вид данного ЛРРС представлен на фиг. 3.
Так, например, для характеристического уравнения:
где xp+τ, xp+t, xp∈{0,1}, соответствующего триному D(χ)=χτ+χt+1 (где τ - степень тринома; τ, t∈N; τ≥3; 1≤t≤τ-1).
Для рекурсии (2) построим систему характеристических уравнений (3):
Реализация системы (3) позволяет одновременно получить q-й блок ПСП, состоящий из τ элементов. Выразим правые части системы (3) через заданные начальные условия и представим ее как системубулевых функций (БФ)(4) от τ переменных:
где Xq-1=[xq-1,0, …, xq-1,τ-2 xq-1,τ-1] - вектор начальных условий.
Используем правило представления БФ ƒj ЛЧП (Малюгин, В.Д. Параллельные логические вычисления посредством арифметических полиномов [Текст] / В.Д. Малюгин. - М.: Наука. Физматлит, 1997. - 190 с):
где результат вычисления БФ ƒj(x1, …, хn) соответствует значению младшего разряда двоичного представления результата вычисления Lj(x1, …, хn).
Получим систему ЛЧП:
Получим общий ЛЧП:
Оператор маскирования служит для определения значения t-ой БФ представления U=(а r … а t … а 2 а 1)2 (запись (…)2 означает запись в 2-ичной системе счисления), то есть (Шмерко, В.П. Теоремы Малюгина: новое понимание в логическом управлении, проектировании СБИС и структурах данных для новых технологий [Текст] / В.П. Шмерко // Автоматика и телемеханика. - 2004. - №6. - С. 104-112).
Таким образом, полученный ЛЧП (5) позволяет реализовать q-й блок ПСП длины τ. Значения полученного блока ПСП будут являться начальным заполнением для ЛЧП, реализующего следующий блок последовательности длиной равной τ.
Пример 1 Для 6-ти разрядного ЛРРС, структура которого определяется образующим триномом D(χ)=χ6+χ+1 и характеристическим уравнением x6=х0⊕x1, система уравнений участка ПСП длины τ=6 примет вид:
Запишем систему характеристических уравнений, как систему БФ:
Получим систему ЛЧП:
Получим обший ЛЧП:
U=L(Xq-1)=1025xq-1,0+1029xq-1,1+20xq-1,2++80хq-1,3+320xq-1,4+1280xq-1,5.
Пусть xqq-1,1=xq-1,2=xq-1,5=0, xq-1,1=xq-1,3=xq-1,4, тогда
Таким образом, посредством одного ЛЧП получим q-блок ПСП длины τ=6 идентичной ПСП, получаемой посредством классического генератора на ЛРРС.
В модулярной арифметике (МА) целое неотрицательное число А может быть однозначно представлено набором остатков по основаниям МА р1<р2< … <рη<pη+1< … <рκ.
где Pη=р1р2 … рη>А; |⋅|р - наименьший неотрицательный вычет числа «⋅» по модулю р; р1<р2< … <рη<pη+1< … <рκ - попарно простые; j=1, 2, …, η, η+1, …, κ (Акушский, И.Я. Машинная арифметика в остаточных классах [Текст] / И.Я. Акушский, Д.И. Юдицкий. - М.: Советское радио, 1968. - 440 с.).
При этом остатки МА α1, α2, …, αη считаются информационными, a αη+i, …, ακ - контрольными (избыточными). Сама МА является в этом случае расширенной, где Рκ=Pηpη+1 … рκ, и охватывает полное множество состояний, представляемых всеми к вычетами. Эта область будет являться полным диапазоном МА [0,Рκ) и состоять из рабочего диапазона [0,Рη), где Рη=р1р2 … рη, определяемого неизбыточными основаниями МА, и диапазона, определяемого избыточными основаниями [Pη,Pκ), представляющего недопустимую область. Это означает, что операции над числом А выполняются в диапазоне [0,Рκ). Поэтому, если результат операции МА выходит за пределы Pη, то делается вывод об ошибке вычислений. Полученные числа меньшие Pη будем называть правильными, равные или большие Рη - неправильными (Акушский, И.Я. Машинная арифметика в остаточных классах [Текст] / И.Я. Акушский, Д.И. Юдицкий. - М.: Советское радио, 1968. - 440 с.).
Для осуществления контроля ошибок арифметических вычислений при реализации ЛЧП (5) рассмотрим систему, заданную основаниями р1, p2, … , pη, … , рκ. Представим каждый коэффициент hi ЛЧП (5) в виде (6), построим систему малоразмерных ЛЧП вида:
Малоразмерность ЛЧП системы (7) будет обеспечиваться малой величиной коэффициентов определяемых выбранными основаниями системы p1, …, pη, …, рκ.
Подставив в (7) значения остатков системы по соответствующим основаниям для каждого коэффициента hi ЛЧП (5), а также значения переменных xq-1,0, …, xq-1,τ-1 получим избыточный модулярный код (МК), представленный системой ЛЧП (7):
(u(1), u(2), …, u(η), …, u(κ))МК,
где u(1), u(2), …, u(η), …, u(κ) - целые числа.
Решим систему выражений с одним неизвестным:
Так как основания р1, p2, … , pη, … , рκ попарно просты, то в соответствии с известными положениями теории чисел единственным решением системы (8) является выражение:
Вхождение результата вычисления (9) в рабочий диапазон (контрольное выражение):
означает отсутствие обнаруживаемых ошибок вычислений.
Пример 2 Пусть q-й блок участка ПСП представлен одним ЛЧП вида:
L(Хq-1)=65xq-1,0+69x q-1,1+20x q-1,2+80x q-1,3.
Выберем основания системы: p1=2, р2=3, р3=5, р4=11, р5=13, где р5 - контрольное основание.
Рабочий и полный диапазоны системы в этом случае равны: Р4=р1р2р3р4=330 и Р5=Р4р5=4290 соответственно.
Представим каждый коэффициент ЛЧП в виде набора остатков по выбранным основаниям системы:
h1=65=(1,2,0,10,0)МA,
h2=69=(1,0,4,3,4)МA,
h3=20=(0,2,0,9,7)МA,
h4=80=(0,2,0,3,2)МA.
Построим систему (7):
Пусть xq-1,0=xq-1,1=xq-1,3=1, xq-1,2=0, тогда u(1)=2, u(2)=4, u(3)=4, u(4)=16, и u(5)=6, получим избыточный МК: (2,4,4,16,6)МК.
Решим систему (8):
в соответствии с (9) получим: U=214.
Так как результат вычисления U удовлетворяет 0≤U<330, то будем считать, что при вычислениях ошибка допущена не была, либо произошла необнаруживаемая ошибка.
Восстановление достоверного функционирования генератора ПСП в случае возникновения долговременного отказа возможно путем исправления ошибки или реконфигурации оборудования генератора (активного резервирования). Первый вариант является неприемлемым, так как не гарантирует непроникновения необнаруживаемых ошибок в результат шифрования. Благодаря применению методов избыточного модулярного кодирования стало возможным применить вариант реконфигурации оборудования путем исключения из процесса функционирования отказавшего оборудования.
После локализации неисправного оборудования, например, одного канала функционирования МА, операция реконфигурации выполняется вычислением из системы:
по «правильным» основаниям МА:
где - ошибочный остаток; Bi,j - ортогональные базисы; i,j=1, …, η,…, κ; i≠j; μi,j вычисляется из сравнения: Составляется табл. 1, содержащая значения ортогональных базисов и модулей системы для условий возникновения однократной ошибки по каждому основанию МА.
Пример 3 Допустим, что при вычислении решения системы (11) обнаружена ошибка, например, по основанию p2. В соответствии с (12) вычислим U*, используя табл. 1. Получим:
Предлагаемое устройство содержит: шину 13 подачи значений τ булевых переменных xq-1,0, xq-1,1, …, xq-1,τ-1, шину 14 подачи коэффициентов h1, …, hτ ЛЧП, шину 15 подачи оснований системы (информационные: p1, …, pη; контрольные: pη+i,…,рκ), регистр памяти 1, блок памяти 2 коэффициентов h1, …, hτ ЛЧП, блоки 3.1.1, …, 3.1.τ, …, 3.η.1, …, 3η.τ, …, 3.κ.1, …, 3.κ.τ вычисления наименьших неотрицательных вычетов числа (коэффициентов ЛЧП) по основаниям системы, множители 4.1.1, …, 4.1.τ, …, 4.η.1, …, 4η.τ, …, 4.κ.1, …, 4.κ.τ, блок памяти 5 оснований p1, …, рη, pη+1, …, рκ системы, многоместные сумматоры 6.1, …, 6.η, …, 6.κ, блоки памяти ортогональных базисов 7.1, …, 7.η, …, 7.κ, множители 8.1, …, 8.η, …, 8.κ, блок памяти модулей системы 9, многоместный сумматор по модулю системы 10, блок контроля и управления 11, блок оператора маскирования 12, выходы 16.1, …, 16.τ выдачи значений τ БФ ƒq,0(Xq-1), …, ƒq,τ-1(Xq-1) соответственно.
Шина 13 подачи значений τ булевых переменных xq-1,0, xq-1,1, …, xq-1,τ-1 является входом регистра памяти 1, шина 14 подачи коэффициентов ЛЧП является входом блока памяти 2 коэффициентов h1, …, hτ ЛЧП, предназначенного для их хранения, шина 15 подачи оснований системы является входом блока памяти 5 оснований p1, …, рη, pη+1, …, рκ системы, предназначенного для их хранения, выходы блоков памяти 2 и 5 являются входами блоков 3.1.1, …, 3.1.τ, …, 3.η.1, …, 3η.τ, …, 3.κ.1, …, 3.κ.τ вычисления наименьших неотрицательных вычетов числа (коэффициентов ЛЧП) по соответствующим основаниям системы, выходы которых вместе с выходами регистра памяти 1 являются входами множителей 4.1.1, …, 4.1.τ, …, 4.η.1, …, 4η.τ, …, 4.κ.1, …, 4.κ.τ, выходы которых являются входами многоместных сумматоров 6.1, …, 6.η, …, 6.κ, выходы которых являются входами множители 8.1, …, 8.η, …, 8.κ, ко вторым входам которых присоединены выходы блоков памяти ортогональных базисов 7.1, …, 7.η, …, 7.κ, предназначенных для их хранения; выходы множителей 8.1, …, 8.η, …, 8.κ являются входами многоместного сумматора по модулю системы 10, ко второму входу которого присоединен выход блока памяти модулей системы 9, предназначенного для их хранения; выход многоместного сумматора по модулю системы 10 подключен к входам блока контроля и управления 11 и блока оператора маскирования 12, выход блока управления и контроля 11 является вторым входом блока оператора маскирования 12, выходы которого являются выходами устройства выдачи значений τ БФ ƒq,0(Xq-1), …, ƒq,τ-1(Xq-1) соответственно.
Предлагаемое устройство работает следующим образом.
В исходном состоянии в блоки 2 и 5 памяти занесены по шинам 13 и 14 коэффициенты h1, …, hτ ЛЧП и основания p1, …, рη, pη+1, …, рκ системы соответственно, с их выходов на входы блоков 3.1.1, …, 3.1.τ, …, 3.η.1, …, 3η.τ, …, 3.κ.1, …, 3.κ.τ вычисления наименьших неотрицательных вычетов числа (коэффициентов ЛЧП) по основаниям системы поступают коэффициенты ЛЧП (5) и основания системы. В момент времени, соответствующий началу преобразований, на входы регистра памяти 1 из шины 13 поступают значения булевых переменных xq-1,0, xq-1,1, …, xq-1,τ-1. С выходов регистра памяти 1 и блоков 3.1.1, …, 3.1.τ, …, 3.η.1, …, 3η.τ, …, 3.κ.1, …, 3.κ.τ вычисления наименьших неотрицательных вычетов числа (коэффициентов ЛЧП) по основаниям системы на входы множителей 4.1.1, …, 4.1.τ, …, 4.η.1, …, 4η.τ, …, 4.κ.1, …, 4.κ.τ поступают наименьшие неотрицательные вычеты и значения булевых переменных xq-1,0, xq-1,1, …, xq-1,τ-1. С выходов множителей 4.1.1, …, 4.1.τ, …, 4.η.1, …, 4η.τ, …, 4.κ.1, …, 4.κ.τ на входы многоместных сумматоров 6.1, …, 6.η, …, 6.κ поступают произведения С выходов многоместных сумматоров 6.1, …, 6.η, …, 6.κ и блоков памяти ортогональных базисов 77.1, …, 7.η, …, 7.κ на входы множителей 8.1, …, 8.η, …, 8.κ поступают числовые результаты вычисления ЛЧП u(1), …, u(η), …, u(κ) и значения ортогональных базисов B1,j,…, Bη,j, …, Bκ,j соответственно. С выходов множителей 8.1, …, 8.η, …, 8.κ, а также блока памяти модулей системы 9 на входы многоместного сумматора по модулю системы 10 поступают произведения u(1)B1,j, …, u(η)Bη,j, …, u(κ)Bκ,j и значение модуля системы Рκ. Значения u(1), …, u(η), …, u(κ) являются избыточным МК, представленным системой ЛЧП (7): (u(1), u(2), …, u(η), …, u(κ))МК, где u(1), …, u(η), …, u(κ) - целые числа. С выхода многоместного сумматора по модулю системы 10 на входы блока управления и контроля 11 и блока оператора маскирования 12 поступает числовой результат вычисления (9). Вхождение результата вычисления (9) в рабочий диапазон (контрольное выражение): 0≤U≤Рη означает отсутствие обнаруживаемых ошибок вычислений. Таким образом, при отсутствии ошибок вычислений с блока управления и контроля 11 на вход блока оператора маскирования 12 поступает сигнал, разрешающий выполнять операцию маскирования, в противном случае - запрещающий. С выхода блока оператора маскирования 12 получим значения БФ ƒq,0(Xq-1), …, ƒq,τ-1(Xq-1), которые соответствуют элементам q-то блока ПСП xq-1,0, xq-1,1, …, xq-1,τ-1. В случае запрещающего сигнала (при обнаружении ошибки вычислений) выполняется локализация неисправного оборудования, с блока управления и контроля 11 на блоки памяти ортогональных базисов 7.1, …, 7.η, …, 7.κ и блок памяти модулей системы 9 поступает информация об используемых при повторных вычислениях ортогональных базисов и модулей системы. Вычисления выполняются согласно (9) и табл. 1.
Claims (1)
- Отказоустойчивый специализированный вычислитель систем БФ, содержащий регистр памяти, входы которого являются входами устройства, к которому подключена шина подачи τ булевых переменных, блок памяти, предназначенный для хранения коэффициентов ЛЧП, к входу которого подключена шина подачи коэффициентов ЛЧП, блок памяти, предназначенный для хранения оснований системы, к входу которого подключена шина подачи оснований системы, выходы которого вместе с выходами блока памяти хранения коэффициентов ЛЧП подключены к входам блоков вычисления наименьших неотрицательных вычетов числа (коэффициентов ЛЧП) по основаниям системы, выходы которых вместе с выходами регистра памяти подключены к входам множителей, выходы которых подключены к входам многоместных сумматоров, оператор маскирования; отличающийся тем, что введены блок памяти, предназначенный для хранения модулей системы, блоки памяти, предназначенные для хранения ортогональных базисов, выходы которых вместе с выходами многоместных сумматоров являются входами множителей, выходы которых вместе с выходами блока памяти, предназначенного для хранения модулей системы, являются входами многоместного сумматора по модулю системы, выход которого подключен к входам блока контроля и управления и блока оператора маскирования, первый выход блока контроля и управления подключен ко второму входу блока оператора маскирования, выходы которого являются выходами устройства выдачи значений τ БФ, второй выход блока контроля и управления подключен к входам блоков памяти, предназначенным для хранения ортогональных базисов, и блока памяти, предназначенного для хранения модулей системы.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2018115590A RU2680035C1 (ru) | 2018-04-25 | 2018-04-25 | Отказоустойчивый специализированный вычислитель систем булевых функций |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2018115590A RU2680035C1 (ru) | 2018-04-25 | 2018-04-25 | Отказоустойчивый специализированный вычислитель систем булевых функций |
Publications (1)
Publication Number | Publication Date |
---|---|
RU2680035C1 true RU2680035C1 (ru) | 2019-02-14 |
Family
ID=65442793
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2018115590A RU2680035C1 (ru) | 2018-04-25 | 2018-04-25 | Отказоустойчивый специализированный вычислитель систем булевых функций |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2680035C1 (ru) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2342732A (en) * | 1998-10-16 | 2000-04-19 | Ibm | Reevaluation of a Boolean function applicable to event driven transaction processing |
US20080021942A1 (en) * | 2006-07-20 | 2008-01-24 | On Demand Microelectronics | Arrangements for evaluating boolean functions |
US20090116644A1 (en) * | 2007-11-01 | 2009-05-07 | Alexander Klimov | System and method for masking arbitrary boolean functions |
RU2373564C2 (ru) * | 2007-11-06 | 2009-11-20 | Андрей Викторович Щербаков | Модулярный вычислитель систем булевых функций |
RU2417405C2 (ru) * | 2009-06-08 | 2011-04-27 | Сергей Михайлович Сульгин | Самопроверяемый модулярный вычислитель систем логических функций |
RU2485575C1 (ru) * | 2012-05-18 | 2013-06-20 | Федеральное государственное казенное военное образовательное учреждение высшего профессионального образования "ВОЕННАЯ АКАДЕМИЯ СВЯЗИ имени Маршала Советского Союза С.М. Буденного" Министерства обороны Российской Федерации | Самопроверяемый специализированный вычислитель систем булевых функций |
RU2579991C1 (ru) * | 2015-04-27 | 2016-04-10 | федеральное государственное казенное военное образовательное учреждение высшего образования "Краснодарское высшее военное училище имени генерала армии С.М. Штеменко" Министерства обороны Российской Федерации | Самопроверяемый специализированный вычислитель систем булевых функций |
-
2018
- 2018-04-25 RU RU2018115590A patent/RU2680035C1/ru active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2342732A (en) * | 1998-10-16 | 2000-04-19 | Ibm | Reevaluation of a Boolean function applicable to event driven transaction processing |
US20080021942A1 (en) * | 2006-07-20 | 2008-01-24 | On Demand Microelectronics | Arrangements for evaluating boolean functions |
US20090116644A1 (en) * | 2007-11-01 | 2009-05-07 | Alexander Klimov | System and method for masking arbitrary boolean functions |
RU2373564C2 (ru) * | 2007-11-06 | 2009-11-20 | Андрей Викторович Щербаков | Модулярный вычислитель систем булевых функций |
RU2417405C2 (ru) * | 2009-06-08 | 2011-04-27 | Сергей Михайлович Сульгин | Самопроверяемый модулярный вычислитель систем логических функций |
RU2485575C1 (ru) * | 2012-05-18 | 2013-06-20 | Федеральное государственное казенное военное образовательное учреждение высшего профессионального образования "ВОЕННАЯ АКАДЕМИЯ СВЯЗИ имени Маршала Советского Союза С.М. Буденного" Министерства обороны Российской Федерации | Самопроверяемый специализированный вычислитель систем булевых функций |
RU2579991C1 (ru) * | 2015-04-27 | 2016-04-10 | федеральное государственное казенное военное образовательное учреждение высшего образования "Краснодарское высшее военное училище имени генерала армии С.М. Штеменко" Министерства обороны Российской Федерации | Самопроверяемый специализированный вычислитель систем булевых функций |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Campobello et al. | Parallel CRC realization | |
EP2261795B9 (en) | Circuits and methods for performing exponentiation and inversion of finite field elements | |
KR20050061544A (ko) | 이진 하드웨어에서 홀수 표수의 유한 필드를 사용하는암호화 | |
CN104424428A (zh) | 用于监视数据处理的电子电路和方法 | |
KR20080068555A (ko) | Raid 장치 및 갈로아체의 곱 연산 처리 방법 | |
KR20100113130A (ko) | 비대칭 암호화를 위한 대응조치 방법 및 디바이스 | |
Kuznetsov et al. | Periodic properties of cryptographically strong pseudorandom sequences | |
Bigou et al. | Hybrid position-residues number system | |
EP2326014B1 (en) | Error detecting/correcting code generating circuit and method of controlling the same | |
US5905664A (en) | Circuit for determining, in parallel, the terms of a remainder that results from dividing two binary polynomials | |
RU2409840C2 (ru) | Устройство для преобразования из полиномиальной системы классов вычетов в позиционный код | |
RU2579991C1 (ru) | Самопроверяемый специализированный вычислитель систем булевых функций | |
RU2680035C1 (ru) | Отказоустойчивый специализированный вычислитель систем булевых функций | |
US6807555B2 (en) | Modular arithmetic apparatus and method having high-speed base conversion function | |
Gorla et al. | Generalized weights of codes over rings and invariants of monomial ideals | |
Reyhani-Masoleh et al. | Towards fault-tolerant cryptographic computations over finite fields | |
Piestrak | Design of multi-residue generators using shared logic | |
Arifin et al. | Design and implementation of high performance parallel crc architecture for advanced data communication | |
Martin et al. | Pseudo-random sequences generated by cellular automata | |
Deryabin et al. | Comparative performance analysis of information dispersal methods | |
US10623018B2 (en) | Method of arrangement of an algorithm in cyclic redundancy check | |
Hurley | Linear complementary dual, maximum distance separable codes | |
EP2434650A1 (en) | Reed-Solomon encoder with simplified Galois field multipliers | |
Alekseev | Two algebraic manipulation detection codes based on a scalar product operation | |
RU2653257C1 (ru) | Устройство обнаружения и коррекции ошибки модулярного кода |