RU2008137972A - Вспомогательные записи по каналу адреса - Google Patents
Вспомогательные записи по каналу адреса Download PDFInfo
- Publication number
- RU2008137972A RU2008137972A RU2008137972/09A RU2008137972A RU2008137972A RU 2008137972 A RU2008137972 A RU 2008137972A RU 2008137972/09 A RU2008137972/09 A RU 2008137972/09A RU 2008137972 A RU2008137972 A RU 2008137972A RU 2008137972 A RU2008137972 A RU 2008137972A
- Authority
- RU
- Russia
- Prior art keywords
- payload
- channel
- receiving device
- address
- bus
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4265—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Information Transfer Systems (AREA)
- Bus Control (AREA)
- Computer And Data Communications (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Small-Scale Networks (AREA)
Abstract
1. Система обработки данных, содержащая: ! принимающее устройство; ! шину, содержащую первый, второй и третий каналы; и ! отправляющее устройство, сконфигурированное для адресации к принимающему устройству по первому каналу, и чтения полезной нагрузки от принимающего устройства по второму каналу, причем отправляющее устройство дополнительно сконфигурировано для выбора между первым и третьим каналами для записи полезной нагрузки на принимающее устройство. ! 2. Система обработки данных по п.1, в которой отправляющее устройство дополнительно сконфигурировано для записи полезной нагрузки в первый адрес принимающего устройства по первому каналу и записи второй полезной нагрузки во второй адрес принимающего устройства по третьему каналу. ! 3. Система обработки данных по п.1, дополнительно содержащая второе принимающее устройство, и в которой отправляющее устройство дополнительно сконфигурировано для записи полезной нагрузки на принимающее устройство по первому каналу и записи полезной нагрузки на второе принимающее устройство по третьему каналу. ! 4. Система обработки данных по п.1, в которой шина дополнительно содержит четвертый канал, причем отправляющее устройство дополнительно сконфигурировано для адресации к принимающему устройству по первому каналу для операций записи, и адресации к принимающему устройству по четвертому каналу для операций чтения, и в которой отправляющее устройство дополнительно сконфигурировано для выбора между первым, третьим и четвертым каналами для записи полезной нагрузки на принимающее устройство. ! 5. Система обработки данных по п.4, в которой отправляющее устройство дополните�
Claims (39)
1. Система обработки данных, содержащая:
принимающее устройство;
шину, содержащую первый, второй и третий каналы; и
отправляющее устройство, сконфигурированное для адресации к принимающему устройству по первому каналу, и чтения полезной нагрузки от принимающего устройства по второму каналу, причем отправляющее устройство дополнительно сконфигурировано для выбора между первым и третьим каналами для записи полезной нагрузки на принимающее устройство.
2. Система обработки данных по п.1, в которой отправляющее устройство дополнительно сконфигурировано для записи полезной нагрузки в первый адрес принимающего устройства по первому каналу и записи второй полезной нагрузки во второй адрес принимающего устройства по третьему каналу.
3. Система обработки данных по п.1, дополнительно содержащая второе принимающее устройство, и в которой отправляющее устройство дополнительно сконфигурировано для записи полезной нагрузки на принимающее устройство по первому каналу и записи полезной нагрузки на второе принимающее устройство по третьему каналу.
4. Система обработки данных по п.1, в которой шина дополнительно содержит четвертый канал, причем отправляющее устройство дополнительно сконфигурировано для адресации к принимающему устройству по первому каналу для операций записи, и адресации к принимающему устройству по четвертому каналу для операций чтения, и в которой отправляющее устройство дополнительно сконфигурировано для выбора между первым, третьим и четвертым каналами для записи полезной нагрузки на принимающее устройство.
5. Система обработки данных по п.4, в которой отправляющее устройство дополнительно сконфигурировано для записи полезной нагрузки в первый адрес принимающего устройства по одному из первого, третьего и четвертого каналов и записи второй полезной нагрузки во второй адрес принимающего устройства по еще одному из первого, третьего, четвертого каналов.
6. Система обработки данных по п.4, в которой отправляющее устройство дополнительно сконфигурировано для записи полезной нагрузки в первый адрес принимающего устройства по первому каналу, записи второй полезной нагрузки во второй адрес принимающего устройства по третьему каналу, и записи третьей полезной нагрузки в третий адрес принимающего устройства по четвертому каналу.
7. Система обработки данных по п.4, дополнительно содержащая второе принимающее устройство, и в которой отправляющее устройство дополнительно сконфигурировано для записи полезной нагрузки на принимающее устройство по одному из первого, третьего и четвертого каналов и записи второй полезной нагрузки на второе принимающее устройство по одному из первого, третьего и четвертого каналов.
8. Система обработки данных по п.4, дополнительно содержащая второе и третье принимающие устройства, и в которой отправляющее устройство дополнительно сконфигурировано для записи полезной нагрузки на принимающее устройство по первому каналу, записи второй полезной нагрузки на второе принимающее устройство по третьему каналу, и записи третьей полезной нагрузки на третье принимающее устройство по четвертому каналу.
9. Система обработки данных по п.1, в которой отправляющее устройство дополнительно сконфигурировано для предоставления управляющего сигнала принимающему устройству, указывающего, используется ли первый канал в настоящий момент для адресации к принимающему устройству или записи полезной нагрузки на принимающее устройство.
10. Система обработки данных по п.1, в которой отправляющее устройство дополнительно сконфигурировано для предоставления управляющего сигнала принимающему устройству во время адресации к принимающему устройству, причем управляющий сигнал указывает, будет ли полезная нагрузка для адреса записана на принимающее устройство по первому или по третьему каналу.
11. Система обработки данных, содержащая:
принимающее устройство;
шину, содержащую первый, второй и третий каналы;
средство для адресации к принимающему устройству по первому каналу;
средство для чтения полезной нагрузки от принимающего устройства по второму каналу; и
средство для выбора между первым и третьим каналом для записи полезной нагрузки на принимающее устройство.
12. Способ установления связи между отправляющим устройством и одним или более принимающими устройствами по шине, причем шина содержит первый, второй и третий каналы, при этом способ содержит этапы, на которых:
адресуют к принимающему устройству на первом канале;
считывают полезную нагрузку из принимающего устройства на втором канале; и
выбирают между первым и третьим каналами для записи полезной нагрузки на принимающее устройство.
13. Способ по п.12, дополнительно содержащий этап, на котором записывают полезную нагрузку в первый адрес принимающего устройства по первому каналу и записывают вторую полезную нагрузку во второй адрес принимающего устройства по третьему каналу.
14. Способ по п.12, дополнительно содержащий этап, на котором записывают полезную нагрузку на принимающее устройство по первому каналу и записывают вторую полезную нагрузку на второе принимающее устройство по третьему каналу.
15. Способ по п.12, в котором шина дополнительно содержит четвертый канал, и в котором к принимающему устройству адресуют по первому каналу для операции записи, причем способ дополнительно содержит этап, на котором адресуют к принимающему устройству по четвертому каналу для операции чтения, причем этап выбора канала, по которому необходимо выполнять запись полезной нагрузки на принимающее устройство, дополнительно содержит этап, на котором выбирают между первым, третьим и четвертым каналами для записи полезной нагрузки на принимающее устройство.
16. Способ по п.15, дополнительно содержащий этап, на котором записывают полезную нагрузку в первый адрес принимающего устройства по одному из первого, третьего и четвертого каналов, и записывают вторую полезную нагрузку во второй адрес принимающего устройства по еще одному из первого, третьего, четвертого каналов.
17. Способ по п.15, дополнительно содержащий этап, на котором записывают полезную нагрузку в первый адрес принимающего устройства по первому каналу и записывают вторую полезную нагрузку во второй адрес принимающего устройства по третьему каналу и записывают третью полезную нагрузку в третий адрес принимающего устройства по четвертому каналу.
18. Способ по п.15, дополнительно содержащий этап, на котором записывают полезную нагрузку на принимающее устройство по одному из первого, третьего и четвертого каналов и записывают вторую полезную нагрузку на второе принимающее устройство по еще одному из первого, третьего, четвертого каналов.
19. Способ по п.15, дополнительно содержащий этап, на котором записывают полезную нагрузку на принимающее устройство по первому каналу и записывают вторую полезную нагрузку на второе принимающее устройство по третьему каналу и записывают третью полезную нагрузку на третье принимающее устройство по четвертому каналу.
20. Способ по п.12 дополнительно содержащий этап, на котором предоставляют управляющий сигнал принимающему устройству, указывающий, используется ли первый канал в настоящий момент для адресации к принимающему устройству или записи полезной нагрузки на принимающее устройство.
21. Способ по п.12, дополнительно содержащий этап, на котором предоставляют управляющий сигнал принимающему устройству во время адресации к принимающему устройству, причем управляющий сигнал указывает будет ли полезная нагрузка для адреса записана на принимающее устройство по первому или третьему каналу.
22. Устройство управления шины, содержащее:
процессор; и
интерфейс шины, сконфигурированный для сопряжения процессора с шиной, содержащей первый, второй и третий каналы, причем интерфейс шины является дополнительно сконфигурированным для адресации к подчиненному устройству на первом канале, приема полезной нагрузки от подчиненного устройства по второму каналу и выбора между первым и третьим каналами для отправки полезной нагрузки на подчиненное устройство.
23. Устройство управления шины по п.22, в котором интерфейс шины дополнительно сконфигурирован для отправки полезной нагрузки в первый адрес подчиненного устройства по первому каналу и отправки второй полезной нагрузки во второй адрес подчиненного устройства по третьему каналу.
24. Устройство управления шины по п.22, в котором интерфейс шины дополнительно сконфигурирован для отправки полезной нагрузки на подчиненное устройство по первому каналу и отправки второй полезной нагрузки на второе подчиненное устройство по третьему каналу.
25. Устройство управления шины по п.22, в котором шина дополнительно содержит четвертый канал, и в котором интерфейс шины дополнительно сконфигурирован для адресации к подчиненному устройству по первому каналу для операций записи и адресации к подчиненному устройству по четвертому каналу для операций чтения, и в котором отправляющее устройство дополнительно сконфигурировано для выбора между первым, третьим и четвертым каналами для записи полезной нагрузки на подчиненное устройство.
26. Устройство управления шины по п.25, в котором интерфейс шины дополнительно сконфигурирован для отправки полезной нагрузки в первый адрес подчиненного устройства по одному из первого, третьего и четвертого каналов, и отправки второй полезной нагрузки во второй адрес подчиненного устройства по еще одному из первого, третьего, четвертого каналов.
27. Устройство управления шины по п.25, в котором интерфейс шины дополнительно сконфигурирован для отправки полезной нагрузки в первый адрес подчиненного устройства по первому каналу, отправки второй полезной нагрузки во второй адрес подчиненного устройства по третьему каналу, и отправки третьей полезной нагрузки в третий адрес подчиненного устройства по четвертому каналу.
28. Устройство управления шины по п.25, в котором интерфейс шины дополнительно сконфигурирован для отправки полезной нагрузки на подчиненное устройство по одному из первого, третьего и четвертого каналов, и отправки второй полезной нагрузки на второе подчиненное устройства по еще одному из первого, третьего, четвертого каналов.
29. Устройство управления шины по п.25, дополнительно содержащее второе и третье подчиненные устройства, и в котором интерфейс шины дополнительно сконфигурирован для отправки полезной нагрузки подчиненному устройству по первому каналу, отправки второй полезной нагрузки второму подчиненному устройству по третьему каналу, и отправки третьей полезной нагрузки третьему подчиненному устройству по четвертому каналу.
30. Устройство управления шины по п.22, в котором интерфейс шины дополнительно сконфигурирован для предоставления управляющего сигнала подчиненному устройству, указывающего, используется ли первый канал в настоящий момент для адресации к подчиненному устройству или отправки полезной нагрузки подчиненному устройству.
31. Устройство управления шины по п.22, в котором интерфейс шины дополнительно сконфигурирован для предоставления управляющего сигнала подчиненному устройству во время адресации к подчиненному устройству, причем управляющий сигнал указывает будет ли полезная нагрузка для адреса отправлена подчиненному устройству по первому или третьему каналу.
32. Устройство управления шины, содержащее:
процессор; и
средство для сопряжения процессора с шиной, содержащей первый, второй и третий каналы, средство для сопряжения процессора с шиной, содержащее средство для адресации к подчиненному устройству по первому каналу, средство для приема полезной нагрузки от подчиненного устройства по второму каналу, и средство для выбора между первым и третьим каналами для отправки полезной нагрузки на подчиненное устройство.
33. Подчиненное устройство, содержащее:
память; и
интерфейс шины, сконфигурированный для сопряжения памяти с шиной, содержащей первый, второй и третий каналы, причем интерфейс шины сконфигурируется для приема адреса памяти и первой полезной нагрузки от устройства управления шины по первому каналу, приема второй полезной нагрузки от устройства управления шины по второму каналу, и отправки полезной нагрузки устройству управления шины по третьему каналу.
34. Подчиненное устройство по п.33, в котором интерфейс шины дополнительно сконфигурирован для приема первой и второй полезной нагрузки.
35. Подчиненное устройство по п.33, в котором шина дополнительно содержит четвертый канал, где память дополнительно сконфигурирована так, чтобы быть адресуемой через интерфейс шины отправляющим устройством по первому каналу для операций записи и по четвертому каналу для операции чтения, причем интерфейс шины дополнительно конфигурируется для приема третьей полезной нагрузки от устройства управления шины по четвертому каналу.
36. Подчиненное устройство по п.35, в котором интерфейс шины дополнительно сконфигурирован для приема первой и второй и третьей полезной нагрузки.
37. Подчиненное устройство по п.34, в котором интерфейс шины дополнительно сконфигурирован для приема управляющего сигнала от устройства управления шины, указывающего, используется ли первый канал в настоящий момент для адресации к памяти или отправки первой полезной нагрузки.
38. Подчиненное устройство по п.22, в котором интерфейс шины дополнительно сконфигурирован для получения управляющего сигнала от устройства управления шины во время адресации к памяти, причем управляющий сигнал указывает, будет ли полезная нагрузка для адреса получена по первому или третьему каналу.
39. Подчиненное устройство, содержащее:
память; и
средство для сопряжения памяти с шиной, содержащей первый, второй и третий каналы, средство для сопряжения памяти с шиной, содержащее средство для приема адреса памяти и первой полезной нагрузки от устройства управления шины по первому каналу, средство для приема второй полезной нагрузки от устройства управления шины по второму каналу, и средство для отправки полезной нагрузки устройству управления шины по третьему каналу.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US77651706P | 2006-02-24 | 2006-02-24 | |
US60/776,517 | 2006-02-24 | ||
US11/468,933 US8108563B2 (en) | 2006-02-24 | 2006-08-31 | Auxiliary writes over address channel |
US11/468,933 | 2006-08-31 |
Publications (2)
Publication Number | Publication Date |
---|---|
RU2008137972A true RU2008137972A (ru) | 2010-03-27 |
RU2417414C2 RU2417414C2 (ru) | 2011-04-27 |
Family
ID=38121646
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2008137972/08A RU2417414C2 (ru) | 2006-02-24 | 2007-02-26 | Вспомогательные записи по каналу адреса |
Country Status (12)
Country | Link |
---|---|
US (2) | US8108563B2 (ru) |
EP (1) | EP1999603B1 (ru) |
KR (3) | KR20110017934A (ru) |
AU (1) | AU2007220073B2 (ru) |
BR (1) | BRPI0708110A2 (ru) |
CR (1) | CR10202A (ru) |
IL (2) | IL193058A (ru) |
MX (1) | MX2008010820A (ru) |
MY (1) | MY151394A (ru) |
RU (1) | RU2417414C2 (ru) |
SG (1) | SG170027A1 (ru) |
WO (1) | WO2007101170A1 (ru) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8107492B2 (en) | 2006-02-24 | 2012-01-31 | Qualcomm Incorporated | Cooperative writes over the address channel of a bus |
US8108563B2 (en) | 2006-02-24 | 2012-01-31 | Qualcomm Incorporated | Auxiliary writes over address channel |
US8625586B2 (en) * | 2010-12-31 | 2014-01-07 | Stmicroelectronics International N.V. | Generic bus de-multiplexer/port expander with inherent bus signals as selectors |
EP2750523A1 (en) | 2011-08-29 | 2014-07-09 | Abbott Laboratories | Human milk oligosaccharides for preventing injury and/or promoting healing of the gastrointestinal tract |
CN104080024B (zh) | 2013-03-26 | 2019-02-19 | 杜比实验室特许公司 | 音量校平器控制器和控制方法以及音频分类器 |
Family Cites Families (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3689290T2 (de) * | 1985-04-22 | 1994-04-28 | Ncr Co | Verfahren zur Auswahl eines optimalen Übertragungskanals in einem Kommunikationssystem mit mehreren Stationen. |
JPS62231365A (ja) | 1986-04-01 | 1987-10-09 | Mitsubishi Electric Corp | 情報処理方式 |
SU1550524A1 (ru) | 1988-06-27 | 1990-03-15 | Предприятие П/Я А-3886 | Устройство дл сопр жени процессора с внешним устройством |
JPH0736166B2 (ja) | 1988-06-29 | 1995-04-19 | 日本電気株式会社 | データ転送方式 |
JPH0225958A (ja) | 1988-07-15 | 1990-01-29 | Fuji Electric Co Ltd | 高速データ転送システム |
RU1807493C (ru) | 1991-02-04 | 1993-04-07 | Харьковское Научно-Производственное Объединение По Системам Автоматизированного Управления | Система обмена данными в вычислительной сети |
US5255376A (en) * | 1992-01-14 | 1993-10-19 | Sun Microsystems, Inc. | Method and apparatus for supporting a dual bit length protocol for data transfers |
GB2285524B (en) | 1994-01-11 | 1998-02-04 | Advanced Risc Mach Ltd | Data memory and processor bus |
US5544163A (en) | 1994-03-08 | 1996-08-06 | Excel, Inc. | Expandable telecommunications system |
JPH0830546A (ja) * | 1994-07-20 | 1996-02-02 | Nec Niigata Ltd | バス制御装置 |
US5612742A (en) * | 1994-10-19 | 1997-03-18 | Imedia Corporation | Method and apparatus for encoding and formatting data representing a video program to provide multiple overlapping presentations of the video program |
US6434638B1 (en) * | 1994-12-09 | 2002-08-13 | International Business Machines Corporation | Arbitration protocol for peer-to-peer communication in synchronous systems |
GB2304210B (en) * | 1995-08-11 | 2000-02-16 | Fujitsu Ltd | Data receiving devices |
US6292873B1 (en) | 1998-05-22 | 2001-09-18 | Hewlett-Packard Company | Dual-ported electronic random access memory that does not introduce additional wait states and that does not cause retransmission of data during shared access |
US6163835A (en) * | 1998-07-06 | 2000-12-19 | Motorola, Inc. | Method and apparatus for transferring data over a processor interface bus |
US6151262A (en) * | 1998-10-28 | 2000-11-21 | Texas Instruments Incorporated | Apparatus, system and method for control of speed of operation and power consumption of a memory |
JP2000215183A (ja) | 1999-01-01 | 2000-08-04 | Seiko Epson Corp | メモリポ―ト仲裁方法 |
US7243185B2 (en) * | 2004-04-05 | 2007-07-10 | Super Talent Electronics, Inc. | Flash memory system with a high-speed flash controller |
CN1129071C (zh) | 1999-10-27 | 2003-11-26 | 盖内蒂克瓦尔有限公司 | 元件之间的通道传输结构及其传输方法 |
US6769046B2 (en) * | 2000-02-14 | 2004-07-27 | Palmchip Corporation | System-resource router |
GB2373595B (en) * | 2001-03-15 | 2005-09-07 | Italtel Spa | A system of distributed microprocessor interfaces toward macro-cell based designs implemented as ASIC or FPGA bread boarding and relative common bus protocol |
JP2003050742A (ja) | 2001-08-07 | 2003-02-21 | Sony Corp | 情報処理装置及び情報処理方法、プログラム格納媒体並びにプログラム |
US6868464B2 (en) * | 2002-01-03 | 2005-03-15 | Intel Corporation | Method, apparatus, and system for multi-line communication |
US7209998B2 (en) | 2004-02-04 | 2007-04-24 | Qualcomm Incorporated | Scalable bus structure |
US7213092B2 (en) * | 2004-06-08 | 2007-05-01 | Arm Limited | Write response signalling within a communication bus |
US7392353B2 (en) * | 2004-12-03 | 2008-06-24 | International Business Machines Corporation | Prioritization of out-of-order data transfers on shared data bus |
US8108563B2 (en) | 2006-02-24 | 2012-01-31 | Qualcomm Incorporated | Auxiliary writes over address channel |
US8107492B2 (en) | 2006-02-24 | 2012-01-31 | Qualcomm Incorporated | Cooperative writes over the address channel of a bus |
-
2006
- 2006-08-31 US US11/468,933 patent/US8108563B2/en not_active Expired - Fee Related
-
2007
- 2007-02-26 AU AU2007220073A patent/AU2007220073B2/en not_active Ceased
- 2007-02-26 WO PCT/US2007/062830 patent/WO2007101170A1/en active Application Filing
- 2007-02-26 KR KR1020117002175A patent/KR20110017934A/ko not_active Application Discontinuation
- 2007-02-26 MX MX2008010820A patent/MX2008010820A/es active IP Right Grant
- 2007-02-26 MY MYPI20083155 patent/MY151394A/en unknown
- 2007-02-26 SG SG201101315-8A patent/SG170027A1/en unknown
- 2007-02-26 BR BRPI0708110-3A patent/BRPI0708110A2/pt not_active Application Discontinuation
- 2007-02-26 KR KR1020087023219A patent/KR20080097482A/ko not_active Application Discontinuation
- 2007-02-26 EP EP07757504.1A patent/EP1999603B1/en active Active
- 2007-02-26 KR KR1020127005255A patent/KR101202317B1/ko active IP Right Grant
- 2007-02-26 RU RU2008137972/08A patent/RU2417414C2/ru not_active IP Right Cessation
-
2008
- 2008-07-24 IL IL193058A patent/IL193058A/en active IP Right Grant
- 2008-08-13 CR CR10202A patent/CR10202A/es not_active Application Discontinuation
-
2011
- 2011-12-27 US US13/337,801 patent/US8521914B2/en not_active Expired - Fee Related
-
2012
- 2012-11-18 IL IL223098A patent/IL223098A/en active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
US8521914B2 (en) | 2013-08-27 |
MX2008010820A (es) | 2008-09-05 |
KR20120036377A (ko) | 2012-04-17 |
MY151394A (en) | 2014-05-30 |
IL223098A0 (en) | 2012-12-31 |
IL193058A (en) | 2013-02-28 |
IL223098A (en) | 2015-01-29 |
AU2007220073B2 (en) | 2014-01-16 |
BRPI0708110A2 (pt) | 2011-05-17 |
EP1999603B1 (en) | 2020-09-30 |
KR20110017934A (ko) | 2011-02-22 |
RU2417414C2 (ru) | 2011-04-27 |
EP1999603A1 (en) | 2008-12-10 |
US8108563B2 (en) | 2012-01-31 |
AU2007220073A1 (en) | 2012-07-05 |
WO2007101170A1 (en) | 2007-09-07 |
KR20080097482A (ko) | 2008-11-05 |
KR101202317B1 (ko) | 2012-11-16 |
US20120096202A1 (en) | 2012-04-19 |
IL193058A0 (en) | 2009-02-11 |
US20070233904A1 (en) | 2007-10-04 |
SG170027A1 (en) | 2011-04-29 |
CR10202A (es) | 2009-01-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2008137971A (ru) | Скоординированные операции записи по адресному каналу шины | |
TW200634844A (en) | Apparatus and methods using invalidity indicators for buffered memory | |
TW276315B (en) | Network data server device and programmable logic controller system | |
RU2008137972A (ru) | Вспомогательные записи по каналу адреса | |
WO2007134247A3 (en) | Dynamic cell bit resolution | |
IL209278A0 (en) | Scalable bus structure | |
TW200736869A (en) | Program preparation supporting device, method for supporting program preparation, program for computer to execute the above method, and recording medium having the above program recorded therein | |
EP1486982A3 (en) | Latency control circuit and method of latency control | |
JP2009008667A5 (ru) | ||
CN102395958A (zh) | 一种数据包的并发处理方法及设备 | |
JP4799162B2 (ja) | データ入出力装置およびコンピュータプログラム | |
CN101261611A (zh) | 一种外围设备间的数据传输装置和传输方法 | |
KR20110134465A (ko) | 데이터 전송 시스템 및 그 데이터 판독 방법 | |
JP2007080077A5 (ru) | ||
JP2008065515A5 (ru) | ||
CN108319557B (zh) | 一种具有数据重传功能的数据缓存器及其读写方法 | |
TW200729220A (en) | Test circuit for multi-port memory device | |
TWI265507B (en) | Record carrier comprising incompatible address information | |
JP2006293971A5 (ru) | ||
US20070005834A1 (en) | Memory chips with buffer circuitry | |
CN100389394C (zh) | 一种数字处理芯片 | |
JP2005063116A5 (ru) | ||
US20120089790A1 (en) | Storage device and method for accessing data using the same | |
TW200943308A (en) | Semiconductor memory device | |
KR100608850B1 (ko) | 무선 통신 기기와 컴퓨터 시스템간의 데이터 전송 및 저장방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20190227 |