JP2003050742A - 情報処理装置及び情報処理方法、プログラム格納媒体並びにプログラム - Google Patents

情報処理装置及び情報処理方法、プログラム格納媒体並びにプログラム

Info

Publication number
JP2003050742A
JP2003050742A JP2001239688A JP2001239688A JP2003050742A JP 2003050742 A JP2003050742 A JP 2003050742A JP 2001239688 A JP2001239688 A JP 2001239688A JP 2001239688 A JP2001239688 A JP 2001239688A JP 2003050742 A JP2003050742 A JP 2003050742A
Authority
JP
Japan
Prior art keywords
storage means
internal storage
line
data
saved
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001239688A
Other languages
English (en)
Inventor
Masahito Horiguchi
雅人 堀口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001239688A priority Critical patent/JP2003050742A/ja
Publication of JP2003050742A publication Critical patent/JP2003050742A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Memory System Of A Hierarchy Structure (AREA)

Abstract

(57)【要約】 【課題】 暗号復号化データを大規模集積回路内だけで
処理することができ、かつ大規模集積回路の内部と外部
との間でデータの転送速度が大きく異なることにより発
生する性能低下を引き起こさない。 【解決手段】 暗号化復号処理装置１では、プロセッサ
２１〜２４からのアクセス要求に応じてそれぞれデータ
領域２０１〜２０４に記憶されているダーティ状態のラ
インを退避する際に、他のデータ領域２０１〜２０４に
インバリッドのラインが存在する場合には、当該ダーテ
ィ状態のラインを内部バス４を介して他のデータ領域２
０１〜２０４のインバリッドのラインのアドレスに書き
込む（退避する）。すなわち、この場合に、当該ダーテ
ィ状態のラインを、内部バス４および外部バス５を介し
て、外部メモリ６に書き込む処理を行わない。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は情報処理装置に関
し、特に複数のプロセッサを備え、外部記憶手段に格納
されているデータに所定の情報処理を施す情報処理装置
及び情報処理方法、プログラム格納媒体並びにプログラ
ムに関する。
【０００２】
【従来の技術】暗号化によって保護されたデータを復号
化する時には、その復号化されたデータを外部から観測
されないようにするために、ＣＰＵのキャッシュ内での
み復号化データを処理することが行われていたが、キャ
ッシュコヒーレンシは、ソフトウェアによって明示的に
処理する必要があり、非常に煩雑であることが多かっ
た。
【０００３】また、近年の実装技術及びデバイス製造技
術の進歩により、大規模集積回路上に共有バス結合型マ
ルチプロセッサを構築することが実現可能となった。マ
ルチプロセッサでは、メモリアクセスの高速化と、プロ
セッサ相互間での通信の混雑の緩和を図ることが高速処
理を図る上で重要である。これを実現するために、通
常、マルチプロセッサでは、複数のプロセッサとそれぞ
れに対応するプライベートキャッシュメモリとを１チッ
プ内に組み込み、各プロセッサがプライベートキャッシ
ュメモリを介して内部バスに接続されている。また、主
記憶装置は、当該内部バスおよび外部バスを介して、当
該チップの外部に設けられている。以下この主記憶装置
を外部記憶装置という。
【０００４】これをオンチップマルチプロセッサと呼ぶ
が、このシステムにおいては、内部のバスは同一大規模
集積回路上に構築するので、その動作周波数をＣＰＵと
同程度にすることが可能である。
【０００５】このようなマルチプロセッサでは、外部記
憶装置に記憶されているデータが複数のプライベートキ
ャッシュメモリ上にコピーされるため、プロセッサがプ
ライベートキャッシュメモリに記憶されているデータを
書き換えた場合には、外部憶装置とプライベートキャッ
シュメモリとの間や、複数のプライベートキャッシュメ
モリ相互間でデータの不一致が生じる。このようなデー
タの不一致が生じると、例えば、外部記憶装置上の同じ
アドレスのデータが複数のプライベートキャッシュメモ
リにコピーされている場合には、一のプライベートキャ
ッシュメモリに記憶されているデータが書き換えられた
後に、他のプライベートキャッシュメモリに記憶されて
いる同じアドレスのデータが読み出されてしまうと、当
該読み出されたデータは書き換えられていないため、プ
ロセッサにおいて正確な処理を行うことができない。こ
のような問題を解決するために、多くのマルチプロセッ
サでは、プライベートキャッシュメモリが内部バスを監
視(Snoop) することで、データの不一致に起因する誤っ
た処理がプロセッサで行われることを回避するスヌーピ
ングキャッシュプロトコルを採用している。
【０００６】以下、ライトバック方式を採用したスヌー
ピングキャッシュプロトコルについて説明する。スヌー
ピングキャッシュプロトコルを採用したマルチプロセッ
サでは、プライベートキャッシュメモリに記憶されてい
る各ラインは、インバリッド(Invalid) 状態、クリーン
（Crean）状態、クリーンシェアード（Crean Shared）
状態、ダーティ（Dirty) 状態、ダーティシェアード（D
irty Shared）状態のうちの一の状態を有している。
【０００７】ここで、インバリッド状態は、当該ライン
の内容が無効である状態である。クリーン状態は、外部
記憶装置と同一の値を持つ状態である。また、クリーン
シェアード状態は、複数のキャッシュに共有され、外部
記憶装置の値と同じ値を持つ状態である。また、ダーテ
ィ状態は、当該ラインのデータが外部記憶装置からプラ
イベートキャッシュメモリに読み出された後に書き換え
られ、当該ラインの内容が外部記憶装置の内容と一致し
ていない状態である。ダーティ状態のラインは、最終的
には、後述するリプレースメント処理が施される必要が
ある。ダーティシェアード状態は、複数のキャッシュに
共有され、外部メモリと異なる値を持つ状態である。
【０００８】このようなマルチプロセッサでは、一のプ
ロセッサが、あるアドレスにアクセス要求を出したと
き、当該アドレスのラインが当該アクセス要求を出した
プロセッサに対応するプライベートキャッシュメモリに
存在しない場合に、当該アドレスのラインのコピーが外
部記憶装置から読み出されて、当該対応するプライベー
トキャッシュメモリに書き込まれる。そして、当該書き
込まれたラインは、プライベートキャッシュメモリにお
いて、シェアード状態となる。プライベートキャッシュ
メモリに記憶されているシェアード状態のラインは、外
部記憶装置に記憶されているラインと内容が同じである
ため、当該ラインに対しての読み出しは内部バスおよび
外部バスを介した通信を伴わないで行われる。
【０００９】次に、シェアード状態のラインに対してデ
ータの書き込みが行われると、当該ラインはダーティ状
態になる。このとき、内部バス上には、当該ラインのア
ドレスと無効化信号とが流され、内部バスを監視してい
る他のプライベートキャッシュメモリは、同じアドレス
のラインを記憶している場合には、当該ラインを無効化
してインバリッド状態にする。
【００１０】ところで、上述したように、プロセッサか
らアクセス要求を出されたアドレスのラインが、当該プ
ロセッサに対応するプライベートキャッシュメモリに存
在しない場合には、当該アドレスのラインが外部記憶装
置からプライベートキャッシュメモリに読み込まれる。
このとき、プライベートキャッシュメモリにインバリッ
ド状態のラインが存在する場合には、当該インバリッド
状態のラインの記憶領域に、外部記憶装置から読み出さ
れたラインが書き込まれるが、インバリッド状態のライ
ンが存在しない場合には、プライベートキャッシュメモ
リから外部記憶装置にラインを退避して、プロセッサか
らアクセス要求があったラインを読み込んで記憶する記
憶領域をプライベートキャッシュメモリ内に生成する必
要がある。
【００１１】ここで、プライベートキャッシュメモリか
ら外部記憶装置に退避するラインは、例えばＬＲＵ(Lea
st Recently Used) 方式などを用いて決定されるが、こ
の場合に、ダーティ状態のラインが退避を行うラインと
して決定されると、以下に示すリプレースメント処理を
行う必要がある。すなわち、リプレースメント処理で
は、プライベートキャッシュメモリに記憶されたダーテ
ィ状態のラインが外部記憶装置に退避され（書き込ま
れ）、その後、プロセッサからアクセス要求が出された
アドレスのラインのコピーが、外部記憶装置からプライ
ベートキャッシュメモリに出力され、当該コピーが前記
退避されたラインが記憶されていた領域に書き込まれ
る。
【００１２】
【発明が解決しようとする課題】ところで、前記オンチ
ップマイクロプロセッサを用いたシステムでは、前述し
たように、内部のバスは同一大規模集積回路上に構築す
るので、その動作周波数をＣＰＵと同程度にすることが
可能であるが、外部バスとの格差はますます広がるの
で、外部記憶装置への参照が多くなるほど性能低下を引
き起こす。
【００１３】今後このタイプのオンチップマルチプロセ
ッサを用いて、例えば暗号の復号化処理を行う場合に
は、暗号復号化処理の特徴と、性能向上のためには大規
模回路内のプライベートキャッシュ等を可能な限り大規
模集積回路内で効率的に利用する必要がある。
【００１４】本発明は前記実情に鑑みてなされたもので
あり、暗号復号化データを大規模集積回路内だけで処理
することができ、かつ大規模集積回路の内部と外部との
間でデータの転送速度が大きく異なることにより発生す
る性能低下を引き起こさず、さらに大規模集積回路内の
小容量、高速キャッシュ及びメモリを効率的に利用する
ことのできる情報処理装置及び情報処理方法、プログラ
ム格納媒体及びプログラムの提供を目的とする。
【００１５】
【課題を解決するための手段】本発明に係る情報処理装
置は、前記課題を解決するために、外部記憶手段に格納
されている暗号データに復号化処理を施す情報処理装置
において、複数のプロセッサと、前記複数のプロセッサ
にそれぞれ対応して設けられ、対応するプロセッサに暗
号データを供給する複数の内部記憶手段と、前記プロセ
ッサからアクセス要求があった暗号データを外部記憶手
段から読み出して前記アクセス要求を出したプロセッサ
に対応する内部記憶手段に書き込むと共に、前記プロセ
ッサにより復号化された復号化データを当該内部記憶手
段から退避する必要があるときに、当該退避する必要が
ある復号化データを、当該対応する内部記憶手段を除く
他の内部記憶手段に退避する制御手段とを備える。
【００１６】本発明に係る情報処理方法は、前記課題を
解決するために、外部記憶手段に格納されている暗号デ
ータに復号化処理を施すための情報処理方法において、
複数のプロセッサの内の一からアクセス要求があった暗
号データを外部記憶手段から読み出す読み出し工程と、
前記読み出し工程により読み出された暗号データを前記
アクセス要求を出したプロセッサに対応する内部記憶手
段に書き込む書き込み工程と、前記プロセッサにより復
号化された復号化データを当該内部記憶手段から退避す
る必要があるときに、当該退避する必要がある復号化デ
ータを、当該対応する内部記憶手段を除く他の内部記憶
手段に退避する退避工程とを備える。
【００１７】本発明に係るプログラム格納媒体は、前記
課題を解決するために、外部記憶手段に格納されている
暗号データに復号化処理を施すための情報処理プログラ
ムを格納しているプログラム格納媒体であって、複数の
プロセッサの内の一からアクセス要求があった暗号デー
タを外部記憶手段から読み出す読み出し工程と、前記読
み出し工程により読み出された暗号データを前記アクセ
ス要求を出したプロセッサに対応する内部記憶手段に書
き込む書き込み工程と、前記プロセッサにより復号化さ
れた復号化データを当該内部記憶手段から退避する必要
があるときに、当該退避する必要がある復号化データ
を、当該対応する内部記憶手段を除く他の内部記憶手段
に退避する退避工程とを備える情報処理プログラムを格
納している。
【００１８】本発明に係るプログラムは、前記課題を解
決するために、外部記憶手段に格納されている暗号デー
タに復号化処理を施すための情報処理をマルチプロセッ
サに実行させるためのプログラムであって、複数のプロ
セッサの内の一からアクセス要求があった暗号データを
外部記憶手段から読み出す読み出し工程と、前記読み出
し工程により読み出された暗号データを前記アクセス要
求を出したプロセッサに対応する内部記憶手段に書き込
む書き込み工程と、前記プロセッサにより復号化された
復号化データを当該内部記憶手段から退避する必要があ
るときに、当該退避する必要がある復号化データを、当
該対応する内部記憶手段を除く他の内部記憶手段に退避
する退避工程とを備える。
【００１９】
【発明の実施の形態】以下、本発明のいくつかの実施の
形態について図面を参照しながら説明する。先ず、第１
の実施の形態は、外部記憶手段である外部メモリに格納
されている暗号化データを読み出し、その暗号化データ
に復号化処理を施して復号化データを生成する暗号復号
化処理装置である。
【００２０】図１に示すように、暗号復号化処理装置１
は、４つのプロセッサ２１，２２，２３，２４と、これ
ら４つのプロセッサ２１，２２，２３，２４にそれぞれ
対応して設けられる４つのプライベートキャッシュメモ
リ３１，３２，３３，３４と、共有キャッシュメモリ３
０と、内部バス４と、外部バス５及び外部メモリ６とを
備えている。
【００２１】ここで、４つのプロセッサ２１，２２，２
３，２４と、４つのプライベートキャッシュメモリ
３１，３２，３３，３４と、共有キャッシュメモリ３０
と、内部バス４は、１チップの半導体集積回路１０内に
組み込まれている。
【００２２】すなわち、暗号復号化処理装置１の半導体
集積回路１０は、内部バス４を介して４つのプライベー
トキャッシュメモリ３１，３２，３３，３４を相互に接
続し、４つのプライベートキャッシュメモリ３１，
３２，３３，３４にそれぞれプロセッサ２１，２２，２
３，２４を接続したバス結合型をしている。さらに、内
部バス４には、共有キャッシュメモリ３０が接続されて
いる。そして、この１チップの半導体集積回路１０に
は、外部バス５を介して外部メモリ６が接続されてい
る。
【００２３】プロセッサ２１〜２４は、ロード／ストア
命令の実行時に、それぞれに接続されたプライベートキ
ャッシュメモリ３１〜３４にアクセスを行うため、例え
ばＲＩＳＣ(Reduced Instruction Set Computer)アーキ
テクチャが採用されている。プロセッサ２１〜２４は、
演算制御命令、ロード／ストア命令の他に、テストアン
ドセット(Test And Set)命令やスワップ(Swap)命令など
のマルチプロセッサ独自の命令を実行する。
【００２４】プライベートキャッシュメモリ３１は、記
憶領域として、データ領域２０１およびタグ領域２１１
を有する。また、プライベートキャッシュメモリ３
１は、制御手段としてのコントローラ２２１を有してい
る。データ領域２０１は、プロセッサ２１によってアク
セスされるデータをライン単位で記憶する。タグ領域２
１ １は、データ領域２０１の各ラインについて、当該ラ
インの外部メモリ６上でのアドレスと、当該ラインの状
態を示す状態データとを記憶している。
【００２５】ここで、ラインの状態、すなわちラインス
テイタスには、前述したように、インバリッド(Invali
d) 状態、クリーン（Crean）状態、クリーンシェアード
（Crean Shared）状態、ダーティ（Dirty) 状態、ダー
ティシェアード（Dirty Shared）状態がある。次に、コ
ントローラ２２１について説明する。コントローラ２２
１は、スヌープキャッシュメモリプロトコルを採用して
おり、必要に応じてタグ領域２１１に記憶されている状
態データを書き換える機能と、他のコントローラ２２２
〜２２ ４からの退避要求信号に応答する機能と、プロセ
ッサ２１からアクセス要求があったデータをプロセッサ
２１に出力する機能とを有する。
【００２６】先ず、コントローラ２２１における状態デ
ータを書き換える機能は以下のようにして行われる。す
なわち、コントローラ２２１は、内部バス４を監視して
おり、他のプライベートキャッシュメモリ３２〜３４の
データ領域２０２〜２０４に記憶されているラインのう
ち、データ領域２０１に記憶されているラインと同じア
ドレスを持つラインに書き込みが生じたことを検出する
と、当該アドレスを記憶しているタグ領域２１１の状態
データを、シェアードからインバリッドに書き換える。
【００２７】また、コントローラ２２１は、対応する状
態データがシェアードを示すラインに、プロセッサ２１
から書き込みがあった場合には、当該ラインの状態デー
タを、シェアードからダーティに書き換える。なお、コ
ントローラ２２１は、外部メモリ６からデータ領域２０
１にラインが読み出されたときに、当該ラインに対応す
る状態データをシェアードに設定する。
【００２８】次に、コントローラ２２１における他のコ
ントローラ２２２〜２２４からの退避要求信号に応答す
る機能は以下のようにして行われる。すなわち、コント
ローラ２２１は、退避要求信号を入力すると、タグ領域
２１１の状態データを参照してインバリッドを示すもの
があるか否かを判断し、インバリッドを示すものがある
と判断した場合には、インバリッドのラインが存在する
ことを示す退避要求応答信号を内部バス４に出力する。
【００２９】一方、コントローラ２２１は、インバリッ
ドのラインが存在しないと判断した場合には、インバリ
ッドのラインが存在しないことを示す退避要求応答信号
を内部バス４に出力する。
【００３０】次に、共有キャッシュメモリ３０について
説明する。共有キャッシュメモリ３０は、図１に示すよ
うに、データ領域３１、タグ領域３２および制御手段と
してのコントローラ３３を有する。データ領域３１は、
プライベートキャッシュメモリ３１〜３４のデータ領域
２０１〜２０４から退避されたダーティ状態のラインを
記憶する。なお、共有キャッシュ３０のデータ領域３１
は、外部メモリ６からプライベートキャッシュ３１〜３
４にラインを読み込む際の２次キャッシュメモリとして
は機能しない。すなわち、外部メモリ６から共有キャッ
シュ３０へのラインの読み込みは行われない。タグ領域
３２は、データ領域３１に記憶されている各ラインにつ
いて、当該ラインの外部メモリ６上でのアドレスと、当
該ラインの状態データとを記憶している。
【００３１】コントローラ３３は、プライベートキャッ
シュメモリ３１〜３４のデータ領域２０１〜２０４のダ
ーティのラインを退避する必要があるときに、コントロ
ーラ２２１〜２２４から内部バス４を介して退避要求信
号を入力する。
【００３２】そして、コントローラ３３は、データ領域
３１に空き領域、すなわちリプレーススペースが存在す
るか否かを判断し、存在すると判断した場合には、コン
トローラ２２１〜２２４に退避要求応答信号を出力す
る。また、コントローラ３３は、データ領域３１にリプ
レーススペースが存在しないと判断したときには、例え
ばＬＲＵ方式などを用いてデータ領域３１に記憶されて
いるラインのうち一のラインを選択し、この選択したラ
インを外部バス５を介して外部メモリ６に退避する。こ
れにより、データ領域３１には空き領域が確保される。
【００３３】次に、コントローラ２２１におけるプロセ
ッサ２１からのアクセス要求に応答する機能について説
明する。図２は、コントローラ２２１におけるプロセッ
サ２ １からのアクセス要求に応答する処理を説明するた
めのフローチャートである。
【００３４】ステップＳ１：コントローラ２２１は、プ
ロセッサ２１からアクセス要求があったか否かを判断
し、アクセス要求があったと判断した場合にはステップ
Ｓ２の処理を実行し、そうでない場合にはステップＳ１
の処理を繰り返す。
【００３５】ステップＳ２：コントローラ２２１は、プ
ロセッサ２１からのアクセス要求が示すアドレスのデー
タを含むラインが、データ領域２０１に記憶されている
か否かを、タグ領域２１１に記憶されているアドレスを
検索して判断する。そして、コントローラ２２１は、当
該アクセス要求が示すアドレスのデータを含むラインが
データ領域２０１に記憶されていないと判断した場合に
はステップＳ３の処理を実行し、当該アクセス要求が示
すアドレスのデータを含むラインがデータ領域２０１に
記憶されていると判断した場合にはステップＳ８の処理
を実行する。
【００３６】ステップＳ８：コントローラ２２１は、プ
ロセッサ２１からのアクセス要求が示すアドレスのデー
タをデータ領域２０１から読み出してプロセッサ２１に
出力する。
【００３７】ステップＳ３：コントローラ２２１は、外
部メモリ６からデータ領域２０１にラインを読み込むに
あたって、データ領域２０１に記憶されているラインを
退避する必要があるか否かを判断し、必要であると判断
した場合にはステップＳ４の処理を実行し、必要でない
と判断した場合にはステップＳ６の処理を実行する。具
体的には、コントローラ２２１は、データ領域２０
１に、タグ領域２１１に記憶されている対応する状態デ
ータがインバリッドを示すラインが存在するか否かを判
断し、存在すると判断した場合にはラインの退避は必要
でないと判断し、存在しないと判断した場合にはライン
の退避が必要であると判断する。
【００３８】ステップＳ４：コントローラ２２１は、内
部バス４を介して、コントローラ２２２ 〜２２４に、
退避要求信号を出力する。コントローラ２２２〜２２４
は、退避要求信号を入力すると、タグ領域２１２〜２１
４の状態データを参照してインバリッドを示すものがあ
るか否かを判断し、インバリッドを示すものがあると判
断した場合には、インバリッドを示すラインが存在する
ことを示す退避要求応答信号を内部バス４を介してコン
トローラ２２１に出力する。一方、コントローラ２２２
〜２２４は、インバリッドを示すものが存在しないと判
断した場合には、インバリッドを示すラインが存在しな
いことを示す退避要求応答信号を内部バス４を介してコ
ントローラ２２１に出力する。
【００３９】ステップＳ５：コントローラ２２１は、コ
ントローラ２２２〜２２４から入力した退避要求応答信
号に基づいて、図３に示すキャッシュリプレースメント
処理を実行する。
【００４０】すなわち、ステップＳ１１にて他のプロセ
ッサのプライベートキャッシュメモリのデータ領域２０
２〜２０４にインバリッドのラインが存在するか否かを
判断し、インバリッドのラインが存在すると判断した場
合にはステップＳ１２の処理を実行し、インバリッドの
ラインが存在しないと判断した場合にはステップＳ１３
以下の処理を実行する。
【００４１】ステップＳ１２：コントローラ２２１は、
インバリッドのラインが存在することを示した退避要求
応答信号を出力したコントローラ２２２ 〜２２４のプ
ライベートキャッシュメモリ３２〜３４に、内部バス４
を介して、データ領域２０１に記憶されている退避を行
う対象となるダーティエントリを出力する。当該退避を
行う対象となるエントリは、データ領域２０２〜２０４
におけるインバリッドのラインに書き込まれる。すなわ
ち、退避を行う対象となるラインが、外部バス５を介し
て外部メモリ６に書き込まれるのではなく、内部バス４
を介してデータ領域２０２〜２０４のインバリッドのラ
インに書き込まれる。従って、当該ラインの書き込みは
高速に行われる。
【００４２】このとき、データ領域２０１に記憶されて
いるラインのうち、退避の対象となるエントリは、例え
ば、ＦＩＦＯ(First In First Out)方式あるいはＬＲＵ
(LeastRecently Used) 方式などを用いて決定される。
ここでは、ＬＲＵ方式によりダーティエントリとされて
いる。また、コントローラ２２１は、データ領域２０ ２
〜２０４に複数のインバリッドのラインが存在する場合
には、予め決められた規則に基づいて、一のインバリッ
ドのラインを選択する。
【００４３】ステップＳ１３：コントローラ２２１は、
内部バス４を介して、共有キャッシュメモリ３０のコン
トローラ３３に、退避要求信号を出力する。その退避要
求信号を受けた、コントローラ３３は、データ領域３１
に空き領域、すなわちリプレーススペースが存在するか
否かを判断し、存在すると判断した場合には、退避要求
応答信号を出力する。これによりステップＳ１４に進む
ことになる。また、コントローラ３３は、データ領域３
１に空き領域が存在しないと判断した場合には、ステッ
プＳ１５に進む。
【００４４】ステップＳ１４：データ領域２０１に記憶
されている退避を行う対象となるラインを、共有キャッ
シュメモリ３０に出力する。当該退避を行う対象となる
ラインは、共有キャッシュメモリ３０の当該ラインのア
ドレスに対応する記憶領域に書き込まれる。
【００４５】ステップＳ１５：コントローラ３３は、Ｌ
ＲＵ方式のアルゴリズムを用いてデータ領域３１に記憶
されているラインのうち一のラインを選択し、この選択
したラインを外部バス５を介して外部メモリ６に退避す
る。これにより、データ領域３１には空き領域が確保さ
れる。
【００４６】ステップＳ１６：ステップＳ１５にて確保
された共有キャッシュメモリ３０のデータ領域３１中の
空き領域に、コントローラ２２１は内部バス４を介し
て、データ領域２０１に記憶されている退避を行う対象
となるラインを出力する。すると、当該退避を行う対象
となるラインは、共有キャッシュメモリ３０の前記空き
領域に退避される。
【００４７】以上でステップＳ５のキャッシュリプレー
スメント処理の実行が終了し、次に、図２のステップＳ
６に戻る。 ステップＳ６：コントローラ２２１によって、プロセッ
サ２１のアクセス要求が示す外部メモリ６上のアドレス
からラインが読み出され、当該読み出されたラインが外
部バス５および内部バス４を介してプライベートキャッ
シュメモリ３１に入力される。そして、ステップＳ６あ
るいはＳ１２の処理が行われた場合には、入力したライ
ンが、データ領域２０１ 内の前述した退避が行われた
ラインのアドレスに書き込まれる。また、プライベート
キャッシュメモリ３１ にインバリッドのラインが存在
した場合（ステップＳ３からステップ６に処理が移った
場合）には、入力したラインが、データ領域２０１のイ
ンバリッドのラインのアドレスに書き込まれる。また、
コントローラ２２１は、タグ領域２１１における当該書
き込みを行ったラインに対応する状態データをシェアー
ドに設定する。
【００４８】ステップＳ７：コントローラ２２１は、ス
テップＳ６において、データ領域２０１に書き込んだラ
イン内のプロセッサ２１から要求があったデータを読み
出して、プロセッサ２１に出力する。
【００４９】以上、コントローラ２２１について説明し
たが、コントローラ２２２〜２２４は、コントローラ２
２１と同じ機能を有する。
【００５０】外部メモリ６は、プロセッサ２１〜２４に
よってアクセスされる暗号化データを記憶している。な
お、外部メモリ６は、半導体集積回路１０の外部に位置
することから、プロセッサ２１とプライベートキャッシ
ュメモリ３１〜３４との間のデータ転送速度に比べて、
外部メモリ６とプライベートキャッシュメモリ３１〜３
４との間のデータ転送速度は低速であるが、プライベー
トキャッシュメモリ３ １〜３４に比べて大きな記憶容量
を有している。
【００５１】以下、図１に示す暗号復号化処理装置１の
動作について説明する。暗号復号処理装置１の動作は、
主に、図２を用いて上述したコントローラ２２１〜２２
４の処理に特徴を有している。
【００５２】先ず、プロセッサ２１からアクセス要求が
発生し、プライベートキャッシュメモリ３１のデータ領
域２０１に記憶されているダーティ状態のラインを退避
する必要があるときに、プライベートキャッシュメモリ
３４のデータ領域２０４に、インバリッドのラインが存
在する場合の暗号復号化処理装置１の動作を図２、図３
を参照しながら説明する。先ず、プロセッサ２１からア
クセス要求が発生し（ステップＳ１）、コントローラ２
２１において、当該アクセス要求があったラインがデー
タ領域２０１に記憶されいるか否かが、タグ領域２１１
に記憶されているアドレスを参照して判断され、当該ラ
インがデータ領域２０１に記憶されていないと判断され
る（ステップＳ２）。
【００５３】次に、コントローラ２２１において、プロ
セッサ２１からアクセス要求があったデータを含むライ
ンを外部メモリ６からデータ領域２０１に読み込むにあ
たって、データ領域２０１に記憶されているラインを退
避する必要があるか否かを判断し、ラインを退避する必
要があると判断する（ステップＳ３）。次に、コントロ
ーラ２２１から、内部バス４を介して、コントローラ２
２２〜２２４に、退避要求信号が出力される（ステップ
Ｓ４）。そして、コントローラ２２３において、入力し
た退避要求信号に基づいて、タグ領域２１４の状態デー
タが参照され、インバリッドを示すラインがあると判断
され、インバリッドを示すラインが存在することを示す
退避要求応答信号が内部バス４を介してコントローラ２
２１に出力される。
【００５４】次に、コントローラ２２１が、コントロー
ラ２２４から入力した退避要求応答信号に基づいて、デ
ータ領域２０４にインバリッドのラインが存在すると判
断する（ステップＳ１１）。
【００５５】次に、プライベートキャッシュメモリ３１
からプライベートキャッシュメモリ３４に、内部バス４
を介して、データ領域２０１に記憶されている退避を行
う対象となるラインが出力され、データ領域２０４内の
インバリッドのラインに書き込まれる（ステップＳ１
２）。当該書き込みは、内部バス４を介して高速に行わ
れる。すなわち、外部バス５を介した、外部メモリ６へ
のラインの退避は行われない。
【００５６】次に、プロセッサ２１からのアクセス要求
が示す外部メモリ６上のアドレスからラインが読み出さ
れ、当該読み出されたラインが、外部バス５および内部
バス４を介してプライベートキャッシュメモリ３１の既
に退避が行われたラインのアドレスに書き込まれる（ス
テップＳ６）。
【００５７】次に、データ領域２０１に書き込まれたラ
イン内のプロセッサ２１から要求があったデータが読み
出されてプロセッサ２１に出力される（ステップＳ
７）。
【００５８】そして、プロセッサ２１では、外部メモリ
６から読み出されて供給された暗号化データに復号化処
理を施して暗号復号化データを生成する。この暗号復号
化データは、プライベートキャッシュメモリにダーティ
ラインとして戻される。しかし、このダーティライン
は、外部メモリ６に退避されることがない。
【００５９】以上説明したように、暗号化復号処理装置
１では、プロセッサ２１〜２４からのアクセス要求に応
じてそれぞれデータ領域２０１〜２０４に記憶されてい
るダーティ状態のラインを退避する際に、他のデータ領
域２０１〜２０４にインバリッドのラインが存在する場
合には、当該ダーティ状態のラインを内部バス４を介し
て他のデータ領域２０１〜２０４のインバリッドのライ
ンのアドレスに書き込む（退避する）。すなわち、この
場合に、当該ダーティ状態のラインを、内部バス４およ
び外部バス５を介して、外部メモリ６に書き込む処理を
行わない。したがって、暗号復号化処理装置１によれ
ば、外部メモリ６への参照を減らすことができるので、
低速な外部バス５を介したデータ転送の数を削減でき、
処理の高速化を図ることができる。
【００６０】また、この暗号復号化処理装置１によれ
ば、暗号復号化データを外部メモリ６に退避させること
がなく、半導体集積回路１０内だけで復号化処理を完了
することができるので、第三者によって復号化データが
観測される危険性を回避できる。
【００６１】次に、プロセッサ２１からアクセス要求が
発生し、プライベートキャッシュメモリ３１のデータ領
域２０１に記憶されているダーティ状態のラインを退避
する必要があり、他のプライベートキャッシュメモリに
インバリットエントリが存在せず、共有キャッシュメモ
リ３０に空き領域が存在する場合の暗号復号化処理装置
１の動作を図２及び図３を参照しながら説明する。
【００６２】先ず、プロセッサ２１からアクセス要求が
発生し（図２に示すステップＳ１）、コントローラ２２
１において、当該アクセス要求があったラインがデータ
領域２０１に記憶されいるか否かが、タグ領域２１１に
記憶されているアドレスを検索して判断され、当該ライ
ンがデータ領域２０１に記憶されていないと判断される
（図２に示すステップＳ２）。
【００６３】次に、コントローラ２２１において、プロ
セッサ２１からアクセス要求があったデータを含むライ
ンを外部メモリ６からデータ領域２０１にラインを読み
込むにあたって、データ領域２０１に記憶されているラ
インを退避する必要があるか否かを判断され、ラインを
退避する必要があると判断される（図２に示すステップ
Ｓ３）。次に、コントローラ２２１から、内部バス４を
介して、退避要求信号が出力される（図２に示すステッ
プＳ４）。
【００６４】そして、ステップＳ５のキャッシュリプレ
ースメント処理が実行され、図３のステップＳ１１にて
他のプライベートキャッシュメモリにインバリッドエン
トリが存在しないことを判断する。
【００６５】そして、前記退避要求信号は、共有キャッ
シュメモリ３０に出力され、共有キャッシュメモリ３０
のコントローラ３３は、共有キャッシュメモリのデータ
領域３１に空き領域があるか否かをタグ領域３２のアド
レスを調べて判断する（ステップＳ１３）。共有キャッ
シュメモリのデータ領域３１に空き領域があることを判
断すると、コントローラ３３は退避要求応答信号をプラ
イベートキャッシュメモリ３１のコントローラ２２１に
返す。
【００６６】次に、コントローラ２２１において、退避
要求応答信号が入力されたことが検出されると、退避を
行うダーティ状態のラインが、データ領域２０１から共
有キャッシュメモリ３０に内部バス４を介して出力さ
れ、当該ダーティ状態のラインがデータ領域３１内の空
き領域に書き込まれる、すなわち退避される（ステップ
Ｓ１４）。
【００６７】次に、プロセッサ２１からのアクセス要求
が示す外部メモリ６上のアドレスからラインが読み出さ
れ、当該読み出されたラインが、外部バス５および内部
バス４を介してプライベートキャッシュメモリ３１の退
避が行われたラインのアドレスに書き込まれる（図２に
示すステップＳ６）。そして、ステップＳ７にて読み出
されたラインがプロセッサ２１に出力される。
【００６８】以上説明したように、暗号化復号処理装置
１では、プロセッサ２１〜２４からのアクセス要求に応
じてそれぞれデータ領域２０１〜２０４に記憶されてい
るダーティ状態のラインを退避する際に、他のプライベ
ートキャッシュメモリにインバリッド状態のラインが存
在しない場合には、当該ダーティ状態のラインを共有キ
ャッシュメモリ３０に書き込むことができる。次に、プ
ロセッサ２１からアクセス要求が発生し、プライベート
キャッシュメモリ３１のデータ領域２０１に記憶されて
いるダーティ状態のラインを退避する必要があり、他の
プライベートキャッシュメモリにインバリットエントリ
が存在せず、共有キャッシュメモリ３０にも空き領域が
存在しない場合の暗号復号化処理装置１の動作を図２及
び図３を参照しながら説明する。
【００６９】先ず、プロセッサ２１からアクセス要求が
発生し（図２に示すステップＳ１）、コントローラ２２
１において、当該アクセス要求があったラインがデータ
領域２０１に記憶されいるか否かが、タグ領域２１１に
記憶されているアドレスを検索して判断され、当該ライ
ンがデータ領域２０１に記憶されていないと判断される
（図２に示すステップＳ２）。
【００７０】次に、コントローラ２２１において、プロ
セッサ２１からアクセス要求があったデータを含むライ
ンを外部メモリ６からデータ領域２０１にラインを読み
込むにあたって、データ領域２０１に記憶されているラ
インを退避する必要があるか否かを判断され、ラインを
退避する必要があると判断される（図２に示すステップ
Ｓ３）。次に、コントローラ２２１から、内部バス４を
介して、退避要求信号が出力される（図２に示すステッ
プＳ４）。
【００７１】そして、ステップＳ５のキャッシュリプレ
ースメント処理が実行され、図３のステップＳ１１にて
他のプライベートキャッシュメモリにインバリッドエン
トリが存在しないことを判断する。
【００７２】そして、前記退避要求信号は、共有キャッ
シュメモリ３０に出力され、共有キャッシュメモリ３０
のコントローラ３３は、共有キャッシュメモリのデータ
領域３１に空き領域があるか否かをタグ領域３２のアド
レスを調べて判断する（ステップＳ１３）。
【００７３】共有キャッシュメモリのデータ領域３１に
空き領域がないことを判断すると、コントローラ３３は
ＬＲＵ方式のアルゴリズムを用いてデータ領域３１に記
憶されているラインのうち一のラインを選択し、この選
択したラインを外部バス５を介して外部メモリ６に退避
する。これにより、データ領域３１には空き領域が確保
される。そして、コントローラ３３は、退避要求応答信
号をコントローラ２２ １に返す。
【００７４】次に、コントローラ２２１において、退避
要求応答信号が入力されたことが検出されると、退避を
行うダーティ状態のラインが、データ領域２０１から共
有キャッシュメモリ３０に内部バス４を介して出力さ
れ、当該ダーティ状態のラインがデータ領域３１内の空
き領域に書き込まれる、すなわち退避される（ステップ
Ｓ１６）。
【００７５】次に、プロセッサ２１からのアクセス要求
が示す外部メモリ６上のアドレスからラインが読み出さ
れ、当該読み出されたラインが、外部バス５および内部
バス４を介してプライベートキャッシュメモリ３１の退
避が行われたラインのアドレスに書き込まれる（図２に
示すステップＳ６）。そして、ステップＳ７にて読み出
されたラインがプロセッサ２１に出力される。
【００７６】以上説明したように、暗号復号化処理装置
１では、プロセッサ２１〜２４からのアクセス要求に応
じてそれぞれデータ領域２０１〜２０４に記憶されてい
るダーティ状態のラインを退避する際に、他のデータ領
域２０１〜２０４にインバリッドのラインが存在する場
合には、当該ダーティ状態のラインを内部バス４を介し
て他のデータ領域２０１〜２０４のインバリッドのライ
ンのアドレスに書き込む（退避する）。また、他のプラ
イベートキャッシュメモリにインバリッド状態のライン
が存在しない場合には、当該ダーティ状態のラインを共
有キャッシュメモリ３０に書き込むことができる。すな
わち、ダーティ状態のラインを、内部バス４および外部
バス５を介して、外部メモリ６に書き込む処理を行わな
い。すなわち、暗号復号化処理装置１によれば、外部メ
モリ６への参照を減らすことができるので、低速な外部
バス５を介したデータ転送の数を削減でき、処理の高速
化を図ることができる。
【００７７】また、この暗号化復号処理装置１では、暗
号復号化データを扱う場合に、外部メモリ６に該当デー
タを書き戻すことなく、キャッシュメモリを最大限に活
用して、半導体集積回路１０内だけでこの復号化処理を
完了することができる。外部メモリ６に復号化データを
書き戻すときには復号化データが第三者によって観測さ
れる危険性があるが、半導体集積回路１０内だけで復号
化処理を完了することができるので、その危険性は回避
できる。
【００７８】次に、第２の実施の形態について説明す
る。この第２の実施の形態も暗号復号化処理装置であ
る。構成は図１に示したものと同一であるが、この暗号
復号化処理装置は、暗号化データを格納するために予め
決められたアドレス空間を有する外部メモリ６を確保し
ている。このような外部メモリ６を確保することによっ
てこのアドレス空間に対するキャッシュライン属性とし
てＰ（Persistent）ビットがセットされる。
【００７９】図４にはＰビットがセットされている、キ
ャッシュメモリのエントリのステイタスを示す。先ず、
Ｐビットの有無が記述されている。ラインステータス
（LINESTATUS）としては、前述したインバリッド(Inval
id) 状態、クリーン（Crean）状態、クリーンシェアー
ド（Crean Shared）状態、ダーティ（Dirty) 状態、ダ
ーティシェアード（Dirty Shared）状態が記述される。
【００８０】これら、Ｐビットの有無、及びラインステ
ータスは、各プライベートキャッシュメモリ３１，
３２，３３，３４の各タグ領域２１１，２１２，２
１３，２１４に記憶される。
【００８１】そして、外部メモリ６から読み出したＰビ
ットがセットされている、４つのプライベートキャッシ
ュメモリ３１，３２，３３，３４のいずれかのキャッシ
ュラインは、セットされていないキャッシュラインに対
して、より高い優先度を持つことができる。
【００８２】次に、一のプロセッサ（プロセッサ２２）
が外部メモリ６からデータをセットするときに、プライ
ベートキャッシュメモリ（プライベートキャッシュメモ
リ３ ２）に既にＰ-ビットデータがセットされていると
きの暗号復号化処理装置１の動作について図２のフロー
チャートを参照して説明する。
【００８３】ステップＳ１：コントローラ２２２は、プ
ロセッサ２２からアクセス要求があったと判断した場合
にはステップＳ２の処理を実行し、そうでない場合には
ステップＳ１の処理を繰り返す。
【００８４】ステップＳ２：コントローラ２２２は、プ
ロセッサ２２からのアクセス要求が示すアドレスのデー
タを含むラインが、データ領域２０２に記憶されている
か否かを、タグ領域２１２に記憶されているアドレスを
検索して判断する。そして、コントローラ２２２は、当
該アクセス要求が示すアドレスのデータを含むラインが
データ領域２０２に記憶されていないと判断した場合に
はステップＳ３の処理を実行し、当該アクセス要求が示
すアドレスのデータを含むラインがデータ領域２０２に
記憶されていると判断した場合にはステップＳ８の処理
を実行する。
【００８５】ステップＳ８：コントローラ２２２は、プ
ロセッサ２２からのアクセス要求が示すアドレスのデー
タをデータ領域２０２から読み出してプロセッサ２２に
出力する。
【００８６】ステップＳ３：コントローラ２２２は、外
部メモリ６からデータ領域２０２にラインを読み込むに
あたって、データ領域２０２に記憶されているラインを
退避する必要があるか否かを判断し、必要であると判断
した場合にはステップＳ４の処理を実行し、必要でない
と判断した場合にはステップＳ６の処理を実行する。具
体的には、コントローラ２２２は、データ領域２０
２に、タグ領域２１２に記憶されている対応する状態デ
ータがインバリッドを示すラインが存在するか否かを判
断し、存在すると判断した場合にはラインの退避は必要
でないと判断し、存在しないと判断した場合にはライン
の退避が必要であると判断する。
【００８７】ステップＳ４：コントローラ２２２は、内
部バス４を介して、コントローラ２２１、２２３及び２
２４に、退避要求信号を出力する。コントローラ２
２１、２２３及び２２４は、退避要求信号を入力する
と、タグ領域２１１、２１３及び２１４の状態データを
参照してインバリッドを示すものがあるか否かを判断
し、インバリッドを示すものがあると判断した場合に
は、インバリッドを示すラインが存在することを示す退
避要求応答信号を内部バス４を介してコントローラ２２
２に出力する。一方、コントローラ２２１、２２３及び
２２４は、インバリッドを示すものが存在しないと判断
した場合には、インバリッドを示すラインが存在しない
ことを示す退避要求応答信号を内部バス４を介してコン
トローラ２２２に出力する。
【００８８】ステップＳ５：コントローラ２２２は、コ
ントローラ２２１、２２３又は２２ ４から入力した退避
要求応答信号に基づいて、図５に示すキャッシュリプレ
ースメント処理を実行する。
【００８９】すなわち、ステップＳ２１にて他のプロセ
ッサのプライベートキャッシュメモリ３１、３３又は３
４のデータ領域２０１、２０３又は２０４にインバリッ
ドのラインが存在するか否かを判断し、インバリッドの
ラインが存在すると判断した場合にはステップＳ２２の
処理を実行し、インバリッドのラインが存在しないと判
断した場合にはステップＳ２３以下の処理を実行する。
【００９０】ステップＳ２２：コントローラ２２２は、
インバリッドのラインが存在することを示した退避要求
応答信号を出力したコントローラ２２１、２２３又は２
２４のプライベートキャッシュメモリ３１、３３又は３
４に、内部バス４を介して、データ領域２０２に記憶さ
れている退避を行う対象となるＰ-ビットのダーティエ
ントリ（P-Dirty）を出力する。当該退避を行う対象と
なるエントリは、データ領域２０１、２０３又は２０４
におけるインバリッドのラインに書き込まれる。すなわ
ち、退避を行う対象となるラインが、外部バス５を介し
て外部メモリ６に書き込まれるのではなく、内部バス４
を介してデータ領域２０１、２０３又は２０４のインバ
リッドのラインに書き込まれる。従って、当該ラインの
書き込みは高速に行われる。
【００９１】ステップＳ２３：コントローラ２２２は、
他のプロセッサ２１、２３又は２４のプライベートキャ
ッシュメモリ３１、３３又は３４にあってＰ-ビットの
エントリがセットされていないラインを確認する。
【００９２】ステップＳ２４：次に、コントローラ２２
２は、他のプライベートキャッシュメモリ中のＰ-ビッ
トがセットされていないラインはダーティエントリであ
るか否かを判断する。ここで、ダーティであれば（ＹＥ
Ｓ）、ステップＳ２５の処理を行うが、ダーティでなけ
れば（ＮＯ）、すなわちクリーンであればステップＳ２
８の処理を行う。
【００９３】ステップＳ２５：コントローラ２２２は、
内部バス４を介して、共有キャッシュメモリ３０のコン
トローラ３３に、退避要求信号を出力する。その退避要
求信号を受けた、コントローラ３３は、データ領域３１
に空き領域が存在するか否かを判断し、存在すると判断
した場合には、退避要求応答信号を出力する。これによ
りステップＳ２７に進むことになる。また、コントロー
ラ３３は、データ領域３１に空き領域が存在しないと判
断した場合には、ステップＳ２６に進む。
【００９４】ステップＳ２６：コントローラ３３は、Ｌ
ＲＵ方式のアルゴリズムを用いてデータ領域３１に記憶
されているラインのうち一のラインを選択し、この選択
したラインを外部バス５を介して外部メモリ６に退避す
る。これにより、データ領域３１には空き領域が確保さ
れる。
【００９５】ステップＳ２７：ステップＳ２６にて確保
された共有キャッシュメモリ３０のデータ領域３１中の
空き領域に、前記ダーティエントリのあるプライベート
キャッシュメモリのコントローラ２２ｉは内部バス４を
介して、データ領域２０ｉに記憶されている退避を行う
対象となるダーティエントリを出力する。すると、当該
退避を行う対象となるダーティエントリは、共有キャッ
シュメモリ３０の前記空き領域に退避される。
【００９６】ステップＳ２８：Ｐ-ダーティエントリを
他のプライベートキャッシュメモリへコピーする。
【００９７】以上でステップＳ５のキャッシュリプレー
スメント処理の実行が終了し、次にステップＳ６に戻
る。
【００９８】ステップＳ６：コントローラ２２２によっ
て、プロセッサ２２のアクセス要求が示す外部メモリ６
上のアドレスからラインが読み出され、当該読み出され
たラインが外部バス５および内部バス４を介してプライ
ベートキャッシュメモリ３２に入力される。そして、ス
テップＳ６の処理が行われた場合には、入力したライン
が、データ領域２０２内の前述した退避が行われたライ
ンのアドレスに書き込まれる。また、プライベートキャ
ッシュメモリ３２にインバリッドのラインが存在した場
合（ステップＳ２２）には、入力したラインが、データ
領域２０２のインバリッドのラインのアドレスに書き込
まれる。また、コントローラ２２２は、タグ領域２１２
における当該書き込みを行ったラインに対応する状態デ
ータをシェアードに設定する。
【００９９】ステップＳ７：コントローラ２２２は、ス
テップＳ６において、データ領域２０２に書き込んだラ
イン内のプロセッサ２２から要求があったデータを読み
出して、プロセッサ２２に出力する。以下、この第２の
実施の形態の暗号復号化処理装置１の動作について説明
する。先ず、プロセッサ２２からアクセス要求が発生
し、プライベートキャッシュメモリ３２のデータ領域２
０２に記憶されているＰダーティ状態のラインを退避す
る必要があるときに、プライベートキャッシュメモリ３
３のデータ領域２０３に、クリーンのラインが存在する
場合の暗号復号化処理装置１の動作を図２、図５を参照
しながら説明する。始めに、プロセッサ２２からアクセ
ス要求が発生し（ステップＳ１）、コントローラ２２２
において、当該アクセス要求があったラインがデータ領
域２０２に記憶されいるか否かが、タグ領域２１２に記
憶されているアドレスを参照して判断され、当該ライン
がデータ領域２０２に記憶されていないと判断される
（ステップＳ２）。
【０１００】次に、コントローラ２２２において、プロ
セッサ２２からアクセス要求があったデータを含むライ
ンを外部メモリ６からデータ領域２０２に読み込むにあ
たって、データ領域２０２に記憶されているＰビットラ
インを退避する必要があるか否かを判断し、Ｐビットラ
インを退避する必要があると判断する（ステップＳ
３）。次に、コントローラ２２２から、内部バス４を介
して、コントローラ２２１、２２３及び２２４に、退避
要求信号が出力される（ステップＳ４）。そして、コン
トローラ２２１、２２３及び２２４において、入力した
退避要求信号に基づいて、タグ領域２１１、２１３及び
２１４の状態データが参照され、インバリッドを示すラ
インが無い判断され、インバリッドを示すラインが存在
しないことを示す退避要求応答信号が内部バス４を介し
てコントローラ２２２に出力される。
【０１０１】そして、ステップＳ５のキャッシュリプレ
ースメント処理が実行され、図５のステップＳ２１にて
他のプライベートキャッシュメモリにインバリッドエン
トリが存在しないことを判断する。
【０１０２】次に、コントローラ２２２は、他のプロセ
ッサ２１、２３又は２４のプライベートキャッシュメモ
リ３１、３３又は３４にあってＰ-ビットのエントリが
セットされていないライン、例えばここではプロセッサ
２３のプライベートキャッシュメモリ３３のラインを見
つけだす。
【０１０３】このプライベートキャッシュメモリ３３の
ラインのエントリは、ダーティではなく（ステップＳ２
４にてＮＯ）クリーンであり、ステップＳ２８に進ん
で、コントローラ２２２とコントローラ２２３は、デー
タ領域２０２のP-Dirtyをデータ領域２０３にコピーす
る。クリーンラインの場合には、キャッシュのデータは
メモリもしくは他のキャッシュ、共有キャッシュに存在
するので、ただ単に上書きすればよい。
【０１０４】次に、プロセッサ２２からアクセス要求が
発生し、プライベートキャッシュメモリ３２のデータ領
域２０２に記憶されているＰダーティ状態のラインを退
避する必要があるときに、プライベートキャッシュメモ
リ３３のデータ領域２０３に、クリーンのラインが存在
せず、さらに共有メモリ３０にも空き領域が存在しない
場合の暗号復号化処理装置１の動作を図２、図５を参照
しながら説明する。
【０１０５】始めに、プロセッサ２２からアクセス要求
が発生し（ステップＳ１）、コントローラ２２２におい
て、当該アクセス要求があったラインがデータ領域２０
２に記憶されいるか否かが、タグ領域２１２に記憶され
ているアドレスを参照して判断され、当該ラインがデー
タ領域２０２に記憶されていないと判断される（ステッ
プＳ２）。
【０１０６】次に、コントローラ２２２において、プロ
セッサ２２からアクセス要求があったデータを含むライ
ンを外部メモリ６からデータ領域２０２に読み込むにあ
たって、データ領域２０２に記憶されているＰビットラ
インを退避する必要があるか否かを判断し、Ｐビットラ
インを退避する必要があると判断する（ステップＳ
３）。次に、コントローラ２２２から、内部バス４を介
して、コントローラ２２１、２２３及び２２４に、退避
要求信号が出力される（ステップＳ４）。そして、コン
トローラ２２１、２２３及び２２４において、入力した
退避要求信号に基づいて、タグ領域２１１、２１３及び
２１４の状態データが参照され、インバリッドを示すラ
インが無いと判断され、インバリッドを示すラインが存
在しないことを示す退避要求応答信号が内部バス４を介
してコントローラ２２２に出力される。
【０１０７】そして、ステップＳ５のキャッシュリプレ
ースメント処理が実行され、図５のステップＳ２１にて
他のプライベートキャッシュメモリにインバリッドエン
トリが存在しないことを判断する。
【０１０８】次に、コントローラ２２２は、他のプロセ
ッサ２１、２３又は２４のプライベートキャッシュメモ
リ３１、３３又は３４にあってＰ-ビットのエントリが
セットされていないライン、例えばここではプロセッサ
２３のプライベートキャッシュメモリ３３のラインを見
つけだす。
【０１０９】このプライベートキャッシュメモリ３３の
ラインのエントリは、ダーティである（ステップＳ２４
にてＹＥＳ）ので、ステップＳ２５に進む。
【０１１０】コントローラ２２２は、内部バス４を介し
て、共有キャッシュメモリ３０のコントローラ３３に、
退避要求信号を出力する。その退避要求信号を受けた、
コントローラ３３は、データ領域３１に空き領域が存在
するか否かを判断する。ここでは、空き領域が存在して
いないので、ステップＳ２６に進む。
【０１１１】ステップＳ２６にて、コントローラ３３
は、ＬＲＵ方式のアルゴリズムを用いてデータ領域３１
に記憶されているラインのうち一のラインを選択し、こ
の選択したラインを外部バス５を介して外部メモリ６に
退避する。これにより、データ領域３１には空き領域が
確保される。
【０１１２】ステップＳ２６にて確保された共有キャッ
シュメモリ３０のデータ領域３１中の空き領域に、前記
ダーティエントリのあるプライベートキャッシュメモリ
のコントローラ２２３は内部バス４を介して、データ領
域２０３に記憶されている退避を行う対象となるダーテ
ィエントリを出力する。すると、当該退避を行う対象と
なるダーティエントリは、共有キャッシュメモリ３０の
前記空き領域に退避される。
【０１１３】そして、Ｐ-ダーティエントリを他のプラ
イベートキャッシュメモリへコピーする。
【０１１４】以上説明したように、この第２の実施の形
態の、暗号復号化処理装置１では、プロセッサ２１〜２
４からのアクセス要求に応じてそれぞれデータ領域２０
１〜２０４に記憶されているＰビットダーティ状態のラ
インを退避する際に、他のデータ領域２０１〜２０４に
インバリッドのラインが存在する場合には、当該ダーテ
ィ状態のラインを内部バス４を介して他のデータ領域２
０１〜２０４のインバリッドのラインのアドレスに書き
込む（退避する）。また、他のプライベートキャッシュ
メモリにインバリッド状態のラインが存在しない場合に
は、当該Ｐビットダーティ状態のラインを他のプライベ
ートキャッシュメモリのクリーン状態のラインに書き込
む。また、他のプライベートキャッシュメモリにあるの
がダーティ状態のラインであるときには、共有キャッシ
ュメモリ３０から外部メモリ６にＬＲＵアルゴリズムに
基づいて一のラインを退避し、その空いた領域に他のプ
ライベートキャッシュメモリのダーティラインを退避し
てから、他のプライベートキャッシュメモリの空き領域
に外部メモリ６から暗号化データを読み出す。したがっ
て、この第２の実施の形態の暗号復号化処理装置１によ
れば、外部メモリ６への参照を減らすことができるの
で、低速な外部バス５を介したデータ転送の数を削減で
き、処理の高速化を図ることができる。
【０１１５】また、この暗号化復号処理装置１では、暗
号復号化データを扱う場合に、外部メモリ６に該当デー
タを書き戻すことなく、キャッシュメモリと、共用キャ
ッシュメモリを最大限に活用して、半導体集積回路１０
内だけでこの復号化処理を完了することができる。外部
メモリ６に復号化データを書き戻すときには復号化デー
タが第三者によって観測される危険性があるが、半導体
集積回路１０内だけで復号化処理を完了することができ
るので、その危険性は回避できる。
【０１１６】なお、本発明は、前記二つの実施の形態に
のみ限定されるものではなく、共有キャッシュメモリを
持たない図６に示す例、インバリッドラインを使用しな
い例、内部メモリと共有キャッシュメモリを用いる例と
いうように種々の変形が考えられる。図６に示す共有キ
ャッシュメモリを持たない例は、図１の構成から共有キ
ャッシュメモリを除いた構成であり、インバリットライ
ンを使用するシステムに適する。また、Ｐビットを用い
るときには、他のプライベートキャッシュメモリにダー
ティラインを退避することができる。
【０１１７】さらに本発明は、今後ますます増えてくる
であろう、著作権保護機構付きのデータを処理する際に
も本発明は適用できる。
【０１１８】
【発明の効果】本発明によれば、暗号復号化データを大
規模集積回路内だけで処理することができ、かつ大規模
集積回路の内部と外部との間でデータの転送速度が大き
く異なることにより発生する性能低下を引き起こさず、
さらに大規模集積回路内の小容量、高速キャッシュ及び
メモリを効率的に利用することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態となる、暗号復号化
処理装置の構成を示す図である。
【図２】前記暗号復号化処理装置の動作を概略的に説明
するためのフローチャートである。
【図３】前記暗号復号化処理装置のキャッシュリプレー
スメント処理を説明するためのフローチャートである。
【図４】本発明の第２の実施の形態となる、暗号復号化
処理装置にて用いられるＰビットがセットされている、
キャッシュメモリのエントリのステイタスを示す図であ
る。
【図５】前記第２の実施の形態となる、暗号復号化処理
装置のキャッシュリプレースメント処理を説明するため
のフローチャートである。
【図６】暗号復号化処理装置の他の変形例の構成を示す
図である。
【符号の説明】
１ 暗号復号化処理装置、２１〜２４ プロセッサ、３
１〜３４ プライベートキャッシュメモリ、４ 内部
バス、５ 外部バス、６ 外部メモリ、２０１〜２０４
データ領域、２１１〜２１４ タグ領域、２２１〜２
２４ コントローラ、３０ 共有キャッシュメモリ、３
１ データ領域、３２ タグ領域、３３コントローラ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０６Ｆ 12/08 ５５３ Ｇ０６Ｆ 12/08 ５５３Ｚ ５５９ ５５９Ｚ

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 外部記憶手段に格納されている暗号デー
    タに復号化処理を施す情報処理装置において、 複数のプロセッサと、 前記複数のプロセッサにそれぞれ対応して設けられ、対
    応するプロセッサに暗号データを供給する複数の内部記
    憶手段と、 前記プロセッサからアクセス要求があった暗号データを
    外部記憶手段から読み出して前記アクセス要求を出した
    プロセッサに対応する内部記憶手段に書き込むと共に、
    前記プロセッサにより復号化された復号化データを当該
    内部記憶手段から退避する必要があるときに、当該退避
    する必要がある復号化データを、当該対応する内部記憶
    手段を除く他の内部記憶手段に退避する制御手段とを備
    えることを特徴とする情報処理装置。
  2. 【請求項２】 前記制御手段は、前記アクセス要求を出
    したプロセッサに対応する内部記憶手段を除く前記内部
    記憶手段内の記憶内容が無効である記憶領域に、前記退
    避する必要がある復号化データを退避することを特徴と
    する請求項１記載の情報処理装置。
  3. 【請求項３】 前記外部記憶手段には予め決められたア
    ドレス空間の特別領域が設定され、この特別領域に対応
    して前記内部記憶手段にセットされるラインは、セット
    されないラインに対して高い優先度を持つことを特徴と
    する請求項１記載の情報処理装置。
  4. 【請求項４】 前記制御手段は、前記アクセス要求を出
    したプロセッサに対応する内部記憶手段を除く他の前記
    内部記憶手段内に記憶内容が無効である記憶領域が存在
    しない場合に、前記退避する必要がある復号化データ
    を、他の前記内部記憶手段中の前記特別領域よりも優先
    度の低いラインに退避することを特徴とする請求項３記
    載の情報処理装置。
  5. 【請求項５】 前記複数の内部記憶手段がそれぞれ接続
    される内部バス手段と前記外部記憶手段が接続される外
    部バス手段との間に、前記複数のプロセッサ、前記内部
    記憶手段、前記制御手段及び内部バス手段とともに集積
    回路を構成する共有記憶手段を備えることを特徴とする
    請求項１記載の情報処理装置。
  6. 【請求項６】 前記制御手段は、前記複数の内部記憶手
    段に前記復号化データを退避できないときには、前記共
    有記憶手段に退避することを特徴とする請求項５記載の
    情報処理装置。
  7. 【請求項７】 前記外部記憶手段には予め決められたア
    ドレス空間の特別領域が設定され、この特別領域に対応
    して前記内部記憶手段にセットされるラインは、セット
    されないラインに対して高い優先度を持つことを特徴と
    する請求項６記載の情報処理装置。
  8. 【請求項８】 前記制御手段は、前記アクセス要求を出
    したプロセッサに対応する内部記憶手段を除く他の前記
    内部記憶手段内に記憶内容が無効である記憶領域が存在
    しないときには、前記退避する必要がある復号化データ
    を、他の前記内部記憶手段中の前記特別領域よりも優先
    度の低いラインに、前記共有記憶手段を用いて退避する
    ことを特徴とする請求項７記載の情報処理装置。
  9. 【請求項９】 外部記憶手段に格納されている暗号デー
    タに復号化処理を施すための情報処理方法において、 複数のプロセッサの内の一からアクセス要求があった暗
    号データを外部記憶手段から読み出す読み出し工程と、 前記読み出し工程により読み出された暗号データを前記
    アクセス要求を出したプロセッサに対応する内部記憶手
    段に書き込む書き込み工程と、 前記プロセッサにより復号化された復号化データを当該
    内部記憶手段から退避する必要があるときに、当該退避
    する必要がある復号化データを、当該対応する内部記憶
    手段を除く他の内部記憶手段に退避する退避工程とを備
    えることを特徴とする情報処理方法。
  10. 【請求項１０】 前記退避工程は、前記アクセス要求を
    出したプロセッサに対応する内部記憶手段を除く前記内
    部記憶手段内の記憶内容が無効である記憶領域に、前記
    退避する必要がある復号化データを退避することを特徴
    とする請求項９記載の情報処理方法。
  11. 【請求項１１】 前記退避工程は、前記アクセス要求を
    出したプロセッサに対応する内部記憶手段を除く他の前
    記内部記憶手段内に記憶内容が無効である記憶領域が存
    在しない場合に、前記退避する必要がある復号化データ
    を、他の前記内部記憶手段中の優先度の低いラインに退
    避することを特徴とする請求項１０記載の情報処理方
    法。
  12. 【請求項１２】 前記退避工程は、前記複数の内部記憶
    手段に前記復号化データを退避できないときには、共有
    記憶手段に退避することを特徴とする請求項１１記載の
    情報処理方法。
  13. 【請求項１３】 前記退避工程は、前記アクセス要求を
    出したプロセッサに対応する内部記憶手段を除く他の前
    記内部記憶手段内に記憶内容が無効である記憶領域が存
    在しないときには、前記退避する必要がある復号化デー
    タを、他の前記内部記憶手段中の優先度の低いライン
    に、前記共有記憶手段を用いて退避することを特徴とす
    る請求項１２記載の情報処理方法。
  14. 【請求項１４】 外部記憶手段に格納されている暗号デ
    ータに復号化処理を施すための情報処理プログラムを格
    納しているプログラム格納媒体であって、 複数のプロセッサの内の一からアクセス要求があった暗
    号データを外部記憶手段から読み出す読み出し工程と、 前記読み出し工程により読み出された暗号データを前記
    アクセス要求を出したプロセッサに対応する内部記憶手
    段に書き込む書き込み工程と、 前記プロセッサにより復号化された復号化データを当該
    内部記憶手段から退避する必要があるときに、当該退避
    する必要がある復号化データを、当該対応する内部記憶
    手段を除く他の内部記憶手段に退避する退避工程とを備
    える情報処理プログラムを格納していることを特徴とす
    るプログラム格納媒体。
  15. 【請求項１５】 外部記憶手段に格納されている暗号デ
    ータに復号化処理を施すための情報処理をマルチプロセ
    ッサに実行させるためのプログラムであって、 複数のプロセッサの内の一からアクセス要求があった暗
    号データを外部記憶手段から読み出す読み出し工程と、 前記読み出し工程により読み出された暗号データを前記
    アクセス要求を出したプロセッサに対応する内部記憶手
    段に書き込む書き込み工程と、 前記プロセッサにより復号化された復号化データを当該
    内部記憶手段から退避する必要があるときに、当該退避
    する必要がある復号化データを、当該対応する内部記憶
    手段を除く他の内部記憶手段に退避する退避工程とを備
    えることを特徴とするプログラム。
JP2001239688A 2001-08-07 2001-08-07 情報処理装置及び情報処理方法、プログラム格納媒体並びにプログラム Withdrawn JP2003050742A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001239688A JP2003050742A (ja) 2001-08-07 2001-08-07 情報処理装置及び情報処理方法、プログラム格納媒体並びにプログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001239688A JP2003050742A (ja) 2001-08-07 2001-08-07 情報処理装置及び情報処理方法、プログラム格納媒体並びにプログラム

Publications (1)

Publication Number Publication Date
JP2003050742A true JP2003050742A (ja) 2003-02-21

Family

ID=19070394

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001239688A Withdrawn JP2003050742A (ja) 2001-08-07 2001-08-07 情報処理装置及び情報処理方法、プログラム格納媒体並びにプログラム

Country Status (1)

Country Link
JP (1) JP2003050742A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008068797A1 (ja) * 2006-11-30 2008-06-12 Fujitsu Limited キャッシュシステム
JP2009064308A (ja) * 2007-09-07 2009-03-26 Fujitsu Ltd キャッシュシステム
JP2009528597A (ja) * 2006-02-24 2009-08-06 クゥアルコム・インコーポレイテッド バスのアドレスチャネル上における協調的書き込み
US8108563B2 (en) 2006-02-24 2012-01-31 Qualcomm Incorporated Auxiliary writes over address channel
JP2017027324A (ja) * 2015-07-22 2017-02-02 富士通株式会社 演算処理装置及び演算処理装置の制御方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8108563B2 (en) 2006-02-24 2012-01-31 Qualcomm Incorporated Auxiliary writes over address channel
US8675679B2 (en) 2006-02-24 2014-03-18 Qualcomm Incorporated Cooperative writes over the address channel of a bus
JP2009528597A (ja) * 2006-02-24 2009-08-06 クゥアルコム・インコーポレイテッド バスのアドレスチャネル上における協調的書き込み
US8521914B2 (en) 2006-02-24 2013-08-27 Qualcomm Incorporated Auxiliary writes over address channel
US8107492B2 (en) 2006-02-24 2012-01-31 Qualcomm Incorporated Cooperative writes over the address channel of a bus
GB2459047B (en) * 2006-11-30 2011-08-17 Fujitsu Ltd Cache system
WO2008068797A1 (ja) * 2006-11-30 2008-06-12 Fujitsu Limited キャッシュシステム
JP4448550B2 (ja) * 2006-11-30 2010-04-14 富士通株式会社 キャッシュシステム
JPWO2008068797A1 (ja) * 2006-11-30 2010-03-11 富士通株式会社 キャッシュシステム
US8392660B2 (en) 2006-11-30 2013-03-05 Fujitsu Limited Cache system including a plurality of processing units
GB2459047A (en) * 2006-11-30 2009-10-14 Fujitsu Ltd Cache system
JP2009064308A (ja) * 2007-09-07 2009-03-26 Fujitsu Ltd キャッシュシステム
JP2017027324A (ja) * 2015-07-22 2017-02-02 富士通株式会社 演算処理装置及び演算処理装置の制御方法

Similar Documents

Publication Publication Date Title
US7120755B2 (en) Transfer of cache lines on-chip between processing cores in a multi-core system
US5829032A (en) Multiprocessor system
CN101593161B (zh) 确保微处理器的快取存储器层级数据一致性的装置与方法
JP4447580B2 (ja) 分散共有メモリマルチプロセッサシステムのための分割疎ディレクトリ
US20110173393A1 (en) Cache memory, memory system, and control method therefor
US8918591B2 (en) Data processing system having selective invalidation of snoop requests and method therefor
JP2010191638A (ja) キャッシュ装置
US7089362B2 (en) Cache memory eviction policy for combining write transactions
JPH10154100A (ja) 情報処理システム及び装置及びその制御方法
JPWO2008155844A1 (ja) 情報処理装置およびキャッシュ制御方法
JPH11306081A (ja) キャッシュフラッシュ装置
JP3236287B2 (ja) マルチプロセッサシステム
KR20030024895A (ko) 캐시 코히어런트 멀티-프로세서 시스템에서 순서화된입출력 트랜잭션을 파이프라이닝하기 위한 방법 및 장치
JP4434534B2 (ja) プロセッサ・システム
US20070083718A1 (en) Cache memory and control method thereof
JP2004030527A (ja) 記憶制御装置、および記憶制御方法
JP2003050742A (ja) 情報処理装置及び情報処理方法、プログラム格納媒体並びにプログラム
US6839806B2 (en) Cache system with a cache tag memory and a cache tag buffer
US20230393988A1 (en) Arithmetic processing device and arithmetic processing method
US6678800B1 (en) Cache apparatus and control method having writable modified state
US7234028B2 (en) Power/performance optimized cache using memory write prevention through write snarfing
US20150067246A1 (en) Coherence processing employing black box duplicate tags
US6826654B2 (en) Cache invalidation bus for a highly scalable shared cache memory hierarchy
JP2005346582A (ja) システムｌｓｉ及び画像処理装置
US9454482B2 (en) Duplicate tag structure employing single-port tag RAM and dual-port state RAM

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20081007