JPH10154100A - 情報処理システム及び装置及びその制御方法 - Google Patents
情報処理システム及び装置及びその制御方法Info
- Publication number
- JPH10154100A JPH10154100A JP8313490A JP31349096A JPH10154100A JP H10154100 A JPH10154100 A JP H10154100A JP 8313490 A JP8313490 A JP 8313490A JP 31349096 A JP31349096 A JP 31349096A JP H10154100 A JPH10154100 A JP H10154100A
- Authority
- JP
- Japan
- Prior art keywords
- data block
- cache memory
- information processing
- state
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0813—Multiuser, multiprocessor or multiprocessing cache systems with a network or matrix configuration
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0815—Cache consistency protocols
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0815—Cache consistency protocols
- G06F12/0817—Cache consistency protocols using directory methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/25—Using a specific main memory architecture
- G06F2212/254—Distributed memory
- G06F2212/2542—Non-uniform memory access [NUMA] architecture
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】
【課題】キャッシュメモリが直接的に接続されないバス
によって複数のノードが接続されたシステムにおいて、
キャッシュメモリにキャッシングされたデータをメンテ
ナンスするための処理量を低減する。 【解決手段】複数のプロセッサとこれらの各々に付随す
るキャッシュメモリを含むノードを、バスを介して複数
個接続してなる情報処理システムにおいて、キャッシュ
メモリに格納された各データ・ブロックには、タグ情報
が付加される。タグ情報のｂｉｔ３、４には、当該デー
タ・ブロックが他のノードでキャッシュされていること
を示す情報（INTERNODE-SHARED）を含むステート情報が
保持される。キャッシュメモリ中のデータ・ブロックに
対してライトアクセスが発生した場合、当該データ・ブ
ロックに付加されたステート情報がINTERNODE-SHAREDで
あった場合に他のノードに対して当該データ・ブロック
の無効化を要求する。
によって複数のノードが接続されたシステムにおいて、
キャッシュメモリにキャッシングされたデータをメンテ
ナンスするための処理量を低減する。 【解決手段】複数のプロセッサとこれらの各々に付随す
るキャッシュメモリを含むノードを、バスを介して複数
個接続してなる情報処理システムにおいて、キャッシュ
メモリに格納された各データ・ブロックには、タグ情報
が付加される。タグ情報のｂｉｔ３、４には、当該デー
タ・ブロックが他のノードでキャッシュされていること
を示す情報（INTERNODE-SHARED）を含むステート情報が
保持される。キャッシュメモリ中のデータ・ブロックに
対してライトアクセスが発生した場合、当該データ・ブ
ロックに付加されたステート情報がINTERNODE-SHAREDで
あった場合に他のノードに対して当該データ・ブロック
の無効化を要求する。
Description
【０００１】
【発明の属する技術分野】本発明は、特にキャッシュ・
メモリ内に格納されるデータ・ブロックのコピーの状態
管理と一貫性保持に好適な情報処理システム及び装置及
びその制御方法に関するものである。
メモリ内に格納されるデータ・ブロックのコピーの状態
管理と一貫性保持に好適な情報処理システム及び装置及
びその制御方法に関するものである。
【０００２】
【従来の技術】計算機システムにおいては、プロセッサ
から発行される記憶装置に対するアクセス要求に対して
高速に応じることができるように、また相互結合網上の
通信トラフィックを減じるために、プロセッサにキャッ
シュ・メモリを付随させることが多い。プロセッサは、
自身に付随するキャッシュ・メモリ中に、記憶装置から
一定サイズのコードやデータ（以下ではこれらを「デー
タ・ブロック」と総称する）のコピーを順次ロードし、
それらを用いて処理を進めて行く。
から発行される記憶装置に対するアクセス要求に対して
高速に応じることができるように、また相互結合網上の
通信トラフィックを減じるために、プロセッサにキャッ
シュ・メモリを付随させることが多い。プロセッサは、
自身に付随するキャッシュ・メモリ中に、記憶装置から
一定サイズのコードやデータ（以下ではこれらを「デー
タ・ブロック」と総称する）のコピーを順次ロードし、
それらを用いて処理を進めて行く。
【０００３】また、並列計算機システムで複数のキャッ
シュ・メモリがシステム中に存在する場合は、データ・
ブロックの一貫性の保持が必要となる。これに対して
は、キャッシュ・メモリ内に存在するデータ・ブロック
のコピー各々に関して、その状態を管理しておき、アク
セスが発生した時には、そのデータ・ブロックのコピー
状態に応じた動作／処置を行うことによって、一貫性の
保持を行う方法が一般的である。データ・ブロックの状
態管理プロトコルのひとつにＭＥＳＩプロトコルがあ
る。
シュ・メモリがシステム中に存在する場合は、データ・
ブロックの一貫性の保持が必要となる。これに対して
は、キャッシュ・メモリ内に存在するデータ・ブロック
のコピー各々に関して、その状態を管理しておき、アク
セスが発生した時には、そのデータ・ブロックのコピー
状態に応じた動作／処置を行うことによって、一貫性の
保持を行う方法が一般的である。データ・ブロックの状
態管理プロトコルのひとつにＭＥＳＩプロトコルがあ
る。
【０００４】ＭＥＳＩプロトコルでは、データ・ブロッ
クのコピーが取り得る状態を、 ・Ｍ：ＭＯＤＩＦＩＥＤ（ＥＸＣＬＵＳＩＶＥ＿ＤＩＲ
ＴＹ状態：即ち、当該データ・ブロックが他のキャッシ
ュメモリと共有されていない占有状態で、原本のデータ
・ブロックと内容が異なっている状態）、 ・Ｅ：ＥＸＣＬＵＳＩＶＥ（ＥＸＣＬＵＳＩＶＥ＿ＣＬ
ＥＡＮ状態：即ち、当該データ・ブロックが占有状態
で、原本のデータ・ブロックと内容が一致している状
態）、 ・Ｓ：ＳＨＡＲＥＤ（ＳＨＡＲＥＤ＿ＣＬＥＡＮ状態：
即ち、当該データ・ブロックが複数のキャッシュメモリ
によって共有された共有状態となっており、原本のデー
タ・ブロックと内容が一致している状態）、 ・Ｉ：ＩＮＶＡＬＩＤ（無効状態）の４つに分類する。
クのコピーが取り得る状態を、 ・Ｍ：ＭＯＤＩＦＩＥＤ（ＥＸＣＬＵＳＩＶＥ＿ＤＩＲ
ＴＹ状態：即ち、当該データ・ブロックが他のキャッシ
ュメモリと共有されていない占有状態で、原本のデータ
・ブロックと内容が異なっている状態）、 ・Ｅ：ＥＸＣＬＵＳＩＶＥ（ＥＸＣＬＵＳＩＶＥ＿ＣＬ
ＥＡＮ状態：即ち、当該データ・ブロックが占有状態
で、原本のデータ・ブロックと内容が一致している状
態）、 ・Ｓ：ＳＨＡＲＥＤ（ＳＨＡＲＥＤ＿ＣＬＥＡＮ状態：
即ち、当該データ・ブロックが複数のキャッシュメモリ
によって共有された共有状態となっており、原本のデー
タ・ブロックと内容が一致している状態）、 ・Ｉ：ＩＮＶＡＬＩＤ（無効状態）の４つに分類する。
【０００５】例えば、Ｓ状態のデータ・ブロックのコピ
ーに対してライト・ヒットした場合には、他のキャッシ
ュ・メモリ内に存在する当該データ・ブロックのコピー
の無効化を行ってからライトを行う。この結果、当該デ
ータ・ブロックはＭ状態へ移行することになる。また、
Ｍ状態のデータ・ブロックのコピーに対するリード・ア
クセスが相互結合網上に発行された場合には、当該デー
タ・ブロックのコピーによりアクセス・サービスを行う
等の動作を行うことにより、データ・ブロックの一貫性
を保持する。
ーに対してライト・ヒットした場合には、他のキャッシ
ュ・メモリ内に存在する当該データ・ブロックのコピー
の無効化を行ってからライトを行う。この結果、当該デ
ータ・ブロックはＭ状態へ移行することになる。また、
Ｍ状態のデータ・ブロックのコピーに対するリード・ア
クセスが相互結合網上に発行された場合には、当該デー
タ・ブロックのコピーによりアクセス・サービスを行う
等の動作を行うことにより、データ・ブロックの一貫性
を保持する。
【０００６】一方、並列計算機システムの１つの構成方
式として、クラスタ型並列計算機システムがある。これ
は、１つ以上のプロセッサ、各々プロセッサに付随した
キャッシュ・メモリ、記憶装置等を第１の結合網によっ
て相互に接続したものをノードとし、複数のノードを第
２の結合網によって相互に接続した形態を採るものであ
る。クラスタ型並列計算機システムでは、分散共有メモ
リと呼ぶメモリ形態を採ることが多い。これは、各ノー
ドに存在する記憶装置の一部或いは全てがシステム全体
で論理的に１つの主記憶とみなされるものである。即
ち、任意のノードのプロセッサは任意のノードの記憶装
置内のデータ・ブロックをダイレクトにアクセスするこ
とが可能であり、任意のノードのプロセッサに付随する
各々のキャッシュ・メモリは任意のノードの記憶装置内
のデータ・ブロックのコピーを格納することができる。
式として、クラスタ型並列計算機システムがある。これ
は、１つ以上のプロセッサ、各々プロセッサに付随した
キャッシュ・メモリ、記憶装置等を第１の結合網によっ
て相互に接続したものをノードとし、複数のノードを第
２の結合網によって相互に接続した形態を採るものであ
る。クラスタ型並列計算機システムでは、分散共有メモ
リと呼ぶメモリ形態を採ることが多い。これは、各ノー
ドに存在する記憶装置の一部或いは全てがシステム全体
で論理的に１つの主記憶とみなされるものである。即
ち、任意のノードのプロセッサは任意のノードの記憶装
置内のデータ・ブロックをダイレクトにアクセスするこ
とが可能であり、任意のノードのプロセッサに付随する
各々のキャッシュ・メモリは任意のノードの記憶装置内
のデータ・ブロックのコピーを格納することができる。
【０００７】また、クラスタ型並列計算機システムのよ
うに、キャッシュ・メモリが直接接続されない第２の結
合網のようなものを有するシステム、即ち任意のキャッ
シュ・メモリが相互結合網上に発行される全てのトラン
ザクションを監視することが不可能なシステムの場合、
キャッシュの一貫性保持はディレクトリ方式に基づいて
行われるのが一般的である。ディレクトリ方式は、ディ
レクトリと呼ばれる記憶媒体を設け、これに一定サイズ
のメモリ・ブロック毎のキャッシング情報を格納／管理
しておき、一貫性保持が必要となるようなトランザクシ
ョンが発行された場合に、当該メモリ・ブロックをキャ
ッシングしているキャッシュ・メモリにそれを通知する
ことで、キャッシュの一貫性保持を図る方式である。
うに、キャッシュ・メモリが直接接続されない第２の結
合網のようなものを有するシステム、即ち任意のキャッ
シュ・メモリが相互結合網上に発行される全てのトラン
ザクションを監視することが不可能なシステムの場合、
キャッシュの一貫性保持はディレクトリ方式に基づいて
行われるのが一般的である。ディレクトリ方式は、ディ
レクトリと呼ばれる記憶媒体を設け、これに一定サイズ
のメモリ・ブロック毎のキャッシング情報を格納／管理
しておき、一貫性保持が必要となるようなトランザクシ
ョンが発行された場合に、当該メモリ・ブロックをキャ
ッシングしているキャッシュ・メモリにそれを通知する
ことで、キャッシュの一貫性保持を図る方式である。
【０００８】
【発明が解決しようとする課題】クラスタ型並列計算機
システムのキャッシュ・メモリの場合も、格納されるデ
ータ・ブロックのコピーには、従来通り、専有状態にな
るものと共有状態にあるものとにまず分類できる。しか
しながら、クラスタ型並列計算機システムにおけるデー
タ・ブロックのコピー状態は従来のものとは異なり、Ｓ
ＨＡＲＥＤの状態（共有状態）が更に、 ・自ノード中の他キャッシュ・メモリとの共有状態にあ
るもの、 ・他ノード中のキャッシュ・メモリとの共通状態にある
もの、 ・自ノード中の他キャッシュ・メモリ及び他ノード中の
キャッシュ・メモリと共有状態にあるものに分類可能で
ある。
システムのキャッシュ・メモリの場合も、格納されるデ
ータ・ブロックのコピーには、従来通り、専有状態にな
るものと共有状態にあるものとにまず分類できる。しか
しながら、クラスタ型並列計算機システムにおけるデー
タ・ブロックのコピー状態は従来のものとは異なり、Ｓ
ＨＡＲＥＤの状態（共有状態）が更に、 ・自ノード中の他キャッシュ・メモリとの共有状態にあ
るもの、 ・他ノード中のキャッシュ・メモリとの共通状態にある
もの、 ・自ノード中の他キャッシュ・メモリ及び他ノード中の
キャッシュ・メモリと共有状態にあるものに分類可能で
ある。
【０００９】このように、クラスタ型並列計算機システ
ムにおいては、共有状態が更に細かく分類され、夫々の
状態において一貫性保持時のコストも異なる。このた
め、従来の方式のキャッシュ・メモリ管理機構を適用し
た場合、システム性能の低下を招く可能性がある。
ムにおいては、共有状態が更に細かく分類され、夫々の
状態において一貫性保持時のコストも異なる。このた
め、従来の方式のキャッシュ・メモリ管理機構を適用し
た場合、システム性能の低下を招く可能性がある。
【００１０】例えば、従来の方式のキャッシュ・メモリ
を使用した場合、共有状態は上記した３つの場合のいず
れにも係わらず、ＳＨＡＲＥＤという１つの状態で管理
されることになる。
を使用した場合、共有状態は上記した３つの場合のいず
れにも係わらず、ＳＨＡＲＥＤという１つの状態で管理
されることになる。
【００１１】ここで、従来のキャッシュ・メモリにおけ
る、ＳＨＡＲＥＤ状態のデータ・ブロックのコピーに対
するライト・ヒット時の動作は、（１）無効化トランザ
クションを第１の結合網上に発行する、（２）トランザ
クション対象データ・ブロックに対応するディレクトリ
・エントリの存在するノードへ、無効化トランザクショ
ンを転送する、（３）ディレクトリ・エントリをチェッ
クし、当該データ・ブロックのコピーをキャッシングし
ているノードへ、無効化トランザクションを転送する、
（４）各ノードにおいて、第１の結合網上へ無効化トラ
ンザクションを発行する、（５）当該ディレクトリ・エ
ントリの存在するノードへ、無効化トランザクションが
完了したことを示すアクノリッジを返送する、（６）全
てのアクノリッジが返送された後、無効化トランザクシ
ョンを発行したノードへ、無効化トランザクションが完
了したことを通知する、（７）無効化トランザクション
を発行したキャッシュ・メモリへ、無効化トランザクシ
ョンが完了したことを通知し、無効化トランザクション
がターミネートされる、となる。
る、ＳＨＡＲＥＤ状態のデータ・ブロックのコピーに対
するライト・ヒット時の動作は、（１）無効化トランザ
クションを第１の結合網上に発行する、（２）トランザ
クション対象データ・ブロックに対応するディレクトリ
・エントリの存在するノードへ、無効化トランザクショ
ンを転送する、（３）ディレクトリ・エントリをチェッ
クし、当該データ・ブロックのコピーをキャッシングし
ているノードへ、無効化トランザクションを転送する、
（４）各ノードにおいて、第１の結合網上へ無効化トラ
ンザクションを発行する、（５）当該ディレクトリ・エ
ントリの存在するノードへ、無効化トランザクションが
完了したことを示すアクノリッジを返送する、（６）全
てのアクノリッジが返送された後、無効化トランザクシ
ョンを発行したノードへ、無効化トランザクションが完
了したことを通知する、（７）無効化トランザクション
を発行したキャッシュ・メモリへ、無効化トランザクシ
ョンが完了したことを通知し、無効化トランザクション
がターミネートされる、となる。
【００１２】これらは他ノード中のキャッシュ・メモリ
との間でデータ・ブロックが共有状態にある場合には全
て必要となる処理であるが、自ノード中の他キャッシュ
・メモリとの間でのみ共有状態にある場合には、（１）
無効化トランザクションを第１の結合網上に発行する、
（２）無効化トランザクションがターミネートされる、
の２ステップのみが必要な動作である。
との間でデータ・ブロックが共有状態にある場合には全
て必要となる処理であるが、自ノード中の他キャッシュ
・メモリとの間でのみ共有状態にある場合には、（１）
無効化トランザクションを第１の結合網上に発行する、
（２）無効化トランザクションがターミネートされる、
の２ステップのみが必要な動作である。
【００１３】このように、クラスタ型並列計算機システ
ムに従来のキャッシュ・メモリを用いた場合、不要な処
理が発生することになり、システム性能の不必要な低下
を招いている。
ムに従来のキャッシュ・メモリを用いた場合、不要な処
理が発生することになり、システム性能の不必要な低下
を招いている。
【００１４】本発明は上記の問題に鑑みてなされたもの
であり、キャッシュメモリが直接的に接続されないバス
によって複数のノードが接続されたシステムにおいて、
キャッシュメモリにキャッシングされたデータをメンテ
ナンスするための処理量を低減する情報処理システム及
び装置及びその制御方法を提供することを目的とする。
であり、キャッシュメモリが直接的に接続されないバス
によって複数のノードが接続されたシステムにおいて、
キャッシュメモリにキャッシングされたデータをメンテ
ナンスするための処理量を低減する情報処理システム及
び装置及びその制御方法を提供することを目的とする。
【００１５】
【発明が解決しようとする課題】上記の目的を達成する
ための本発明の情報処理システムは、複数のプロセッサ
と各プロセッサに付随するキャッシュメモリを含んで構
成されるノードを、結合網を介して複数個接続してなる
情報処理システムであって、キャッシュメモリに格納さ
れたデータ・ブロックの各々について、他のノードでキ
ャッシュされているか否かを示す情報を含むステート情
報を付加する付加手段と、前記キャッシュメモリにキャ
ッシュされているデータ・ブロックに対してアクセスが
発生した場合、当該アクセスの内容と当該データ・ブロ
ックに付加されたステート情報とに基づいて他のノード
への処理指示を行う指示手段と、前記指示手段によって
なされた処理指示に基づいて、前記データ・ブロックに
対する処理を実行する実行手段とを備える。
ための本発明の情報処理システムは、複数のプロセッサ
と各プロセッサに付随するキャッシュメモリを含んで構
成されるノードを、結合網を介して複数個接続してなる
情報処理システムであって、キャッシュメモリに格納さ
れたデータ・ブロックの各々について、他のノードでキ
ャッシュされているか否かを示す情報を含むステート情
報を付加する付加手段と、前記キャッシュメモリにキャ
ッシュされているデータ・ブロックに対してアクセスが
発生した場合、当該アクセスの内容と当該データ・ブロ
ックに付加されたステート情報とに基づいて他のノード
への処理指示を行う指示手段と、前記指示手段によって
なされた処理指示に基づいて、前記データ・ブロックに
対する処理を実行する実行手段とを備える。
【００１６】また、好ましくは、前記指示手段と前記実
行手段は、前記キャッシュメモリにキャッシングしてい
るデータ・ブロックの、複数のキャッシュメモリ間にお
ける一貫性保持を実現する。
行手段は、前記キャッシュメモリにキャッシングしてい
るデータ・ブロックの、複数のキャッシュメモリ間にお
ける一貫性保持を実現する。
【００１７】また、好ましくは、前記指示手段は、前記
キャッシュメモリにキャッシングされているデータ・ブ
ロックに対して書き込みが発生した場合、該データ・ブ
ロックに付加されたステート情報が、当該データ・ブロ
ックが他ノードのキャッシュメモリにキャッシングされ
ていることを示す場合に、当該データ・ブロックに関し
て他ノードへ無効化を指示する。データ無効化の手続に
おいて、不要なアクセスを防止できる。
キャッシュメモリにキャッシングされているデータ・ブ
ロックに対して書き込みが発生した場合、該データ・ブ
ロックに付加されたステート情報が、当該データ・ブロ
ックが他ノードのキャッシュメモリにキャッシングされ
ていることを示す場合に、当該データ・ブロックに関し
て他ノードへ無効化を指示する。データ無効化の手続に
おいて、不要なアクセスを防止できる。
【００１８】また、好ましくは、前記一貫性保持のため
の処理は、ノード内ではスヌープ方式を用いて、ノード
間ではディレクトリ方式を用いて実現される。
の処理は、ノード内ではスヌープ方式を用いて、ノード
間ではディレクトリ方式を用いて実現される。
【００１９】また、好ましくは、前記付加手段は、プロ
セッサからキャッシュメモリへのアクセスに対してキャ
ッシュミスが発生した場合、に対象となるデータ・ブロ
ックを獲得する獲得手段と、前記データ・ブロックのキ
ャッシング状況を検出する検出手段と、前記検出手段で
検出されたキャッシング状況より前記ステート情報を生
成する生成手段とを備える。
セッサからキャッシュメモリへのアクセスに対してキャ
ッシュミスが発生した場合、に対象となるデータ・ブロ
ックを獲得する獲得手段と、前記データ・ブロックのキ
ャッシング状況を検出する検出手段と、前記検出手段で
検出されたキャッシング状況より前記ステート情報を生
成する生成手段とを備える。
【００２０】また、好ましくは、前記ステート情報は、
対応するデータ・ブロックが無効状態であるか、原本と
同じ内容で占有状態であるか、原本と異なる内容で占有
状態であるか、複数のノード間で共有したキャッシング
状態であるか、自ノード内のみで共有したキャッシング
状態であるかのいずれかを示す。
対応するデータ・ブロックが無効状態であるか、原本と
同じ内容で占有状態であるか、原本と異なる内容で占有
状態であるか、複数のノード間で共有したキャッシング
状態であるか、自ノード内のみで共有したキャッシング
状態であるかのいずれかを示す。
【００２１】また、好ましくは、キャッシュメモリに格
納したデータ・ブロックについて、他のキャッシュメモ
リへのキャッシングが発生した場合に、当該キャッシン
グが他のノードで発生したか、自ノードで発生したかを
判定する判定手段と、前記判定手段による判定の結果に
基づいて、前記ステート情報を更新する更新手段とを更
に備える。
納したデータ・ブロックについて、他のキャッシュメモ
リへのキャッシングが発生した場合に、当該キャッシン
グが他のノードで発生したか、自ノードで発生したかを
判定する判定手段と、前記判定手段による判定の結果に
基づいて、前記ステート情報を更新する更新手段とを更
に備える。
【００２２】また、好ましくは、前記更新手段は、前記
ステート情報が原本と同じ内容で占有状態を示すとき
に、当該データブロックが自ノード内の他のキャッシュ
メモリにキャッシングされた場合に該ステート情報を自
ノード内のみで共有したキャッシング状態を示す情報に
更新し、当該データ・ブロックが他のノードにおいてキ
ャッシングされたことを検出すると該ステート情報を複
数のノード間で共有したキャッシング状態を示す情報に
更新する。
ステート情報が原本と同じ内容で占有状態を示すとき
に、当該データブロックが自ノード内の他のキャッシュ
メモリにキャッシングされた場合に該ステート情報を自
ノード内のみで共有したキャッシング状態を示す情報に
更新し、当該データ・ブロックが他のノードにおいてキ
ャッシングされたことを検出すると該ステート情報を複
数のノード間で共有したキャッシング状態を示す情報に
更新する。
【００２３】また、上記の目的を達成するための本発明
の情報処理装置は以下の構成を備える。即ち、複数のプ
ロセッサと各プロセッサに付随するキャッシュメモリを
含み、外部の情報処理装置とメモリ空間を共有する情報
処理装置であって、キャッシュメモリに格納されたデー
タ・ブロックの各々について、他のノードでキャッシュ
されているか否かを示す情報を含むステート情報を付加
する付加手段と、前記キャッシュメモリにキャッシュさ
れているデータ・ブロックに対してアクセスが発生した
場合、当該アクセスの内容と当該データ・ブロックに付
加されたステート情報とに基づいて他のノードへの処理
指示を行う指示手段とを備える。
の情報処理装置は以下の構成を備える。即ち、複数のプ
ロセッサと各プロセッサに付随するキャッシュメモリを
含み、外部の情報処理装置とメモリ空間を共有する情報
処理装置であって、キャッシュメモリに格納されたデー
タ・ブロックの各々について、他のノードでキャッシュ
されているか否かを示す情報を含むステート情報を付加
する付加手段と、前記キャッシュメモリにキャッシュさ
れているデータ・ブロックに対してアクセスが発生した
場合、当該アクセスの内容と当該データ・ブロックに付
加されたステート情報とに基づいて他のノードへの処理
指示を行う指示手段とを備える。
【００２４】また、上記の目的を達成する本発明の情報
処理システムの制御方法は、複数のプロセッサと各プロ
セッサに付随するキャッシュメモリを含んで構成される
ノードを、結合網を介して複数個接続してなる情報処理
システムの制御方法であって、キャッシュメモリに格納
されたデータ・ブロックの各々について、他のノードで
キャッシュされているか否かを示す情報を含むステート
情報を付加する付加工程と、前記キャッシュメモリにキ
ャッシュされているデータ・ブロックに対してアクセス
が発生した場合、当該アクセスの内容と当該データ・ブ
ロックに付加されたステート情報とに基づいて他のノー
ドへの処理指示を行う指示工程と、前記指示工程によっ
てなされた処理指示に基づいて、前記データ・ブロック
に対する処理を実行する実行工程とを備える。
処理システムの制御方法は、複数のプロセッサと各プロ
セッサに付随するキャッシュメモリを含んで構成される
ノードを、結合網を介して複数個接続してなる情報処理
システムの制御方法であって、キャッシュメモリに格納
されたデータ・ブロックの各々について、他のノードで
キャッシュされているか否かを示す情報を含むステート
情報を付加する付加工程と、前記キャッシュメモリにキ
ャッシュされているデータ・ブロックに対してアクセス
が発生した場合、当該アクセスの内容と当該データ・ブ
ロックに付加されたステート情報とに基づいて他のノー
ドへの処理指示を行う指示工程と、前記指示工程によっ
てなされた処理指示に基づいて、前記データ・ブロック
に対する処理を実行する実行工程とを備える。
【００２５】また、上記の目的を達成するための本発明
の情報処理装置の制御方法は、複数のプロセッサと各プ
ロセッサに付随するキャッシュメモリを含み、外部の情
報処理装置とメモリ空間を共有する情報処理装置の制御
方法であって、キャッシュメモリに格納されたデータ・
ブロックの各々について、他のノードでキャッシュされ
ているか否かを示す情報を含むステート情報を付加する
付加工程と、前記キャッシュメモリにキャッシュされて
いるデータ・ブロックに対してアクセスが発生した場
合、当該アクセスの内容と当該データ・ブロックに付加
されたステート情報とに基づいて他のノードへの処理指
示を行う指示工程とを備える。
の情報処理装置の制御方法は、複数のプロセッサと各プ
ロセッサに付随するキャッシュメモリを含み、外部の情
報処理装置とメモリ空間を共有する情報処理装置の制御
方法であって、キャッシュメモリに格納されたデータ・
ブロックの各々について、他のノードでキャッシュされ
ているか否かを示す情報を含むステート情報を付加する
付加工程と、前記キャッシュメモリにキャッシュされて
いるデータ・ブロックに対してアクセスが発生した場
合、当該アクセスの内容と当該データ・ブロックに付加
されたステート情報とに基づいて他のノードへの処理指
示を行う指示工程とを備える。
【００２６】
【発明の実施の形態】以下、添付の図面を参照して本発
明の好適な実施形態を説明する。
明の好適な実施形態を説明する。
【００２７】図１は、本実施形態の情報処理システムの
構成を示すブロック図である。１はシステム・バス・ア
ービタであり、システム・バス２における各種信号のタ
イミングを調停制御する。２はシステムバスであり、ノ
ードｐ，ノードｑ，ノードｒ及びノードｓは同一構成の
ノードである。本実施形態の情報処理システムは、ノー
ドｐ，ノードｑ，ノードｒ及びノードｓの４つのノード
がシステム・バス２を介して相互に接続された構成を採
る、クラスタ型並列計算機システムである。但し、これ
ら本実施形態におけるシステムの構成は、本発明を限定
するものではない。
構成を示すブロック図である。１はシステム・バス・ア
ービタであり、システム・バス２における各種信号のタ
イミングを調停制御する。２はシステムバスであり、ノ
ードｐ，ノードｑ，ノードｒ及びノードｓは同一構成の
ノードである。本実施形態の情報処理システムは、ノー
ドｐ，ノードｑ，ノードｒ及びノードｓの４つのノード
がシステム・バス２を介して相互に接続された構成を採
る、クラスタ型並列計算機システムである。但し、これ
ら本実施形態におけるシステムの構成は、本発明を限定
するものではない。
【００２８】ノードｐにおいて、１０，１１はプロセッ
サであり、各々１２，１３のキャッシュ・メモリと接続
される。キャッシュ・メモリ１２，１３とバス・ブリッ
ジ１４は、ノード内バス１５によって相互に接続され
る。バス・ブリッジ１４は、上位のバスであるシステム
・バス２とノード内バス１５との間のブリッジ機能を有
するものである。バス・ブリッジ１４は、更に、ノード
内バス１５の調停制御、記憶装置１６の制御を行うとと
もに、ディレクトリ１７を用いてキャッシング情報を保
持／管理し、キャッシュの一貫性保持動作を執り行う機
能を有するものである。同様にノードｑ，ノードｒ及び
ノードｓにおいて、２０，２１，３０，３１，４０，４
１はプロセッサ、２２，２３，３２，３３，４２，４３
はキャッシュ・メモリ、２４，３４，４４はバス・ブリ
ッジ、２５，３５，４５はノード内バス、２６，３６，
４６は記憶装置、２７，３７，４７はディレクトリであ
る。
サであり、各々１２，１３のキャッシュ・メモリと接続
される。キャッシュ・メモリ１２，１３とバス・ブリッ
ジ１４は、ノード内バス１５によって相互に接続され
る。バス・ブリッジ１４は、上位のバスであるシステム
・バス２とノード内バス１５との間のブリッジ機能を有
するものである。バス・ブリッジ１４は、更に、ノード
内バス１５の調停制御、記憶装置１６の制御を行うとと
もに、ディレクトリ１７を用いてキャッシング情報を保
持／管理し、キャッシュの一貫性保持動作を執り行う機
能を有するものである。同様にノードｑ，ノードｒ及び
ノードｓにおいて、２０，２１，３０，３１，４０，４
１はプロセッサ、２２，２３，３２，３３，４２，４３
はキャッシュ・メモリ、２４，３４，４４はバス・ブリ
ッジ、２５，３５，４５はノード内バス、２６，３６，
４６は記憶装置、２７，３７，４７はディレクトリであ
る。
【００２９】図２は、本実施形態の情報処理システムの
アドレス・マップを示す図である。同図に示されるよう
に、０ｘ００００００００から０ｘ０７ｆｆｆｆｆｆま
でがノードｐの記憶装置１６に、０ｘ０８００００００
から０ｘ０ｆｆｆｆｆｆｆまでがノードｑの記憶装置２
６に、０ｘ１０００００００から０ｘ１７ｆｆｆｆｆｆ
までがノードｒの記憶装置３６に、０ｘ１８０００００
０から０ｘ１ｆｆｆｆｆｆｆまでがノードｓの記憶装置
４６に、各々１２８ＭＢずつマップされる。０ｘ２００
０００００から０ｘｆｆｆｆｆｆｆｆまでは予約領域で
ある。尚、このアドレス・マップは、本発明を限定する
ものではない。
アドレス・マップを示す図である。同図に示されるよう
に、０ｘ００００００００から０ｘ０７ｆｆｆｆｆｆま
でがノードｐの記憶装置１６に、０ｘ０８００００００
から０ｘ０ｆｆｆｆｆｆｆまでがノードｑの記憶装置２
６に、０ｘ１０００００００から０ｘ１７ｆｆｆｆｆｆ
までがノードｒの記憶装置３６に、０ｘ１８０００００
０から０ｘ１ｆｆｆｆｆｆｆまでがノードｓの記憶装置
４６に、各々１２８ＭＢずつマップされる。０ｘ２００
０００００から０ｘｆｆｆｆｆｆｆｆまでは予約領域で
ある。尚、このアドレス・マップは、本発明を限定する
ものではない。
【００３０】図３は、本実施形態のシステム中のキャッ
シュ・メモリ（１２，１３，２２，３２，３３，４２，
４３）の構成を示すブロック図である。４ウェイ・セッ
ト・アソシアティブ方式、セット数４０９６、ブロック
・サイズ１６Ｂ、容量２５６ｋＢのキャッシュ・メモリ
である。尚、キャッシュの構成、サイズ等は、本発明を
限定するものではない。
シュ・メモリ（１２，１３，２２，３２，３３，４２，
４３）の構成を示すブロック図である。４ウェイ・セッ
ト・アソシアティブ方式、セット数４０９６、ブロック
・サイズ１６Ｂ、容量２５６ｋＢのキャッシュ・メモリ
である。尚、キャッシュの構成、サイズ等は、本発明を
限定するものではない。
【００３１】１００はキャッシュ・コントローラであ
り、付随しているプロセッサ（１０，１１，２０，２
１，３０，３１，４０，４１）及びノード内バス（１
５，２５，３５，４５）の制御信号線と接続する。１０
１，１０８，１１５，１２２はタグ情報を格納するＲＡ
Ｍであり、１０２，１０３，１０４，１０５，１０９，
１１０，１１１，１１２，１１６，１１７，１１８，１
１９，１２３，１２４，１２５，１２６はデータを格納
するＲＡＭである。１０６，１１３，１２０，１２７は
比較器、１０７，１１４，１２１，１２８，１２９，１
３０，１３１，１３２，１３３，１３４，１３５は３ス
テート制御可能なバッファである。
り、付随しているプロセッサ（１０，１１，２０，２
１，３０，３１，４０，４１）及びノード内バス（１
５，２５，３５，４５）の制御信号線と接続する。１０
１，１０８，１１５，１２２はタグ情報を格納するＲＡ
Ｍであり、１０２，１０３，１０４，１０５，１０９，
１１０，１１１，１１２，１１６，１１７，１１８，１
１９，１２３，１２４，１２５，１２６はデータを格納
するＲＡＭである。１０６，１１３，１２０，１２７は
比較器、１０７，１１４，１２１，１２８，１２９，１
３０，１３１，１３２，１３３，１３４，１３５は３ス
テート制御可能なバッファである。
【００３２】図３に示すように、キャッシュ・メモリは
様々な信号線によって、キャッシュ・メモリの外部（プ
ロセッサ及びノード内バス）と接続されている。
様々な信号線によって、キャッシュ・メモリの外部（プ
ロセッサ及びノード内バス）と接続されている。
【００３３】プロセッサとの接続は、アクセスを開始し
たことを示すＰ＿ＳＴＡＲＴ*、リード、ライトの種別
やアクセスサイズ等のアクセス属性を示すＰ＿ＴＹＰＥ
０−１、Ｐ＿ＳＩＺ０−１、アクセスのターミネート信
号であるＰ＿ＡＣＫ*、Ｐ＿ＮＡＣＫ*、アドレス信号Ｐ
＿Ａ０−３１、及びデータ信号Ｐ＿Ｄ０−３１によりな
される。
たことを示すＰ＿ＳＴＡＲＴ*、リード、ライトの種別
やアクセスサイズ等のアクセス属性を示すＰ＿ＴＹＰＥ
０−１、Ｐ＿ＳＩＺ０−１、アクセスのターミネート信
号であるＰ＿ＡＣＫ*、Ｐ＿ＮＡＣＫ*、アドレス信号Ｐ
＿Ａ０−３１、及びデータ信号Ｐ＿Ｄ０−３１によりな
される。
【００３４】また、ノード内バスとの接続は、ノード内
バスの調整制御用の信号であるＢ＿ＲＥＱ*、Ｂ＿ＧＲ
ＡＮＴ*、バス・ブリッジ（１４，２４，３４，４４）
がノード内バス（１５，２５，３５，４５）にトランザ
クションを発行中にアサートされるＢＢ＿ＵＳＥ*、ア
クセスを開始したことを示すＳＴＡＲＴ*、アクセス属
性を示すＴＹＰＥ０−１、ＳＩＺ０−１、アクセスのタ
ーミネート信号であるＡＣＫ*、ＮＡＣＫ*、アドレス信
号Ａ０−３１、データ信号Ｄ０−３１でなされる。更
に、キャッシュ・コントローラ１００とノード内バスと
の接続には、本実施形態に特有の信号線である、Ｌ＿Ｓ
ＨＤ*、Ｒ＿ＳＨＤ*、ＣＫ＿ＩＮＨＩＢＩＴ*が存在す
る。
バスの調整制御用の信号であるＢ＿ＲＥＱ*、Ｂ＿ＧＲ
ＡＮＴ*、バス・ブリッジ（１４，２４，３４，４４）
がノード内バス（１５，２５，３５，４５）にトランザ
クションを発行中にアサートされるＢＢ＿ＵＳＥ*、ア
クセスを開始したことを示すＳＴＡＲＴ*、アクセス属
性を示すＴＹＰＥ０−１、ＳＩＺ０−１、アクセスのタ
ーミネート信号であるＡＣＫ*、ＮＡＣＫ*、アドレス信
号Ａ０−３１、データ信号Ｄ０−３１でなされる。更
に、キャッシュ・コントローラ１００とノード内バスと
の接続には、本実施形態に特有の信号線である、Ｌ＿Ｓ
ＨＤ*、Ｒ＿ＳＨＤ*、ＣＫ＿ＩＮＨＩＢＩＴ*が存在す
る。
【００３５】また、キャッシュ・メモリ内部の信号線
は、タグＲＡＭのchip select信号であるＴＣＳ*０−３
（番号はウェイ番号を示す）、タグＲＡＭのwrite enab
le信号であるＴＷＥ*０−３（番号はウェイ番号を示
す）、タグＲＡＭへの書込み時にバッファの３ステート
制御を行うＴＡＧＷ*０−３（番号はウェイ番号を示
す）、プロセッサ側のアドレス信号のバッファの３ステ
ート制御を行うＰＡＥＮ*、ノード内バス側のアドレス
信号のバッファの３ステート制御を行うＢＡＩＮＥＮ
*、ＢＡＯＵＴＥＮ*、タグＲＡＭ内に格納される状態情
報であるＳＴＡＴＵＳ０−３、キャッシュ・アクセス時
のアドレス比較結果であるＭＡＴＣＨ*０−３（番号は
ウェイ番号を示す）、データＲＡＭのchip select信号
であるＤＣＳ*００−０３／１０−１３／２０−２３／
３０−３３（番号ｉｊは、ｉがウェイ番号を、ｊがＰ＿
Ａ２８−２９／Ａ２８−２９の２ビットの値を１０進化
したもの（例えば、２８ビット、２９ビットが１０なら
ば「２」）を示す）、データＲＡＭのwrite enable信号
であるＤＷＥ*００−０３／１０−１３／２０−２３／
３０−３３（番号ｉｊはｉがウェイ番号を、ｊがＰ＿Ａ
２８−２９／Ａ２８−２９の値を１０進化したものを示
す）、プロセッサ側のデータ信号の３ステート制御を行
うＰＤＩＮＥＮ*、ＰＤＯＵＴＥＮ*、ノード内バス側の
データ信号の３ステート制御を行うＢＤＩＮＥＮ*、Ｂ
ＤＯＵＴＥＮ*がある。
は、タグＲＡＭのchip select信号であるＴＣＳ*０−３
（番号はウェイ番号を示す）、タグＲＡＭのwrite enab
le信号であるＴＷＥ*０−３（番号はウェイ番号を示
す）、タグＲＡＭへの書込み時にバッファの３ステート
制御を行うＴＡＧＷ*０−３（番号はウェイ番号を示
す）、プロセッサ側のアドレス信号のバッファの３ステ
ート制御を行うＰＡＥＮ*、ノード内バス側のアドレス
信号のバッファの３ステート制御を行うＢＡＩＮＥＮ
*、ＢＡＯＵＴＥＮ*、タグＲＡＭ内に格納される状態情
報であるＳＴＡＴＵＳ０−３、キャッシュ・アクセス時
のアドレス比較結果であるＭＡＴＣＨ*０−３（番号は
ウェイ番号を示す）、データＲＡＭのchip select信号
であるＤＣＳ*００−０３／１０−１３／２０−２３／
３０−３３（番号ｉｊは、ｉがウェイ番号を、ｊがＰ＿
Ａ２８−２９／Ａ２８−２９の２ビットの値を１０進化
したもの（例えば、２８ビット、２９ビットが１０なら
ば「２」）を示す）、データＲＡＭのwrite enable信号
であるＤＷＥ*００−０３／１０−１３／２０−２３／
３０−３３（番号ｉｊはｉがウェイ番号を、ｊがＰ＿Ａ
２８−２９／Ａ２８−２９の値を１０進化したものを示
す）、プロセッサ側のデータ信号の３ステート制御を行
うＰＤＩＮＥＮ*、ＰＤＯＵＴＥＮ*、ノード内バス側の
データ信号の３ステート制御を行うＢＤＩＮＥＮ*、Ｂ
ＤＯＵＴＥＮ*がある。
【００３６】図４は、本システムにおけるバス・ブリッ
ジ（１４，２４，３４，４４）の構成を示すブロック図
である。２００はノード内バス・インターフェース、２
０１はシステム・バス・インターフェース、２０２は制
御論理、２０３，２０４，２０５，２０６，２０７，２
０８，２０９，２１０，２１１，２１２，２１３，２１
４，２１５，２１６，２１７，２１８は３ステート制御
可能なバッファである。以上のような構成を有するバス
・ブリッジの機能は、以下の動作説明において明らかと
なる。
ジ（１４，２４，３４，４４）の構成を示すブロック図
である。２００はノード内バス・インターフェース、２
０１はシステム・バス・インターフェース、２０２は制
御論理、２０３，２０４，２０５，２０６，２０７，２
０８，２０９，２１０，２１１，２１２，２１３，２１
４，２１５，２１６，２１７，２１８は３ステート制御
可能なバッファである。以上のような構成を有するバス
・ブリッジの機能は、以下の動作説明において明らかと
なる。
【００３７】以下、本実施形態の情報処理システムの動
作を述べ、特徴を示す。なお、動作の説明においては、
ノードｐを主体として説明するが、他のノードにおいて
も同様の状況においては同一の動作が行われる。
作を述べ、特徴を示す。なお、動作の説明においては、
ノードｐを主体として説明するが、他のノードにおいて
も同様の状況においては同一の動作が行われる。
【００３８】図５は本実施形態におけるキャッシュ・メ
モリ内のデータ・ブロックの状態遷移を示す図である。
本システムにおいてキャッシュ・メモリ内に格納される
データ・ブロックのコピーの状態は、図５に示すように
遷移する。状態としては、 ・ＩＮＶＡＬＩＤ（無効な状態）、 ・ＥＸＣＬＵＳＩＶＥ（専有状態で、記憶装置中のデー
タ・ブロック原本と内容の違いが無い状態）、 ・ＤＩＲＴＹ（専有状態で、記憶装置中のデータ・ブロ
ック原本と内容の違っている状態）、 ・ＩＮＴＲＡＮＯＤＥ−ＳＨＡＲＥＤ（ノード内の他キ
ャッシュ・メモリとの共有状態で、記憶装置中のデータ
・ブロック原本と内容の違いが無い状態）、 ・ＩＮＴＥＲＮＯＤＥ−ＳＨＡＲＥＤ（ノード外のキャ
ッシュ・メモリとの共有状態、またはノード外のキャッ
シュ・メモリ及びノード内の他キャッシュ・メモリとの
共有状態で、記憶装置中のデータ・ブロック原本と内容
の違いが無い状態）の５状態をとる。
モリ内のデータ・ブロックの状態遷移を示す図である。
本システムにおいてキャッシュ・メモリ内に格納される
データ・ブロックのコピーの状態は、図５に示すように
遷移する。状態としては、 ・ＩＮＶＡＬＩＤ（無効な状態）、 ・ＥＸＣＬＵＳＩＶＥ（専有状態で、記憶装置中のデー
タ・ブロック原本と内容の違いが無い状態）、 ・ＤＩＲＴＹ（専有状態で、記憶装置中のデータ・ブロ
ック原本と内容の違っている状態）、 ・ＩＮＴＲＡＮＯＤＥ−ＳＨＡＲＥＤ（ノード内の他キ
ャッシュ・メモリとの共有状態で、記憶装置中のデータ
・ブロック原本と内容の違いが無い状態）、 ・ＩＮＴＥＲＮＯＤＥ−ＳＨＡＲＥＤ（ノード外のキャ
ッシュ・メモリとの共有状態、またはノード外のキャッ
シュ・メモリ及びノード内の他キャッシュ・メモリとの
共有状態で、記憶装置中のデータ・ブロック原本と内容
の違いが無い状態）の５状態をとる。
【００３９】図６は、本実施形態におけるキャッシュ・
メモリへのアクセス手順を説明するフローチャートであ
る。
メモリへのアクセス手順を説明するフローチャートであ
る。
【００４０】先ず、ステップＳ１０１において、キャッ
シュメモリヘのアクセスが行われる。例えば、プロセッ
サ１０によるアクセスはキャッシュ・メモリ１２に対し
て発行される。
シュメモリヘのアクセスが行われる。例えば、プロセッ
サ１０によるアクセスはキャッシュ・メモリ１２に対し
て発行される。
【００４１】ここで、キャッシュ・メモリ１０内のキャ
ッシュ・コントローラ１００は、Ｐ＿ＳＴＡＲＴ＊がア
サートされていることでアクセスが発行されていること
を検知し、Ｐ＿ＴＹＰＥ０−１により当該アクセスがリ
ードであるかライトであるかを、更にＰ＿ＳＩＺ０−１
によりアクセス・サイズを知る。キャッシュ・コントロ
ーラ１００はＰＡＥＮ*をアサートすることでバッファ
１２９を開き、アクセス・アドレスをキャッシュ・メモ
リ１２内部に出力させる。そして、ＴＣＳ*０−３をア
サートし、各タグＲＡＭ（１０１，１０８，１１５，１
２２）をリード・アクセスする。
ッシュ・コントローラ１００は、Ｐ＿ＳＴＡＲＴ＊がア
サートされていることでアクセスが発行されていること
を検知し、Ｐ＿ＴＹＰＥ０−１により当該アクセスがリ
ードであるかライトであるかを、更にＰ＿ＳＩＺ０−１
によりアクセス・サイズを知る。キャッシュ・コントロ
ーラ１００はＰＡＥＮ*をアサートすることでバッファ
１２９を開き、アクセス・アドレスをキャッシュ・メモ
リ１２内部に出力させる。そして、ＴＣＳ*０−３をア
サートし、各タグＲＡＭ（１０１，１０８，１１５，１
２２）をリード・アクセスする。
【００４２】タグＲＡＭ（１０１，１０８，１１５，１
２２）には図７に示すような、格納しているデータ・ブ
ロックのコピーに関するタグ情報が格納されている。ア
クセス対象のタグ情報のタグ・アドレス部分（ｂｉｔ５
−２０）は比較器（１０６，１１３，１２０，１２７）
に入力される。比較器（１０６，１１３，１２０，１２
７）による比較結果はＭＡＴＣＨ＊０−３によってキャ
ッシュコントローラ１００へ伝えられる。更に、タグＲ
ＡＭ（１０１，１０８，１１５，１２２）からの残りの
情報、即ちＶビット（ｂｉｔ０）、ＬＲＵ情報（ｂｉｔ
１−２）、及びステート情報（ｂｉｔ３−４）はＳＴＡ
ＴＵＳ０−３によってキャッシュ・コントローラ１００
へ伝えられる。
２２）には図７に示すような、格納しているデータ・ブ
ロックのコピーに関するタグ情報が格納されている。ア
クセス対象のタグ情報のタグ・アドレス部分（ｂｉｔ５
−２０）は比較器（１０６，１１３，１２０，１２７）
に入力される。比較器（１０６，１１３，１２０，１２
７）による比較結果はＭＡＴＣＨ＊０−３によってキャ
ッシュコントローラ１００へ伝えられる。更に、タグＲ
ＡＭ（１０１，１０８，１１５，１２２）からの残りの
情報、即ちＶビット（ｂｉｔ０）、ＬＲＵ情報（ｂｉｔ
１−２）、及びステート情報（ｂｉｔ３−４）はＳＴＡ
ＴＵＳ０−３によってキャッシュ・コントローラ１００
へ伝えられる。
【００４３】ここで、ＭＡＴＣＨ*０−３のいずれかが
アサートされ、かつ当該セットのＳＴＡＴＵＳ０−３の
Ｖビットが１であった場合はキャッシュ・ヒットであ
り、それ以外の場合はキャッシュ・ミスである。キャッ
シュ・ヒットの場合は、後述するように必要に応じた一
貫性保持動作を行った後に、プロセッサ（１０）が発行
したアクセスに対するサービスを行う（ステップＳ１０
２、Ｓ１１３、Ｓ１１４）。一方、キャッシュ・ミスの
場合は、キャッシュ・ミス処理動作に入るべく、ステッ
プＳ１０２からステップＳ１０３へ進む。
アサートされ、かつ当該セットのＳＴＡＴＵＳ０−３の
Ｖビットが１であった場合はキャッシュ・ヒットであ
り、それ以外の場合はキャッシュ・ミスである。キャッ
シュ・ヒットの場合は、後述するように必要に応じた一
貫性保持動作を行った後に、プロセッサ（１０）が発行
したアクセスに対するサービスを行う（ステップＳ１０
２、Ｓ１１３、Ｓ１１４）。一方、キャッシュ・ミスの
場合は、キャッシュ・ミス処理動作に入るべく、ステッ
プＳ１０２からステップＳ１０３へ進む。
【００４４】キャッシュ・ミス処理動作は以下のように
行う。先ず新たに格納するデータ・ブロックのコピーの
格納先の決定を行う（ステップＳ１０３）。ここで、Ｖ
ビットが０のセットがある場合、即ち空きセットがある
場合は、そのうちのいずれかを選択し、当該データ・ブ
ロックのキャッシュ先として決定する。また、空きセッ
トが無い場合は、ＬＲＵ値が１１のセットを選択する。
そして選択されたセットのステート情報が「ＤＩＲＴ
Ｙ」であった場合は、記憶装置１６、２６、３６、４６
のいずれかに格納されているデータ・ブロック原本に対
する書き戻し動作を行い、当該セットをデータ・ブロッ
クのキャッシュ先として決定する。
行う。先ず新たに格納するデータ・ブロックのコピーの
格納先の決定を行う（ステップＳ１０３）。ここで、Ｖ
ビットが０のセットがある場合、即ち空きセットがある
場合は、そのうちのいずれかを選択し、当該データ・ブ
ロックのキャッシュ先として決定する。また、空きセッ
トが無い場合は、ＬＲＵ値が１１のセットを選択する。
そして選択されたセットのステート情報が「ＤＩＲＴ
Ｙ」であった場合は、記憶装置１６、２６、３６、４６
のいずれかに格納されているデータ・ブロック原本に対
する書き戻し動作を行い、当該セットをデータ・ブロッ
クのキャッシュ先として決定する。
【００４５】キャッシュメモリ内のキャッシュ先が決定
されると、プロセッサ１０がアクセスしようとしている
データを含むデータ・ブロックのコピーをキャッシュ・
メモリ１２内に読み込むために、キャッシュ／ミスを起
こしたプロセッサからのアクセスがリードである場合は
リード・アクセスを、ライトである場合は無効化付きリ
ード・アクセスをノード内バス１５に発行する（ステッ
プＳ１０４）。このトランザクションはバス・ブリッジ
１４に受け付けられる。バス・ブリッジ１４は、受け付
けたトランザクションのアクセスアドレスに基づいて、
当該アクセスが他ノードの記憶装置へのアクセスか、自
ノードの記憶装置へのアクセスかを判断する。バス・ブ
リッジ１４の動作は、トランザクション対象のデータ・
ブロックが自ノード中の記憶装置内にあるか、他ノード
中の記憶装置内にあるかにより異なる（ステップＳ１０
５）。
されると、プロセッサ１０がアクセスしようとしている
データを含むデータ・ブロックのコピーをキャッシュ・
メモリ１２内に読み込むために、キャッシュ／ミスを起
こしたプロセッサからのアクセスがリードである場合は
リード・アクセスを、ライトである場合は無効化付きリ
ード・アクセスをノード内バス１５に発行する（ステッ
プＳ１０４）。このトランザクションはバス・ブリッジ
１４に受け付けられる。バス・ブリッジ１４は、受け付
けたトランザクションのアクセスアドレスに基づいて、
当該アクセスが他ノードの記憶装置へのアクセスか、自
ノードの記憶装置へのアクセスかを判断する。バス・ブ
リッジ１４の動作は、トランザクション対象のデータ・
ブロックが自ノード中の記憶装置内にあるか、他ノード
中の記憶装置内にあるかにより異なる（ステップＳ１０
５）。
【００４６】トランザクション対象のデータ・ブロック
が自ノード中の記憶装置１６内にある場合、バス・ブリ
ッジ１４ではまずディレクトリ１７に対するアクセスが
行われる。ディレクトリ内には、同一ノード中の記憶装
置内のデータ・ブロック各々のキャッシング情報が格納
されている。従って、ディレクトリをアクセスすること
でトランザクション対象のデータ・ブロックのコピーが
いずれのノードにキャッシングされているかを知ること
ができる。
が自ノード中の記憶装置１６内にある場合、バス・ブリ
ッジ１４ではまずディレクトリ１７に対するアクセスが
行われる。ディレクトリ内には、同一ノード中の記憶装
置内のデータ・ブロック各々のキャッシング情報が格納
されている。従って、ディレクトリをアクセスすること
でトランザクション対象のデータ・ブロックのコピーが
いずれのノードにキャッシングされているかを知ること
ができる。
【００４７】得られたキャッシング情報から、一貫性保
持動作が必要であると判断された場合、後述するように
必要に応じた一貫性保持動作を行い（ステップＳ１０
６、Ｓ１０７）、ステップＳ１０８へ進む。また一貫性
保持動作が必要ないと判断された場合は、ステップＳ１
０６からそのままステップＳ１０８へ進む。
持動作が必要であると判断された場合、後述するように
必要に応じた一貫性保持動作を行い（ステップＳ１０
６、Ｓ１０７）、ステップＳ１０８へ進む。また一貫性
保持動作が必要ないと判断された場合は、ステップＳ１
０６からそのままステップＳ１０８へ進む。
【００４８】ステップＳ１０８では記憶装置１６に対す
るアクセスを行い、記憶装置１６からトランザクション
対象のデータ・ブロックを読み出し、先のステップＳ１
０３で決定したキャッシング先に格納する。更に、ステ
ップＳ１０９において、ディレクトリ内の当該エントリ
の更新を行う。
るアクセスを行い、記憶装置１６からトランザクション
対象のデータ・ブロックを読み出し、先のステップＳ１
０３で決定したキャッシング先に格納する。更に、ステ
ップＳ１０９において、ディレクトリ内の当該エントリ
の更新を行う。
【００４９】一方、トランザクション対象のデータ・ブ
ロックが他ノード中の記憶装置内にある場合はステップ
Ｓ１０５からステップＳ１１０へ進む。ステップＳ１１
０において、バス・ブリッジ１４は、アドレスＡ０−４
で指定されるノードのバス・ブリッジに対して、ステッ
プＳ１０４で発行されたリード・トランザクションをシ
ステム・バス２を介して転送する。
ロックが他ノード中の記憶装置内にある場合はステップ
Ｓ１０５からステップＳ１１０へ進む。ステップＳ１１
０において、バス・ブリッジ１４は、アドレスＡ０−４
で指定されるノードのバス・ブリッジに対して、ステッ
プＳ１０４で発行されたリード・トランザクションをシ
ステム・バス２を介して転送する。
【００５０】転送先のノードのバス・ブリッジでは、前
述したステップＳ１０６〜Ｓ１０９の動作と同様に、デ
ィレクトリに対するアクセスを行い、必要な一貫性保持
動作を行った後、トランザクション対象のデータ・ブロ
ックを記憶装置から読み出す。そして、ディレクトリ内
の当該エントリの更新を行う。また、記憶装置から読み
出した当該データ・ブロックはリード・トランザクショ
ンの発行元ノードのバス・ブリッジ１４に返送される。
このとき、ＳＨＤ*０−３を用いて、当該データ・ブロ
ックのコピーがいずれのノードにキャッシングされてい
るかという情報が示される。
述したステップＳ１０６〜Ｓ１０９の動作と同様に、デ
ィレクトリに対するアクセスを行い、必要な一貫性保持
動作を行った後、トランザクション対象のデータ・ブロ
ックを記憶装置から読み出す。そして、ディレクトリ内
の当該エントリの更新を行う。また、記憶装置から読み
出した当該データ・ブロックはリード・トランザクショ
ンの発行元ノードのバス・ブリッジ１４に返送される。
このとき、ＳＨＤ*０−３を用いて、当該データ・ブロ
ックのコピーがいずれのノードにキャッシングされてい
るかという情報が示される。
【００５１】ステップＳ１１１においてトランザクショ
ン対象のデータ・ブロックを受信すると、当該データ・
ブロックは、バス・プロトコルにしたがってノード内バ
ス１５に出力される。この際、他方のキャッシュ・メモ
リ１３からはＬ＿ＳＨＤ*信号を用いて、当該データ・
ブロックのコピーがキャッシュ・メモリ１３内に格納さ
れているか否かが示される。またバス・ブリッジ１４か
らはＲ＿ＳＨＤ*信号を用いて、当該データ・ブロック
のコピーが他ノード中のキャッシュ・メモリ内に格納さ
れているか否かが示される。
ン対象のデータ・ブロックを受信すると、当該データ・
ブロックは、バス・プロトコルにしたがってノード内バ
ス１５に出力される。この際、他方のキャッシュ・メモ
リ１３からはＬ＿ＳＨＤ*信号を用いて、当該データ・
ブロックのコピーがキャッシュ・メモリ１３内に格納さ
れているか否かが示される。またバス・ブリッジ１４か
らはＲ＿ＳＨＤ*信号を用いて、当該データ・ブロック
のコピーが他ノード中のキャッシュ・メモリ内に格納さ
れているか否かが示される。
【００５２】キャッシュ・メモリ１２はトランザクショ
ン対象のデータ・ブロックを受取り、バス・プロトコル
にしたがってプロセッサ１０にデータを渡すとともに、
先に決定した格納先にデータ・ブロックを格納する（ス
テップＳ１１２）。そして、ステップＳ１１３におい
て、タグＲＡＭへのタグ情報の書込みを行う。
ン対象のデータ・ブロックを受取り、バス・プロトコル
にしたがってプロセッサ１０にデータを渡すとともに、
先に決定した格納先にデータ・ブロックを格納する（ス
テップＳ１１２）。そして、ステップＳ１１３におい
て、タグＲＡＭへのタグ情報の書込みを行う。
【００５３】この時、キャッシュ・ミスがプロセッサ１
０からのライト・アクセスに起因したものであればステ
ータス情報（ｂｉｔ３−４）を０１としてＤＩＲＴＹ状
態を示す。また、キャッシュ・ミスがリード・アクセス
に起因し、Ｌ＿ＳＨＤ*信号もＲ＿ＳＨＤ*信号もアサー
トされなかった場合、即ち自ノード、他ノードを問わ
ず、いずれの他キャッシュ・メモリ内にも当該データ・
ブロックのコピーが存在していない場合は、ステータス
情報を００としてＥＸＣＬＵＳＩＶＥ状態を示す。ま
た、リード・アクセスに起因し、Ｌ＿ＳＨＤ*信号のみ
アサートされた場合、即ち当該データ・ブロックのコピ
ーが自ノードの他キャッシュ・メモリ内には格納されて
いるが、他ノードのキャッシュ・メモリ内には格納され
ていない場合は、ステータス情報を１０としてＩＮＴＥ
ＲＮＯＤＥ＿ＳＨＡＲＥＤ状態を示す。また、Ｒ＿ＳＨ
Ｄ*信号がアサートされた場合、即ち他ノードのキャッ
シュ・メモリ内にも当該データ・ブロックのコピーが格
納されている場合は、ステータス情報を１１としてＩＮ
ＴＥＲＮＯＤＥ＿ＳＨＡＲＥＤ状態を示す。ミス処理動
作は以上のようにして完了する。
０からのライト・アクセスに起因したものであればステ
ータス情報（ｂｉｔ３−４）を０１としてＤＩＲＴＹ状
態を示す。また、キャッシュ・ミスがリード・アクセス
に起因し、Ｌ＿ＳＨＤ*信号もＲ＿ＳＨＤ*信号もアサー
トされなかった場合、即ち自ノード、他ノードを問わ
ず、いずれの他キャッシュ・メモリ内にも当該データ・
ブロックのコピーが存在していない場合は、ステータス
情報を００としてＥＸＣＬＵＳＩＶＥ状態を示す。ま
た、リード・アクセスに起因し、Ｌ＿ＳＨＤ*信号のみ
アサートされた場合、即ち当該データ・ブロックのコピ
ーが自ノードの他キャッシュ・メモリ内には格納されて
いるが、他ノードのキャッシュ・メモリ内には格納され
ていない場合は、ステータス情報を１０としてＩＮＴＥ
ＲＮＯＤＥ＿ＳＨＡＲＥＤ状態を示す。また、Ｒ＿ＳＨ
Ｄ*信号がアサートされた場合、即ち他ノードのキャッ
シュ・メモリ内にも当該データ・ブロックのコピーが格
納されている場合は、ステータス情報を１１としてＩＮ
ＴＥＲＮＯＤＥ＿ＳＨＡＲＥＤ状態を示す。ミス処理動
作は以上のようにして完了する。
【００５４】その後、ステップＳ１１４において当該ア
クセスに対するサービスを行う。なお、キャッシュ・ミ
スを起こしたプロセッサからのアクセスがライトであっ
た場合には、ミス処理において発行される無効化付きリ
ード・アクセスを検知した、トランザクション対象のデ
ータ・ブロック原本の存在するノードのバス・ブリッジ
が、後述する動作と同様に当該データ・ブロックをキャ
ッシングしている全ノードに対して無効化トランザクシ
ョンを発行することによって排他性を保証する。
クセスに対するサービスを行う。なお、キャッシュ・ミ
スを起こしたプロセッサからのアクセスがライトであっ
た場合には、ミス処理において発行される無効化付きリ
ード・アクセスを検知した、トランザクション対象のデ
ータ・ブロック原本の存在するノードのバス・ブリッジ
が、後述する動作と同様に当該データ・ブロックをキャ
ッシングしている全ノードに対して無効化トランザクシ
ョンを発行することによって排他性を保証する。
【００５５】次に一貫性保持動作について述べる。本シ
ステムにおける一貫性保持は、ディレクトリ方式に基づ
いたノード間でのトランザクションの通知と、キャッシ
ュ・メモリによるノード内バス上のトランザクションの
監視（スヌープ）とそれに応じたデータ・ブロックのコ
ピーの状態遷移によって行われる。状態遷移については
図５に示す通りであり、例えばＥＸＣＬＵＳＩＶＥ状態
のデータ・ブロックのコピーに対して、自ノード中の他
キャッシュ・メモリが発行したリード・トランザクショ
ンがスヌープ・ヒットした場合は、ＩＮＴＲＡＮＯＤＥ
＿ＳＨＡＲＥＤ状態に遷移し、バス・ブリッジが発行し
たリード・トランザクションがスヌープ・ヒットした場
合（他のノードにおいてリード・トランザクションが発
生したことを示す）は、ＩＮＴＥＲＮＯＤＥ＿ＳＨＡＲ
ＥＤ状態に遷移する。
ステムにおける一貫性保持は、ディレクトリ方式に基づ
いたノード間でのトランザクションの通知と、キャッシ
ュ・メモリによるノード内バス上のトランザクションの
監視（スヌープ）とそれに応じたデータ・ブロックのコ
ピーの状態遷移によって行われる。状態遷移については
図５に示す通りであり、例えばＥＸＣＬＵＳＩＶＥ状態
のデータ・ブロックのコピーに対して、自ノード中の他
キャッシュ・メモリが発行したリード・トランザクショ
ンがスヌープ・ヒットした場合は、ＩＮＴＲＡＮＯＤＥ
＿ＳＨＡＲＥＤ状態に遷移し、バス・ブリッジが発行し
たリード・トランザクションがスヌープ・ヒットした場
合（他のノードにおいてリード・トランザクションが発
生したことを示す）は、ＩＮＴＥＲＮＯＤＥ＿ＳＨＡＲ
ＥＤ状態に遷移する。
【００５６】本システムの特徴の１つは、従来のＳＨＡ
ＲＥＤ状態をＩＮＴＥＲＮＯＤＥ＿ＳＨＡＲＥＤ状態と
ＩＮＴＲＡＮＯＤＥ＿ＳＨＡＲＥＤ状態に分けて管理す
ることにある。これらの状態のデータ・ブロックのコピ
ーにライト・ヒットした場合の動作を以下に示す。図８
は、本実施形態におけるキャッシュデータへのライト・
ヒット時の動作を示すフローチャートである。
ＲＥＤ状態をＩＮＴＥＲＮＯＤＥ＿ＳＨＡＲＥＤ状態と
ＩＮＴＲＡＮＯＤＥ＿ＳＨＡＲＥＤ状態に分けて管理す
ることにある。これらの状態のデータ・ブロックのコピ
ーにライト・ヒットした場合の動作を以下に示す。図８
は、本実施形態におけるキャッシュデータへのライト・
ヒット時の動作を示すフローチャートである。
【００５７】ＩＮＴＥＲＮＯＤＥ＿ＳＨＡＲＥＤ状態の
データ・ブロックのコピーへのライト・ヒット時には、
キャッシュ・メモリ１２からノード内バス１５へ無効化
トランザクションが発行される（ステップＳ２０１、Ｓ
２０２）。その無効化トランザクションの発生は、バス
・ブリッジ１４によって、システム・バス２を介して、
無効化対象の原本のデータ・ブロックの存在するノー
ド、即ち無効化対象のデータ・ブロックに対応するディ
レクトリ・エントリが存在するノードに通知される（ス
テップＳ２０３）。
データ・ブロックのコピーへのライト・ヒット時には、
キャッシュ・メモリ１２からノード内バス１５へ無効化
トランザクションが発行される（ステップＳ２０１、Ｓ
２０２）。その無効化トランザクションの発生は、バス
・ブリッジ１４によって、システム・バス２を介して、
無効化対象の原本のデータ・ブロックの存在するノー
ド、即ち無効化対象のデータ・ブロックに対応するディ
レクトリ・エントリが存在するノードに通知される（ス
テップＳ２０３）。
【００５８】ここで、無効化の通知を受けた、データ・
ブロックの原本が存在するノードの動作を説明する。図
９は外部より無効化の通知を受けた、原本が存在するノ
ードの動作手順を説明するフローチャートである。
ブロックの原本が存在するノードの動作を説明する。図
９は外部より無効化の通知を受けた、原本が存在するノ
ードの動作手順を説明するフローチャートである。
【００５９】通知を受けたノードのバス・ブリッジはデ
ィレクトリをアクセスし、当該データ・ブロックのコピ
ーがいずれのノードにキャッシングされているかを知る
（ステップＳ３０１）。そして、当該データ・ブロック
が他のノードにキャッシングされている場合は、当該デ
ータ・ブロックのコピーをキャッシングしているノード
に対して、各々システム・バス２を介して無効化トラン
ザクションを発行する（ステップＳ３０２、Ｓ３０
３）。
ィレクトリをアクセスし、当該データ・ブロックのコピ
ーがいずれのノードにキャッシングされているかを知る
（ステップＳ３０１）。そして、当該データ・ブロック
が他のノードにキャッシングされている場合は、当該デ
ータ・ブロックのコピーをキャッシングしているノード
に対して、各々システム・バス２を介して無効化トラン
ザクションを発行する（ステップＳ３０２、Ｓ３０
３）。
【００６０】無効化トランザクションの発行を受けたノ
ードのバス・ブリッジは、ノード内バスに同一の無効化
トランザクションを発行する。そのノード中のキャッシ
ュ・メモリは、発行された無効化トランザクションを検
出し、格納している当該データ・ブロックのコピーの状
態を「ＩＮＶＡＬＩＤ」とし、無効化する（ステップＳ
３５１）。こうして無効化トランザクションが完了する
と、そのノードのバス・ブリッジは、当該データ・ブロ
ックの原本が存在するノードに対して、無効化の完了を
通知する（ステップＳ３５２）。
ードのバス・ブリッジは、ノード内バスに同一の無効化
トランザクションを発行する。そのノード中のキャッシ
ュ・メモリは、発行された無効化トランザクションを検
出し、格納している当該データ・ブロックのコピーの状
態を「ＩＮＶＡＬＩＤ」とし、無効化する（ステップＳ
３５１）。こうして無効化トランザクションが完了する
と、そのノードのバス・ブリッジは、当該データ・ブロ
ックの原本が存在するノードに対して、無効化の完了を
通知する（ステップＳ３５２）。
【００６１】さて、他ノードの無効化の完了を受信する
と（ステップＳ３０４）、自ノード内の当該データ・ブ
ロックのコピーを無効化する（ステップＳ３０５）。こ
のようにして、当該データ・ブロックの原本が存在する
ノードは、無効化トランザクションを発行した全てのノ
ードからの無効化完了通知を受け取り、更に自ノード内
のデータ・ブロックの無効化を行うと、無効化トランザ
クションの発生を通知してきたノードに対して、当該デ
ータ・ブロックのコピーの無効化が完了したことを通知
する（ステップＳ３０６）。
と（ステップＳ３０４）、自ノード内の当該データ・ブ
ロックのコピーを無効化する（ステップＳ３０５）。こ
のようにして、当該データ・ブロックの原本が存在する
ノードは、無効化トランザクションを発行した全てのノ
ードからの無効化完了通知を受け取り、更に自ノード内
のデータ・ブロックの無効化を行うと、無効化トランザ
クションの発生を通知してきたノードに対して、当該デ
ータ・ブロックのコピーの無効化が完了したことを通知
する（ステップＳ３０６）。
【００６２】さて、図８に戻り、通知を受けたノードの
バス・ブリッジ１４は、バス・プロトコルに従って、キ
ャッシュ・メモリ１２に対して無効化トランザクション
のターミネートを行う（ステップＳ２０４、Ｓ２０
５）。そして、キャッシュ・メモリ１２は、当該データ
・ブロックのコピーの状態をＤＩＲＴＹとし、処理を続
行する（ステップＳ２０６、Ｓ２０７）。
バス・ブリッジ１４は、バス・プロトコルに従って、キ
ャッシュ・メモリ１２に対して無効化トランザクション
のターミネートを行う（ステップＳ２０４、Ｓ２０
５）。そして、キャッシュ・メモリ１２は、当該データ
・ブロックのコピーの状態をＤＩＲＴＹとし、処理を続
行する（ステップＳ２０６、Ｓ２０７）。
【００６３】一方、ＩＮＴＲＡＮＯＤＥ＿ＳＨＡＲＥＤ
状態のデータ・ブロックのコピーへのライト・ヒット時
はステップＳ２０１からステップＳ２０８へ進む。ここ
で、キャッシュ・メモリ１２からノード内バス１５へ無
効化トランザクションが発行されるのはＩＮＴＥＲＮＯ
ＤＥ＿ＳＨＡＲＥＤ状態のデータ・ブロックのコピーへ
のライト・ビット時と同様である。しかし、ＩＮＴＲＡ
ＮＯＤＥ＿ＳＨＡＲＥＤの場合、キャッシュ・メモリ１
２はＣＫ＿ＩＮＨＩＢＩＴ*信号をアサートし、前述の
ＩＮＴＥＲＮＯＤＥ＿ＳＨＡＲＥＤ状態のデータ・ブロ
ックのコピーへのライト・ヒット時のようなノード間に
跨る一貫性保持動作が必要ないことを、バス・ブリッジ
１４に通知する。
状態のデータ・ブロックのコピーへのライト・ヒット時
はステップＳ２０１からステップＳ２０８へ進む。ここ
で、キャッシュ・メモリ１２からノード内バス１５へ無
効化トランザクションが発行されるのはＩＮＴＥＲＮＯ
ＤＥ＿ＳＨＡＲＥＤ状態のデータ・ブロックのコピーへ
のライト・ビット時と同様である。しかし、ＩＮＴＲＡ
ＮＯＤＥ＿ＳＨＡＲＥＤの場合、キャッシュ・メモリ１
２はＣＫ＿ＩＮＨＩＢＩＴ*信号をアサートし、前述の
ＩＮＴＥＲＮＯＤＥ＿ＳＨＡＲＥＤ状態のデータ・ブロ
ックのコピーへのライト・ヒット時のようなノード間に
跨る一貫性保持動作が必要ないことを、バス・ブリッジ
１４に通知する。
【００６４】キャッシュ・メモリ１２からノード内バス
１５へ発行された無効化トランザクションは、他方のキ
ャッシュ・メモリ１３により検出され、キャッシュ・メ
モリ１３は当該データ・ブロックのコピーを無効化す
る。バス・ブリッジ１４はＣＫ＿ＩＮＨＩＢＩＴ*信号
がアサートされているため、一貫性保持動作は行わず、
発行された無効化トランザクションはバス・プロトコル
に従ってターミネートされる（ステップＳ２０５）。そ
して、キャッシュ・メモリ１２は当該データ・ブロック
のコピーの状態をＤＩＲＴＹとし、処理を続行する（ス
テップＳ２０６、Ｓ２０７）。
１５へ発行された無効化トランザクションは、他方のキ
ャッシュ・メモリ１３により検出され、キャッシュ・メ
モリ１３は当該データ・ブロックのコピーを無効化す
る。バス・ブリッジ１４はＣＫ＿ＩＮＨＩＢＩＴ*信号
がアサートされているため、一貫性保持動作は行わず、
発行された無効化トランザクションはバス・プロトコル
に従ってターミネートされる（ステップＳ２０５）。そ
して、キャッシュ・メモリ１２は当該データ・ブロック
のコピーの状態をＤＩＲＴＹとし、処理を続行する（ス
テップＳ２０６、Ｓ２０７）。
【００６５】以上説明したように、上記実施形態によれ
ば、クラスタ型並列計算機システムにおいて、他のキャ
ッシュ・メモリ中にも格納され、共有状態にあるキャッ
シュ・メモリ中のデータ・ブロックについて、同一ノー
ド中の他キャッシュ・メモリとの間でのみの共有状態に
あるのか、他ノード中のキャッシュ・メモリとの間での
共有状態にあるのかを区別して管理することが可能とな
る。そして、そのようなデータ・ブロックのコピーに関
する一貫性保持動作が必要となった際に、ノード間を跨
った一貫性保持動作が必要であるか否かを、他ノードと
のインターフェースをとるバス・ブリッジ等に知らせ、
必要な場合にのみノード間を跨った一貫性保持動作が行
われるようにするので、一貫性保持動作に要するオーバ
ーヘッドの総計が減じられ、システム性能の向上を図る
ことができる。
ば、クラスタ型並列計算機システムにおいて、他のキャ
ッシュ・メモリ中にも格納され、共有状態にあるキャッ
シュ・メモリ中のデータ・ブロックについて、同一ノー
ド中の他キャッシュ・メモリとの間でのみの共有状態に
あるのか、他ノード中のキャッシュ・メモリとの間での
共有状態にあるのかを区別して管理することが可能とな
る。そして、そのようなデータ・ブロックのコピーに関
する一貫性保持動作が必要となった際に、ノード間を跨
った一貫性保持動作が必要であるか否かを、他ノードと
のインターフェースをとるバス・ブリッジ等に知らせ、
必要な場合にのみノード間を跨った一貫性保持動作が行
われるようにするので、一貫性保持動作に要するオーバ
ーヘッドの総計が減じられ、システム性能の向上を図る
ことができる。
【００６６】なお、本発明は、複数の機器（例えばホス
トコンピュータ，インタフェイス機器，リーダ，プリン
タなど）から構成されるシステムに適用しても、一つの
機器からなる装置（例えば、複写機，ファクシミリ装置
など）に適用してもよい。
トコンピュータ，インタフェイス機器，リーダ，プリン
タなど）から構成されるシステムに適用しても、一つの
機器からなる装置（例えば、複写機，ファクシミリ装置
など）に適用してもよい。
【００６７】また、本発明の目的は、前述した実施形態
の機能を実現するソフトウェアのプログラムコードを記
録した記憶媒体を、システムあるいは装置に供給し、そ
のシステムあるいは装置のコンピュータ（またはＣＰＵ
やＭＰＵ）が記憶媒体に格納されたプログラムコードを
読出し実行することによっても、達成されることは言う
までもない。
の機能を実現するソフトウェアのプログラムコードを記
録した記憶媒体を、システムあるいは装置に供給し、そ
のシステムあるいは装置のコンピュータ（またはＣＰＵ
やＭＰＵ）が記憶媒体に格納されたプログラムコードを
読出し実行することによっても、達成されることは言う
までもない。
【００６８】この場合、記憶媒体から読出されたプログ
ラムコード自体が前述した実施形態の機能を実現するこ
とになり、そのプログラムコードを記憶した記憶媒体は
本発明を構成することになる。
ラムコード自体が前述した実施形態の機能を実現するこ
とになり、そのプログラムコードを記憶した記憶媒体は
本発明を構成することになる。
【００６９】プログラムコードを供給するための記憶媒
体としては、例えば、フロッピディスク，ハードディス
ク，光ディスク，光磁気ディスク，ＣＤ−ＲＯＭ，ＣＤ
−Ｒ，磁気テープ，不揮発性のメモリカード，ＲＯＭな
どを用いることができる。
体としては、例えば、フロッピディスク，ハードディス
ク，光ディスク，光磁気ディスク，ＣＤ−ＲＯＭ，ＣＤ
−Ｒ，磁気テープ，不揮発性のメモリカード，ＲＯＭな
どを用いることができる。
【００７０】また、コンピュータが読出したプログラム
コードを実行することにより、前述した実施形態の機能
が実現されるだけでなく、そのプログラムコードの指示
に基づき、コンピュータ上で稼働しているＯＳ（オペレ
ーティングシステム）などが実際の処理の一部または全
部を行い、その処理によって前述した実施形態の機能が
実現される場合も含まれることは言うまでもない。
コードを実行することにより、前述した実施形態の機能
が実現されるだけでなく、そのプログラムコードの指示
に基づき、コンピュータ上で稼働しているＯＳ（オペレ
ーティングシステム）などが実際の処理の一部または全
部を行い、その処理によって前述した実施形態の機能が
実現される場合も含まれることは言うまでもない。
【００７１】さらに、記憶媒体から読出されたプログラ
ムコードが、コンピュータに挿入された機能拡張ボード
やコンピュータに接続された機能拡張ユニットに備わる
メモリに書込まれた後、そのプログラムコードの指示に
基づき、その機能拡張ボードや機能拡張ユニットに備わ
るＣＰＵなどが実際の処理の一部または全部を行い、そ
の処理によって前述した実施形態の機能が実現される場
合も含まれることは言うまでもない。
ムコードが、コンピュータに挿入された機能拡張ボード
やコンピュータに接続された機能拡張ユニットに備わる
メモリに書込まれた後、そのプログラムコードの指示に
基づき、その機能拡張ボードや機能拡張ユニットに備わ
るＣＰＵなどが実際の処理の一部または全部を行い、そ
の処理によって前述した実施形態の機能が実現される場
合も含まれることは言うまでもない。
【００７２】本発明を上記記憶媒体に適用する場合、そ
の記憶媒体には、先に説明したフローチャートに対応す
るプログラムコードを格納することになるが、簡単に説
明すると、図１０のメモリマップ例に示す各モジュール
を記憶媒体に格納することになる。すなわち、少なくと
も「付加処理モジュール」および「指示処理モジュー
ル」の各モジュールのプログラムコードを記憶媒体に格
納すればよい。
の記憶媒体には、先に説明したフローチャートに対応す
るプログラムコードを格納することになるが、簡単に説
明すると、図１０のメモリマップ例に示す各モジュール
を記憶媒体に格納することになる。すなわち、少なくと
も「付加処理モジュール」および「指示処理モジュー
ル」の各モジュールのプログラムコードを記憶媒体に格
納すればよい。
【００７３】ここで、上記モジュールで構成される制御
プログラムは、複数のプロセッサと各プロセッサに付随
するキャッシュメモリを含み、外部の情報処理装置とメ
モリ空間を共有する情報処理装置において、キャッシン
グを管理するための制御プログラムである。そして、付
加処理モジュールは、キャッシュメモリに格納されたデ
ータ・ブロックの各々について、他のノードでキャッシ
ュされているか否かを示す情報を含むステート情報を付
加する付加処理を実現する。また、指示処理モジュール
は、前記キャッシュメモリにキャッシュされているデー
タ・ブロックに対してアクセスが発生した場合、当該ア
クセスの内容と当該データ・ブロックに付加されたステ
ート情報とに基づいて他のノードへの処理指示を行う指
示処理を実現する。
プログラムは、複数のプロセッサと各プロセッサに付随
するキャッシュメモリを含み、外部の情報処理装置とメ
モリ空間を共有する情報処理装置において、キャッシン
グを管理するための制御プログラムである。そして、付
加処理モジュールは、キャッシュメモリに格納されたデ
ータ・ブロックの各々について、他のノードでキャッシ
ュされているか否かを示す情報を含むステート情報を付
加する付加処理を実現する。また、指示処理モジュール
は、前記キャッシュメモリにキャッシュされているデー
タ・ブロックに対してアクセスが発生した場合、当該ア
クセスの内容と当該データ・ブロックに付加されたステ
ート情報とに基づいて他のノードへの処理指示を行う指
示処理を実現する。
【００７４】
【発明の効果】以上説明したように、本発明によれば、
キャッシュメモリが直接的に接続されないバスによって
複数のノードが接続されたシステムにおいて、キャッシ
ュメモリにキャッシングされたデータをメンテナンスす
るための処理量を低減することが可能となる。
キャッシュメモリが直接的に接続されないバスによって
複数のノードが接続されたシステムにおいて、キャッシ
ュメモリにキャッシングされたデータをメンテナンスす
るための処理量を低減することが可能となる。
【００７５】
【図１】本実施形態の情報処理システムの構成を示すブ
ロック図である。
ロック図である。
【図２】本実施形態の情報処理システムのアドレス・マ
ップを示す図である。
ップを示す図である。
【図３】本実施形態の情報処理システム中のキャッシュ
・メモリの構成を示すブロック図である。
・メモリの構成を示すブロック図である。
【図４】本システムにおけるバス・ブリッジの構成を示
すブロック図である。
すブロック図である。
【図５】本実施形態におけるキャッシュ・メモリ内のデ
ータ・ブロックの状態遷移を示す図である。
ータ・ブロックの状態遷移を示す図である。
【図６】本実施形態におけるキャッシュ・メモリへのア
クセス手順を説明するフローチャートである。
クセス手順を説明するフローチャートである。
【図７】タグ情報のデータ構成例を示す図である。
【図８】本実施形態におけるキャッシュデータへのライ
ト・ヒット時の動作を示すフローチャートである。
ト・ヒット時の動作を示すフローチャートである。
【図９】外部より無効化の通知を受けた、原本が存在す
るノードの動作手順を説明するフローチャートである。
るノードの動作手順を説明するフローチャートである。
【図１０】本発明に係る制御プログラムを格納する記憶
媒体のメモリマップ例を示す図である。
媒体のメモリマップ例を示す図である。
Claims (19)
- 【請求項１】 複数のプロセッサと各プロセッサに付随
するキャッシュメモリを含んで構成されるノードを、結
合網を介して複数個接続してなる情報処理システムであ
って、 キャッシュメモリに格納されたデータ・ブロックの各々
について、他のノードでキャッシュされているか否かを
示す情報を含むステート情報を付加する付加手段と、 前記キャッシュメモリにキャッシュされているデータ・
ブロックに対してアクセスが発生した場合、当該アクセ
スの内容と当該データ・ブロックに付加されたステート
情報とに基づいて他のノードへの処理指示を行う指示手
段と、 前記指示手段によってなされた処理指示に基づいて、前
記データ・ブロックに対する処理を実行する実行手段と
を備えることを特徴とする情報処理システム。 - 【請求項２】 前記指示手段と前記実行手段は、前記キ
ャッシュメモリにキャッシングしているデータ・ブロッ
クの、複数のキャッシュメモリ間における一貫性保持を
実現することを特徴とする請求項１に記載の情報処理シ
ステム。 - 【請求項３】 前記指示手段は、前記キャッシュメモリ
にキャッシングされているデータ・ブロックに対して書
き込みが発生した場合、該データ・ブロックに付加され
たステート情報が、当該データ・ブロックが他ノードの
キャッシュメモリにキャッシングされていることを示す
場合に、当該データ・ブロックに関して他ノードへ無効
化を指示することを特徴とする請求項１に記載の情報処
理システム。 - 【請求項４】 前記一貫性保持のための処理は、ノード
内ではスヌープ方式を用いて、ノード間ではディレクト
リ方式を用いて実現されることを特徴とする請求項２に
記載の情報処理システム。 - 【請求項５】 前記付加手段は、 プロセッサからキャッシュメモリへのアクセスに対して
キャッシュミスが発生した場合、に対象となるデータ・
ブロックを獲得する獲得手段と、 前記データ・ブロックのキャッシング状況を検出する検
出手段と、 前記検出手段で検出されたキャッシング状況より前記ス
テート情報を生成する生成手段とを備えることを特徴と
する請求項１に記載の情報処理システム。 - 【請求項６】 前記ステート情報は、対応するデータ・
ブロックが無効状態であるか、原本と同じ内容で占有状
態であるか、原本と異なる内容で占有状態であるか、複
数のノード間で共有したキャッシング状態であるか、自
ノード内のみで共有したキャッシング状態であるかのい
ずれかを示すことを特徴とする請求項５に記載の情報処
理システム。 - 【請求項７】 キャッシュメモリに格納したデータ・ブ
ロックについて、他のキャッシュメモリへのキャッシン
グが発生した場合に、当該キャッシングが他のノードで
発生したか、自ノードで発生したかを判定する判定手段
と、 前記判定手段による判定の結果に基づいて、前記ステー
ト情報を更新する更新手段とを更に備えることを特徴と
する請求項６に記載の情報処理システム。 - 【請求項８】 前記更新手段は、前記ステート情報が原
本と同じ内容で占有状態を示すときに、当該データブロ
ックが自ノード内の他のキャッシュメモリにキャッシン
グされた場合に該ステート情報を自ノード内のみで共有
したキャッシング状態を示す情報に更新し、当該データ
・ブロックが他のノードにおいてキャッシングされたこ
とを検出すると該ステート情報を複数のノード間で共有
したキャッシング状態を示す情報に更新することを特徴
とする請求項７に記載の情報処理システム。 - 【請求項９】 複数のプロセッサと各プロセッサに付随
するキャッシュメモリを含み、外部の情報処理装置とメ
モリ空間を共有する情報処理装置であって、 キャッシュメモリに格納されたデータ・ブロックの各々
について、他のノードでキャッシュされているか否かを
示す情報を含むステート情報を付加する付加手段と、 前記キャッシュメモリにキャッシュされているデータ・
ブロックに対してアクセスが発生した場合、当該アクセ
スの内容と当該データ・ブロックに付加されたステート
情報とに基づいて他のノードへの処理指示を行う指示手
段とを備えることを特徴とする情報処理装置。 - 【請求項１０】 前記指示手段は、前記キャッシュメモ
リにキャッシングしているデータ・ブロックの、複数の
キャッシュメモリ間における一貫性保持を実現すること
を特徴とする請求項９に記載の情報処理装置。 - 【請求項１１】 前記指示手段は、前記キャッシュメモ
リにキャッシングされているデータ・ブロックに対して
書き込みが発生した場合、該データ・ブロックに付加さ
れたステート情報が、当該データ・ブロックが他ノード
のキャッシュメモリにキャッシングされていることを示
す場合に、当該データ・ブロックに関して他ノードへ無
効化を指示することを特徴とする請求項９に記載の情報
処理装置。 - 【請求項１２】 前記一貫性保持のための処理は、当該
情報処理装置内のキャッシングに関してはスヌープ方式
を用いて、外部装置ヘのキャッシングに関してはディレ
クトリ方式を用いて実現されることを特徴とする請求項
１０に記載の情報処理装置。 - 【請求項１３】 前記付加手段は、 プロセッサからキャッシュメモリへのアクセスに対して
キャッシュミスが発生した場合、に対象となるデータ・
ブロックを獲得する獲得手段と、 前記データ・ブロックのキャッシング状況を検出する検
出手段と、 前記検出手段で検出されたキャッシング状況より前記ス
テート情報を生成する生成手段とを備えることを特徴と
する請求項９に記載の情報処理装置。 - 【請求項１４】 前記ステート情報は、対応するデータ
・ブロックが無効状態であるか、原本と同じ内容で占有
状態であるか、原本と異なる内容で占有状態であるか、
外部装置との間で共有したキャッシング状態であるか、
当該情報処理装置内の複数のキャッシュメモリで共有し
たキャッシング状態であるかのいずれかを示すことを特
徴とする請求項１３に記載の情報処理装置。 - 【請求項１５】 キャッシュメモリに格納したデータ・
ブロックについて、他のキャッシュメモリへのキャッシ
ングが発生した場合に、当該キャッシングが外部装置で
発生したか、当該情報処理装置で発生したかを判定する
判定手段と、 前記判定手段による判定の結果に基づいて、前記ステー
ト情報を更新する更新手段とを更に備えることを特徴と
する請求項１４に記載の情報処理装置。 - 【請求項１６】 前記更新手段は、前記ステート情報が
原本と同じ内容で占有状態を示すときに、当該データブ
ロックが当該情報処理装置内の他のキャッシュメモリに
キャッシングされた場合に該ステート情報を当該情報処
理装置内のみで共有したキャッシング状態を示す情報に
更新し、当該データ・ブロックが外部装置においてキャ
ッシングされたことを検出すると該ステート情報を外部
装置との間で共有したキャッシング状態を示す情報に更
新することを特徴とする請求項１５に記載の情報処理装
置。 - 【請求項１７】 複数のプロセッサと各プロセッサに付
随するキャッシュメモリを含んで構成されるノードを、
結合網を介して複数個接続してなる情報処理システムの
制御方法であって、 キャッシュメモリに格納されたデータ・ブロックの各々
について、他のノードでキャッシュされているか否かを
示す情報を含むステート情報を付加する付加工程と、 前記キャッシュメモリにキャッシュされているデータ・
ブロックに対してアクセスが発生した場合、当該アクセ
スの内容と当該データ・ブロックに付加されたステート
情報とに基づいて他のノードへの処理指示を行う指示工
程と、 前記指示工程によってなされた処理指示に基づいて、前
記データ・ブロックに対する処理を実行する実行工程と
を備えることを特徴とする情報処理システムの制御方
法。 - 【請求項１８】 複数のプロセッサと各プロセッサに付
随するキャッシュメモリを含み、外部の情報処理装置と
メモリ空間を共有する情報処理装置の制御方法であっ
て、 キャッシュメモリに格納されたデータ・ブロックの各々
について、他のノードでキャッシュされているか否かを
示す情報を含むステート情報を付加する付加工程と、 前記キャッシュメモリにキャッシュされているデータ・
ブロックに対してアクセスが発生した場合、当該アクセ
スの内容と当該データ・ブロックに付加されたステート
情報とに基づいて他のノードへの処理指示を行う指示工
程とを備えることを特徴とする情報処理装置の制御方
法。 - 【請求項１９】 複数のプロセッサと各プロセッサに付
随するキャッシュメモリを含み、外部の情報処理装置と
メモリ空間を共有する情報処理装置において、キャッシ
ングを管理するための制御プログラムを格納するコンピ
ュータ可読メモリであって、 キャッシュメモリに格納されたデータ・ブロックの各々
について、他のノードでキャッシュされているか否かを
示す情報を含むステート情報を付加する付加工程のコー
ドと、 前記キャッシュメモリにキャッシュされているデータ・
ブロックに対してアクセスが発生した場合、当該アクセ
スの内容と当該データ・ブロックに付加されたステート
情報とに基づいて他のノードへの処理指示を行う指示工
程のコードとを備えることを特徴とするコンピュータ可
読メモリ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8313490A JPH10154100A (ja) | 1996-11-25 | 1996-11-25 | 情報処理システム及び装置及びその制御方法 |
| US08/976,236 US6138217A (en) | 1996-11-25 | 1997-11-21 | Method and apparatus for cache coherency in an interconnecting network |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8313490A JPH10154100A (ja) | 1996-11-25 | 1996-11-25 | 情報処理システム及び装置及びその制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10154100A true JPH10154100A (ja) | 1998-06-09 |
Family
ID=18041946
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8313490A Withdrawn JPH10154100A (ja) | 1996-11-25 | 1996-11-25 | 情報処理システム及び装置及びその制御方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6138217A (ja) |
| JP (1) | JPH10154100A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7539823B2 (en) | 2004-09-14 | 2009-05-26 | Panasonic Corporation | Multiprocessing apparatus having reduced cache miss occurrences |
| JP2013012235A (ja) * | 2001-06-04 | 2013-01-17 | Fujitsu Ltd | 複数ノード間での通信方法、相互接続ポートおよび相互接続システム |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5864671A (en) * | 1996-07-01 | 1999-01-26 | Sun Microsystems, Inc. | Hybrid memory access protocol for servicing memory access request by ascertaining whether the memory block is currently cached in determining which protocols to be used |
| US5873117A (en) * | 1996-07-01 | 1999-02-16 | Sun Microsystems, Inc. | Method and apparatus for a directory-less memory access protocol in a distributed shared memory computer system |
| US6625694B2 (en) * | 1998-05-08 | 2003-09-23 | Fujitsu Ltd. | System and method for allocating a directory entry for use in multiprocessor-node data processing systems |
| JP2000010860A (ja) * | 1998-06-16 | 2000-01-14 | Hitachi Ltd | キャッシュメモリ制御回路及びプロセッサ及びプロセッサシステム及び並列プロセッサシステム |
| US6636947B1 (en) * | 2000-08-24 | 2003-10-21 | International Business Machines Corporation | Coherency for DMA read cached data |
| US6704843B1 (en) | 2000-10-26 | 2004-03-09 | International Business Machines Corporation | Enhanced multiprocessor response bus protocol enabling intra-cache line reference exchange |
| US6721856B1 (en) * | 2000-10-26 | 2004-04-13 | International Business Machines Corporation | Enhanced cache management mechanism via an intelligent system bus monitor |
| US6631450B1 (en) * | 2000-10-26 | 2003-10-07 | International Business Machines Corporation | Symmetric multiprocessor address bus protocol with intra-cache line access information |
| US6629210B1 (en) | 2000-10-26 | 2003-09-30 | International Business Machines Corporation | Intelligent cache management mechanism via processor access sequence analysis |
| US6763433B1 (en) | 2000-10-26 | 2004-07-13 | International Business Machines Corporation | High performance cache intervention mechanism for symmetric multiprocessor systems |
| US6601144B1 (en) | 2000-10-26 | 2003-07-29 | International Business Machines Corporation | Dynamic cache management in a symmetric multiprocessor system via snoop operation sequence analysis |
| US6912602B2 (en) * | 2001-11-20 | 2005-06-28 | Broadcom Corporation | System having two or more packet interfaces, a switch, and a shared packet DMA circuit |
| US6748479B2 (en) | 2001-11-20 | 2004-06-08 | Broadcom Corporation | System having interfaces and switch that separates coherent and packet traffic |
| US7394823B2 (en) * | 2001-11-20 | 2008-07-01 | Broadcom Corporation | System having configurable interfaces for flexible system configurations |
| US7206879B2 (en) * | 2001-11-20 | 2007-04-17 | Broadcom Corporation | Systems using mix of packet, coherent, and noncoherent traffic to optimize transmission between systems |
| US7752281B2 (en) * | 2001-11-20 | 2010-07-06 | Broadcom Corporation | Bridges performing remote reads and writes as uncacheable coherent operations |
| US7227870B2 (en) * | 2001-11-20 | 2007-06-05 | Broadcom Corporation | Systems including packet interfaces, switches, and packet DMA circuits for splitting and merging packet streams |
| US6598120B1 (en) * | 2002-03-08 | 2003-07-22 | International Business Machines Corporation | Assignment of building block collector agent to receive acknowledgments from other building block agents |
| US7266587B2 (en) * | 2002-05-15 | 2007-09-04 | Broadcom Corporation | System having interfaces, switch, and memory bridge for CC-NUMA operation |
| US7003631B2 (en) * | 2002-05-15 | 2006-02-21 | Broadcom Corporation | System having address-based intranode coherency and data-based internode coherency |
| US6993631B2 (en) * | 2002-05-15 | 2006-01-31 | Broadcom Corporation | L2 cache maintaining local ownership of remote coherency blocks |
| US6965973B2 (en) * | 2002-05-15 | 2005-11-15 | Broadcom Corporation | Remote line directory which covers subset of shareable CC-NUMA memory space |
| US20040143626A1 (en) * | 2003-01-21 | 2004-07-22 | Dell Products L.P. | Method and system for operating a cache for multiple files |
| US8185695B2 (en) * | 2008-06-30 | 2012-05-22 | Advanced Micro Devices, Inc. | Snoop filtering mechanism |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3009430B2 (ja) * | 1990-07-09 | 2000-02-14 | キヤノン株式会社 | プロセッサおよびそのキャッシュメモリ制御方法 |
| JP3236287B2 (ja) * | 1990-11-29 | 2001-12-10 | キヤノン株式会社 | マルチプロセッサシステム |
| JP3105283B2 (ja) * | 1991-03-20 | 2000-10-30 | キヤノン株式会社 | メモリ・アクセス制御装置 |
| US5553310A (en) * | 1992-10-02 | 1996-09-03 | Compaq Computer Corporation | Split transactions and pipelined arbitration of microprocessors in multiprocessing computer systems |
| JPH07152693A (ja) * | 1993-11-29 | 1995-06-16 | Canon Inc | 情報処理装置 |
| US5623628A (en) * | 1994-03-02 | 1997-04-22 | Intel Corporation | Computer system and method for maintaining memory consistency in a pipelined, non-blocking caching bus request queue |
| JPH08185359A (ja) * | 1994-10-31 | 1996-07-16 | Toshiba Corp | メモリサブシステム |
| US5696936A (en) * | 1995-04-25 | 1997-12-09 | Unisys Corporation | Low latency message processor interface using memory mapped Read/Write Windows |
| US5680576A (en) * | 1995-05-05 | 1997-10-21 | Silicon Graphics, Inc. | Directory-based coherence protocol allowing efficient dropping of clean-exclusive data |
| US5933261A (en) * | 1995-06-26 | 1999-08-03 | Canon Kabushiki Kaisha | Information processing method and system |
| US5860110A (en) * | 1995-08-22 | 1999-01-12 | Canon Kabushiki Kaisha | Conference maintenance method for cache memories in multi-processor system triggered by a predetermined synchronization point and a predetermined condition |
| US5802578A (en) * | 1996-06-12 | 1998-09-01 | Sequent Computer Systems, Inc. | Multinode computer system with cache for combined tags |
| US5900020A (en) * | 1996-06-27 | 1999-05-04 | Sequent Computer Systems, Inc. | Method and apparatus for maintaining an order of write operations by processors in a multiprocessor computer to maintain memory consistency |
| US5893149A (en) * | 1996-07-01 | 1999-04-06 | Sun Microsystems, Inc. | Flushing of cache memory in a computer system |
| US5937431A (en) * | 1996-07-12 | 1999-08-10 | Samsung Electronics Co., Ltd. | Multi- node, multi-level cache- only memory architecture with relaxed inclusion |
-
1996
- 1996-11-25 JP JP8313490A patent/JPH10154100A/ja not_active Withdrawn
-
1997
- 1997-11-21 US US08/976,236 patent/US6138217A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013012235A (ja) * | 2001-06-04 | 2013-01-17 | Fujitsu Ltd | 複数ノード間での通信方法、相互接続ポートおよび相互接続システム |
| US7539823B2 (en) | 2004-09-14 | 2009-05-26 | Panasonic Corporation | Multiprocessing apparatus having reduced cache miss occurrences |
Also Published As
| Publication number | Publication date |
|---|---|
| US6138217A (en) | 2000-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10154100A (ja) | 情報処理システム及び装置及びその制御方法 | |
| US5822763A (en) | Cache coherence protocol for reducing the effects of false sharing in non-bus-based shared-memory multiprocessors | |
| US6366984B1 (en) | Write combining buffer that supports snoop request | |
| JP4316016B2 (ja) | 複数のシステムバスを有するコンピュータシステムにおいてメモリコヒーレンスを維持するためのシステムおよび方法 | |
| EP0667578B1 (en) | Apparatus and method for checking cache coherency with double snoop mechanism | |
| JPH08185359A (ja) | メモリサブシステム | |
| US6772298B2 (en) | Method and apparatus for invalidating a cache line without data return in a multi-node architecture | |
| JP4119380B2 (ja) | マルチプロセッサシステム | |
| JP2000250812A (ja) | メモリ・キャッシュ・システムおよびその管理方法 | |
| US6751705B1 (en) | Cache line converter | |
| US6266743B1 (en) | Method and system for providing an eviction protocol within a non-uniform memory access system | |
| KR19980079662A (ko) | Smp 버스의 공유 상태에서의 캐시 라인들의 공유 개입 방법 | |
| JPH09223118A (ja) | スヌープキャッシュメモリ制御システム | |
| US6587922B2 (en) | Multiprocessor system | |
| GB2390710A (en) | Data maintenance of a distributed shared memory system | |
| JPH06110844A (ja) | 分散共有メモリ型マルチプロセッサシステム | |
| US20040111563A1 (en) | Method and apparatus for cache coherency between heterogeneous agents and limiting data transfers among symmetric processors | |
| US6615321B2 (en) | Mechanism for collapsing store misses in an SMP computer system | |
| JP3757117B2 (ja) | キャッシュ装置及び制御方法 | |
| US20010029574A1 (en) | Method and apparatus for developing multiprocessore cache control protocols using a memory management system generating an external acknowledgement signal to set a cache to a dirty coherence state | |
| US6336169B1 (en) | Background kill system bus transaction to optimize coherency transactions on a multiprocessor system bus | |
| JP2746530B2 (ja) | 共有メモリマルチプロセッサ | |
| US7464227B2 (en) | Method and apparatus for supporting opportunistic sharing in coherent multiprocessors | |
| US7669013B2 (en) | Directory for multi-node coherent bus | |
| JPH09128346A (ja) | 階層バスシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040203 |