RU2003207C1 - Способ изготовлени гибридной интегральной схемы - Google Patents
Способ изготовлени гибридной интегральной схемыInfo
- Publication number
- RU2003207C1 RU2003207C1 SU4893693A RU2003207C1 RU 2003207 C1 RU2003207 C1 RU 2003207C1 SU 4893693 A SU4893693 A SU 4893693A RU 2003207 C1 RU2003207 C1 RU 2003207C1
- Authority
- RU
- Russia
- Prior art keywords
- crystals
- intermediate layer
- substrate
- integrated circuit
- melt
- Prior art date
Links
Landscapes
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
Description
В результате погружени кристаллов МС в эвтектический расплав образуетс прочное соединение этих элементов между собой и со сплавом, чем достигаетс высока механическа прочность многокри- стальной структуры и надежность ГИС (гибридна интегральна схема). При погружении кристаллов МС в расплав происходит плотное заполнение зазоров между кристаллами , и на стыках кристалл-металл мик- рорельеф высокого качества за счет приплавлени кристаллов, что также повышает надежность устройства.
Кристаллы, смонтированные на подложке в застывшем расплаве, наход тс в одинаковых услови х дл отвода тепла при работе в теплонапр женном режиме. Предлагаемый способ позвол ет компоновать микросхемы с максимальной плотностью, когда зазор между кристаллами сравним с их толщиной - 0,4 мм, причем кристаллы могут быть любой формы и толщины.
На фиг.1 изображено устройство, по сн ющее операцию подготовки промежуточного носител к установке кристаллов МС; на фиг.2 - устройство дл установки кристаллов МС на промежуточный носитель с вакуумной фиксацией; на фиг.З - нанесение и нагревание промежуточного сло подложки и погружение кристаллов на носителе в проводниковый слой.
На фиг.4 - гибридна интегральна схема .
Устройства содержат вакуумный захват, включающий промежуточный носитель 1 с отверсти ми 2, и реперными знаками 3, кварцевое стекло 4, вакуумную рамку 5, штуцера 6 и 7. Вибролоток 8 с кристаллами 9 МС, координатно-монтажный штырь 10, на- гревате ь-етол 11, промежуточный слой подложки в виде капли сплава 12, керамический слой подложки, в виде монтажного основани 13.
Промежуточный носитель 1 с отверсти ми 2 и реперными знаками 3, кварцевое стекло4 устанавливают на вакуумную рамку 5 и укрепл ют при помощи откачки воздуха через вакуумный штуцер 6.
Реперные знаки 3 соответствуют контактным площадкам на лицевой грани кри- сталлов 9 МС и топологии трассировки ГИС. Затем кристаллы 9 МС помещают на вибро- оток 8 и поочередно подают на координатно-монтажный штырь 10, который может перемещатьс по ос м X, Y, и вокруг своей оси. Совмещают контактные площадки на кристалле 9 МС с реперными знаками 3 на промежуточном носителе 1 перемещением координатно-монтажного штыр 10 с кристаллом 9 МС в нужном направлении. Этот
процесс контролируют визуально через прозрачный промежуточный носитель 1 и кварцевое стекло 4.
Устанавливают кристаллы 9 МС на промежуточном носителе 1 с помощью вакуумной фиксации, откачива воздух через штуцер 7, так устанавливают все кристаллы 9 МС на промежуточный носитель 1.
На нагревателе-столе 11 устанавливают монтажное основание 13 с каплей 12 сплава . В качестве сплава используют сплав At- Ge эвтектического состава (Т.пл. - 424°С) или51-Аи(Т.пл. -370°С).
Нагревание производ т при температуре 435-440° до полного расплавлени ме таллического сплава.
Погружают кристаллы 9 МС, укрепленные на промежуточном носителе 1, в расплавленный промежуточный слой.
Чтобы избежать резкого изменени температуры расплава при погружении промежуточного носител 1 с кристаллами 9 МС (вс эта конструкци обладает большой теплоемкостью ), его предварительно нагревают .
На поверхность промежуточного носител 1. соприкасающуюс с промежуточным проводниковым слоем, наход щимс в расплавленном состо нии, нанос т слой углерода , который не смачиваетс эвтектическим расплавом.
Подают на нагреватель-стол 11 вибрацию . Вибраци необходима дл разрыва окисной пленки на расплаве и качественного заполнени зазоров между кристаллами 9МС.
Визуально контролируют плотность заполнени зазоров проводниковым слоем. Охлаждают подложку с кристаллами 9 МС путем отключени нагрева от нагревател - стола 11.
Отдел ют промежуточный носитель 1 от кристаллов 9 МС.
Затем на ровной безрельефной поверхности подложки с кристаллами 9 МС формируют элементы многослойной коммутации по планарной технологии.
Таким образом, в предлагаемом способе точна установка кристаллов 9 МС в соответствии с топологией трассировки коммутации предполагает последующее качественное соединение выводов кристаллов 9 МС с многослойной коммутацией гибридной интегральной схемы, помимо этого, достигаетс высока механическа прочность устройства, предлагаемый способ позвол ет получить п анарную поверхность дл нанесени рисунка многослойной коммутации, на границе раздела кристалл- металл образуетс прочное бездефектное
моноструктурное соединение; способ позвол ет примен ть кристаллы любой толщи- ны и размера, и компоновать их с максимальной плотностью, так, что рассто ние между кристаллами сопоставимо с их толщиной 0,4 мм.
(56) Патент США № 4766670, кл. Н 05 К 3/34, 1988.
Патент Великобритании Мг 1426539, кл. 5 Н01 L27/.12, 1974.
Claims (1)
- Формула изобретениСПОСОБ ИЗГОТОВЛЕНИЯ ГИБРИДНОЙ ИНТЕГРАЛЬНОЙ СХЕМЫ, включающий нанесение промежуточного сло на подложку, нагрев подложки и промежуточного сло , погружение кристалла в проме- жуточный слой, охлаждение подложки и промежуточного сло , формирование многоуровневой коммутации, отличающийс тем, что, с целью повышени прочности, промежуточный слой нанос т на слой из сплава Af - Ge или SI - AI, а нагрев осуществл ют до расплавлени сплава, при этом кристаллы перед погружением в расплав размещают в одной плоскости с помощью вакуумного захвата и погружают в расплав одновременно.I/,«ЯSIГnIY//Ј////Y//S//(/////////f////Фиг Л
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU4893693 RU2003207C1 (ru) | 1990-12-26 | 1990-12-26 | Способ изготовлени гибридной интегральной схемы |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU4893693 RU2003207C1 (ru) | 1990-12-26 | 1990-12-26 | Способ изготовлени гибридной интегральной схемы |
Publications (1)
Publication Number | Publication Date |
---|---|
RU2003207C1 true RU2003207C1 (ru) | 1993-11-15 |
Family
ID=21551634
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU4893693 RU2003207C1 (ru) | 1990-12-26 | 1990-12-26 | Способ изготовлени гибридной интегральной схемы |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2003207C1 (ru) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1998015974A1 (fr) * | 1996-10-10 | 1998-04-16 | Samsung Electronics Co., Ltd. | Procede de montage du cristal d'un instrument a semi-conducteurs |
WO2000057477A1 (en) * | 1999-03-23 | 2000-09-28 | Pyrchenkov Vladislav Nikolaevi | Polycrystalline module and method for producing a semiconductor module |
RU2527661C1 (ru) * | 2013-02-11 | 2014-09-10 | Открытое акционерное общество "Концерн радиостроения "Вега" | Способ группового монтажа кристаллов при сборке высокоплотных электронных модулей |
-
1990
- 1990-12-26 RU SU4893693 patent/RU2003207C1/ru active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1998015974A1 (fr) * | 1996-10-10 | 1998-04-16 | Samsung Electronics Co., Ltd. | Procede de montage du cristal d'un instrument a semi-conducteurs |
WO2000057477A1 (en) * | 1999-03-23 | 2000-09-28 | Pyrchenkov Vladislav Nikolaevi | Polycrystalline module and method for producing a semiconductor module |
RU2527661C1 (ru) * | 2013-02-11 | 2014-09-10 | Открытое акционерное общество "Концерн радиостроения "Вега" | Способ группового монтажа кристаллов при сборке высокоплотных электронных модулей |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR910007103B1 (ko) | 도선형성 및 도선 없는 부품에 도선을 접착시키는 방법 | |
KR101109221B1 (ko) | 플립칩 실장방법 및 범프형성방법 | |
EP0697727A2 (en) | Method of bumping substrates | |
GB2062963A (en) | Semiconductor chip mountings | |
US5359170A (en) | Apparatus for bonding external leads of an integrated circuit | |
US20050092810A1 (en) | Apparatus and method for depositing and reflowing solder paste on a microelectronic workpiece | |
RU2003207C1 (ru) | Способ изготовлени гибридной интегральной схемы | |
EP0346596B1 (en) | Optical module with connected optical fiber | |
JPH08288637A (ja) | 電子部品および電子部品の半田付け方法 | |
JPH08236918A (ja) | 電子部品の実装方法 | |
JPH09315876A (ja) | 金属−セラミックス複合基板及びその製造法 | |
JPH066023A (ja) | 電子部品の実装方法 | |
JP4338056B2 (ja) | 選択的はんだ付けのためのプロセス | |
JPS60501501A (ja) | 光電池用を例とする単結晶およびマクロ結晶層を製造するプロセスおよび装置 | |
JPH09135073A (ja) | 半田バンプの形成方法 | |
JP2004281646A (ja) | 電子部品の固着方法および固着装置 | |
JP3794766B2 (ja) | 半田層形成方法 | |
JP2001060604A (ja) | 電子部品実装プリント基板 | |
JP2521891B2 (ja) | 半導体装置 | |
JPS59177956A (ja) | 半導体チツプの接続方法 | |
JP2001176921A (ja) | バンプ付き配線回路基板及びその製造方法 | |
JP2001319949A (ja) | 半導体装置の製造方法 | |
JP2002334902A (ja) | 光素子の実装構造および実装方法 | |
JPS6037137A (ja) | 半導体チツプ実装体の製造方法 | |
JPH0746626B2 (ja) | 接合用材料 |