JP2521891B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2521891B2 JP2521891B2 JP6236613A JP23661394A JP2521891B2 JP 2521891 B2 JP2521891 B2 JP 2521891B2 JP 6236613 A JP6236613 A JP 6236613A JP 23661394 A JP23661394 A JP 23661394A JP 2521891 B2 JP2521891 B2 JP 2521891B2
- Authority
- JP
- Japan
- Prior art keywords
- magnetic
- solder
- semiconductor device
- elongated body
- joint
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、電子部品等が基板には
んだ接合されて成る半導体装置に関する。
んだ接合されて成る半導体装置に関する。
【０００２】
【従来の技術】最近の電子装置は、システムの大型化や
性能向上に伴う高密度実装化が進み、プリント基板へ塔
載するパッケージは従来のデュアルインライン型の挿入
式から、フラットパッケージやチップキヤリア型の表面
実装方式へと変わってきつつある。また電子計算機など
の超高性能機器では、従来の１チップパッケージ方式か
ら複数の裸のＬＳＩチップを１枚の多層配線基板上に塔
載するマルチチップモジュール方式に変わりつつあり、
更にＬＳＩチップそのものも大型化してきている。この
ため、パッケージやＬＳＩチップとプリント基板や多層
配線基板間のはんだ接合部において、はんだ接合時のぬ
れ性不良に伴う接合不良率の増加や装置稼働中の熱サイ
クルに伴う熱疲労破壊の増大が大きな問題となってい
る。前者の不良に対しては部品の管理やはんだ接合プロ
セスの管理等によって不良率の低減がある程度可能であ
る。しかし、後者の熱疲労破壊による断線不良に対して
は以下に説明するアイデアが発案されているものの、未
だに決定的な対策案が見い出されていないのが実状であ
る。以下に従来の対策案を説明する。
性能向上に伴う高密度実装化が進み、プリント基板へ塔
載するパッケージは従来のデュアルインライン型の挿入
式から、フラットパッケージやチップキヤリア型の表面
実装方式へと変わってきつつある。また電子計算機など
の超高性能機器では、従来の１チップパッケージ方式か
ら複数の裸のＬＳＩチップを１枚の多層配線基板上に塔
載するマルチチップモジュール方式に変わりつつあり、
更にＬＳＩチップそのものも大型化してきている。この
ため、パッケージやＬＳＩチップとプリント基板や多層
配線基板間のはんだ接合部において、はんだ接合時のぬ
れ性不良に伴う接合不良率の増加や装置稼働中の熱サイ
クルに伴う熱疲労破壊の増大が大きな問題となってい
る。前者の不良に対しては部品の管理やはんだ接合プロ
セスの管理等によって不良率の低減がある程度可能であ
る。しかし、後者の熱疲労破壊による断線不良に対して
は以下に説明するアイデアが発案されているものの、未
だに決定的な対策案が見い出されていないのが実状であ
る。以下に従来の対策案を説明する。
【０００３】図１０は、フラットパケージのはんだ付構
造を示す。同図において、１は半導体チップ、２はＡｕ
ワイヤ、３はＡｌ電極、４はリード、５はパッケージ、
６はプリント基板、７は配線パターン、８ははんだ接合
部である。接合方法は、Ｐｂ−Ｓｎ系のプリフォームは
んだとフッラクスを混合したはんだペーストを配線パタ
ーン７上に印刷し、その上にフラットパッケージ５を位
置合わせして搭載し、炭化沸素系の蒸気中を通してその
気化潜熱を利用してはんだを溶融接合している。フラッ
トパッケージ５のリード４は、取扱い時の変形を防ぐた
めある程度の剛性が必要であり、Ｆｅ−Ｎｉ合金や最近
はＣｕ合金などが用いられている。
造を示す。同図において、１は半導体チップ、２はＡｕ
ワイヤ、３はＡｌ電極、４はリード、５はパッケージ、
６はプリント基板、７は配線パターン、８ははんだ接合
部である。接合方法は、Ｐｂ−Ｓｎ系のプリフォームは
んだとフッラクスを混合したはんだペーストを配線パタ
ーン７上に印刷し、その上にフラットパッケージ５を位
置合わせして搭載し、炭化沸素系の蒸気中を通してその
気化潜熱を利用してはんだを溶融接合している。フラッ
トパッケージ５のリード４は、取扱い時の変形を防ぐた
めある程度の剛性が必要であり、Ｆｅ−Ｎｉ合金や最近
はＣｕ合金などが用いられている。
【０００４】図１１は他の構造例で、半導体チップのは
んだ付け構造を示す。同図において、１は半導体チッ
プ、９はＣｒーＮｉーＡｕ電極、８ははんだ接合部、６
は多層配線基板、１０は配線電極である。接合方法は、
半導体チップ１及び多層配線基板６の電極１０上にマス
ク蒸着法によりＰｂ及びＳｎが所定組成の膜を形成し、
次にこの膜を一度加熱溶融させて半円球のはんだバンプ
に成形し、最後に半導体チップ１のバンプと多層配線基
板６のバンプを対面させ、不活性雰囲気の炉中加熱によ
ってはんだを溶融し、はんだが凝固する前に半導体チッ
プ１を機械的に引き上げて接合している。はんだ柱がた
る形の場合に比べてつづみ形とした方が疲労寿命が伸び
るとの考え方に基づいている。
んだ付け構造を示す。同図において、１は半導体チッ
プ、９はＣｒーＮｉーＡｕ電極、８ははんだ接合部、６
は多層配線基板、１０は配線電極である。接合方法は、
半導体チップ１及び多層配線基板６の電極１０上にマス
ク蒸着法によりＰｂ及びＳｎが所定組成の膜を形成し、
次にこの膜を一度加熱溶融させて半円球のはんだバンプ
に成形し、最後に半導体チップ１のバンプと多層配線基
板６のバンプを対面させ、不活性雰囲気の炉中加熱によ
ってはんだを溶融し、はんだが凝固する前に半導体チッ
プ１を機械的に引き上げて接合している。はんだ柱がた
る形の場合に比べてつづみ形とした方が疲労寿命が伸び
るとの考え方に基づいている。
【０００５】
【発明が解決しようとする課題】図１０に示す従来構造
においては、リード４の遡性加工性及び接合工程中のパ
ッケージ５の取扱い性を考慮すれば、リード４の弾性を
下げて軟かくすることができない。軟かくした場合には
該リード４が変形しやすいため組立不足を発生しやすく
なる。またリード４の形状として足の高さを高くして熱
膨張差による応力を緩和する方法は、パッケージ５の占
める体積が増し実装密度を上げられないという点から採
用が難しいという問題がある。従って、図１０に示す構
造でははんだ接合部８の疲労寿命の向上は充分に図れな
い。
においては、リード４の遡性加工性及び接合工程中のパ
ッケージ５の取扱い性を考慮すれば、リード４の弾性を
下げて軟かくすることができない。軟かくした場合には
該リード４が変形しやすいため組立不足を発生しやすく
なる。またリード４の形状として足の高さを高くして熱
膨張差による応力を緩和する方法は、パッケージ５の占
める体積が増し実装密度を上げられないという点から採
用が難しいという問題がある。従って、図１０に示す構
造でははんだ接合部８の疲労寿命の向上は充分に図れな
い。
【０００６】次に図１１に示す従来構造においては、は
んだ形状を樽形からつづみ型に変えることによって疲労
寿命を数倍程度向上できるが、はんだ接合部８をつづみ
型形状にするためには、接合工程中のはんだ溶融時に個
々のＬＳＩチップ１やチップキャリアを基板６面から一
定の高さに引き上げねばならず、このためチップ１やチ
ップキャリアの個数が多くなった場合のマテリアル・ハ
ンド技術が難しく、またはんだが凝固するまで一定高さ
に保持しておく必要があるため量産性に劣ること、基板
６のそり等の原因によって基板６面に対するチップ１や
チップキャリアの引き上げ高さがばらつき、はんだ接合
部８の品質や信頼性が悪くなるといった問題がある。
んだ形状を樽形からつづみ型に変えることによって疲労
寿命を数倍程度向上できるが、はんだ接合部８をつづみ
型形状にするためには、接合工程中のはんだ溶融時に個
々のＬＳＩチップ１やチップキャリアを基板６面から一
定の高さに引き上げねばならず、このためチップ１やチ
ップキャリアの個数が多くなった場合のマテリアル・ハ
ンド技術が難しく、またはんだが凝固するまで一定高さ
に保持しておく必要があるため量産性に劣ること、基板
６のそり等の原因によって基板６面に対するチップ１や
チップキャリアの引き上げ高さがばらつき、はんだ接合
部８の品質や信頼性が悪くなるといった問題がある。
【０００７】電子装置におけるはんだ接合部８の破断機
構と疲労寿命の向上策を図１２及び図１３を用いて説明
する。フラットパッケージやチップキャリアあるいはＬ
ＳＩチップ１等の半導体部品の熱膨張率は有機あるいは
セラミック多層板で構成された配線基板６の熱膨張率と
は異なり、両者を一致させることは実際上不可能であ
る。このため、半導体部品が稼動中に発生する熱によっ
てはんだ接合部８には剪断の熱応力Ｆが発生する。この
熱応力Ｆの繰り返しによって、最も強度的に弱いはんだ
接合部８の応力集中部から亀裂１１が発生し、はんだ接
合部８を横断する形で亀裂１１が進展する。亀裂１１が
他端まで進めば、ここでの電気的接続が断たれ、装置は
機能を果さなくなる。このはんだ接合部８の中にはんだ
材よりも高強度の繊維１２が混在している場合、繊維１
２がもし亀裂１１の進展方向に対して平行に存在してい
る場合には亀裂１１は何の障害も受けずはんだ接合部８
中を進展していくが、繊維１２が亀裂１１の進展方向に
対して直角方向に存在している場合には亀裂１１の進展
がこの繊維１２によって止められ、繊維１２が破断する
かあるいは繊維１２とマトリックスであるはんだとの界
面が剥離しないかぎり亀裂１１がさらに進展することは
ない（図１３）。すなわち、高強度ではんだとのぬれ性
に優れる繊維１２を接合面に対して垂直方向に配向させ
てやれば、はんだ接合部８の熱疲労寿命を飛躍的に向上
させることが可能である。
構と疲労寿命の向上策を図１２及び図１３を用いて説明
する。フラットパッケージやチップキャリアあるいはＬ
ＳＩチップ１等の半導体部品の熱膨張率は有機あるいは
セラミック多層板で構成された配線基板６の熱膨張率と
は異なり、両者を一致させることは実際上不可能であ
る。このため、半導体部品が稼動中に発生する熱によっ
てはんだ接合部８には剪断の熱応力Ｆが発生する。この
熱応力Ｆの繰り返しによって、最も強度的に弱いはんだ
接合部８の応力集中部から亀裂１１が発生し、はんだ接
合部８を横断する形で亀裂１１が進展する。亀裂１１が
他端まで進めば、ここでの電気的接続が断たれ、装置は
機能を果さなくなる。このはんだ接合部８の中にはんだ
材よりも高強度の繊維１２が混在している場合、繊維１
２がもし亀裂１１の進展方向に対して平行に存在してい
る場合には亀裂１１は何の障害も受けずはんだ接合部８
中を進展していくが、繊維１２が亀裂１１の進展方向に
対して直角方向に存在している場合には亀裂１１の進展
がこの繊維１２によって止められ、繊維１２が破断する
かあるいは繊維１２とマトリックスであるはんだとの界
面が剥離しないかぎり亀裂１１がさらに進展することは
ない（図１３）。すなわち、高強度ではんだとのぬれ性
に優れる繊維１２を接合面に対して垂直方向に配向させ
てやれば、はんだ接合部８の熱疲労寿命を飛躍的に向上
させることが可能である。
【０００８】通常、電子部品のはんだ接合部８は接合面
積で数ｍｍ2以下、接合間隙で数百μｍ以下と非常に微
細である。このため、はんだ材の中に高強度の繊維１２
を混合してもその分布や方向を制御する手段が難しい。
積で数ｍｍ2以下、接合間隙で数百μｍ以下と非常に微
細である。このため、はんだ材の中に高強度の繊維１２
を混合してもその分布や方向を制御する手段が難しい。
【０００９】本発明の目的は、接合部の疲労寿命を向上
させるための補強材を一定方向に配列させた半導体装置
を提供せんとするものである。
させるための補強材を一定方向に配列させた半導体装置
を提供せんとするものである。
【００１０】
【課題を解決するための手段】本発明は、半導体チップ
がパッケージ内部に納められ外部に導通用のリードが延
出されてなる電子部品と、前記リードがはんだ接合され
た配線基板とを備えたフラットパッケージ型の半導体装
置において、前記はんだ接合部は非磁性の接合材中に磁
性長尺体が接合面と略直交方向に配列されたものである
ことを特徴とするものである。
がパッケージ内部に納められ外部に導通用のリードが延
出されてなる電子部品と、前記リードがはんだ接合され
た配線基板とを備えたフラットパッケージ型の半導体装
置において、前記はんだ接合部は非磁性の接合材中に磁
性長尺体が接合面と略直交方向に配列されたものである
ことを特徴とするものである。
【００１１】また他の発明は、導通用の電極を有するＬ
ＳＩチップが配線基板の配線電極とはんだ接合された半
導体装置において、前記はんだ接合部は非磁性の接合材
中に磁性長尺体が接合面と略直交方向に配列されたもの
であることを特徴とするものである。
ＳＩチップが配線基板の配線電極とはんだ接合された半
導体装置において、前記はんだ接合部は非磁性の接合材
中に磁性長尺体が接合面と略直交方向に配列されたもの
であることを特徴とするものである。
【００１２】
【作用】本発明によれば、電子部品や半導体部品を熱膨
張率の異なる配線基板に実装した半導体装置において、
はんだ接合部内に一定方向に配列した磁性長尺体を分散
させたので、その磁性長尺体が補強材の役割を果たし該
はんだ接合部の疲労寿命を著しく向上させる。
張率の異なる配線基板に実装した半導体装置において、
はんだ接合部内に一定方向に配列した磁性長尺体を分散
させたので、その磁性長尺体が補強材の役割を果たし該
はんだ接合部の疲労寿命を著しく向上させる。
【００１３】
【実施例】図１は、本発明に係る半導体装置を製造する
ために発案された磁性印加接合方法のプロセスを説明す
る図である。同図において、１３，１４は被接合部材、
１５ははんだ材よりなる非磁性材、１６は補強材となる
磁性長尺体、１７はフラックス、１８，１９はヒータ、
２０は融解した非磁性材、２１，２２は磁石、２３は凝
固した非磁性材、２４は磁力線を表わす。また、同図
（ａ）（ｂ）（ｃ）は接合工程の時間的経過を示す。は
んだの供給工程（ａ）では、ボール状のはんだ材である
非磁性材１５と磁性長尺体１６を混合し、フラックス１
７でペースト状にして接合部に供給しているが、蒸着
法，メッキ法あるいは成形はんだ法で供給してもよい。
ここで用いる磁性長尺体１６は、Ｆｅ，Ｎｉ，Ｃｏの内
少なくとも１種類以上含む合金あるいは複合材料から構
成されてその形状は繊維状，長片形状等、方向性を有す
る形状であればよい。尚、長尺体としては剛性のものよ
り軟性のものの方が補強材として好ましい。また磁性長
尺体１６の表面ははんだとのぬれ性を良くするため、Ｃ
ｕあるいはＡｕのようなはんだとぬれ性の良い金属をコ
ーティングしておくか、はんだを予め予備コーティング
しておくのがよい。磁性長尺体１６の長さは接合部の間
隙より短いものとする。次の加熱工程（ｂ）において、
被接合部材１３，１４の間隙を融解した非磁性材２０で
満たすが、磁性長尺体１６は融解したはんだすなわち非
磁性材２０中にアトランダムに浮遊した状態となる。本
発明ではこの後さらに磁場印加工程（ｃ）を設けてお
り、自由に浮遊している磁性長尺体１６を磁気力によっ
て一定の方向に配向させ、その状態で冷却して凝固した
非磁性材２３としている。磁性長尺体１６は、磁場中で
は磁力線と平行な方向に向くような回転力を受け、また
磁力線密度の疎な部分から密な方向に向けての引力を受
ける。この力を利用して磁性長尺体１６の分布状態や方
向を制御するのである。
ために発案された磁性印加接合方法のプロセスを説明す
る図である。同図において、１３，１４は被接合部材、
１５ははんだ材よりなる非磁性材、１６は補強材となる
磁性長尺体、１７はフラックス、１８，１９はヒータ、
２０は融解した非磁性材、２１，２２は磁石、２３は凝
固した非磁性材、２４は磁力線を表わす。また、同図
（ａ）（ｂ）（ｃ）は接合工程の時間的経過を示す。は
んだの供給工程（ａ）では、ボール状のはんだ材である
非磁性材１５と磁性長尺体１６を混合し、フラックス１
７でペースト状にして接合部に供給しているが、蒸着
法，メッキ法あるいは成形はんだ法で供給してもよい。
ここで用いる磁性長尺体１６は、Ｆｅ，Ｎｉ，Ｃｏの内
少なくとも１種類以上含む合金あるいは複合材料から構
成されてその形状は繊維状，長片形状等、方向性を有す
る形状であればよい。尚、長尺体としては剛性のものよ
り軟性のものの方が補強材として好ましい。また磁性長
尺体１６の表面ははんだとのぬれ性を良くするため、Ｃ
ｕあるいはＡｕのようなはんだとぬれ性の良い金属をコ
ーティングしておくか、はんだを予め予備コーティング
しておくのがよい。磁性長尺体１６の長さは接合部の間
隙より短いものとする。次の加熱工程（ｂ）において、
被接合部材１３，１４の間隙を融解した非磁性材２０で
満たすが、磁性長尺体１６は融解したはんだすなわち非
磁性材２０中にアトランダムに浮遊した状態となる。本
発明ではこの後さらに磁場印加工程（ｃ）を設けてお
り、自由に浮遊している磁性長尺体１６を磁気力によっ
て一定の方向に配向させ、その状態で冷却して凝固した
非磁性材２３としている。磁性長尺体１６は、磁場中で
は磁力線と平行な方向に向くような回転力を受け、また
磁力線密度の疎な部分から密な方向に向けての引力を受
ける。この力を利用して磁性長尺体１６の分布状態や方
向を制御するのである。
【００１４】また、図１の磁場印加工程（ｃ）におい
て、非磁性材１５が溶融状態のとき方向あるいは磁場強
度が変動するような磁場を印加すれば、中の磁性長尺体
１６の動きによって溶融状態の非磁性材２０が撹拌され
るため、内蔵ガスが容易に外部へ排出されボイド等の欠
陥を防止でき、組織の微細化にも有効で、接合部の品質
改善にも効果がある。
て、非磁性材１５が溶融状態のとき方向あるいは磁場強
度が変動するような磁場を印加すれば、中の磁性長尺体
１６の動きによって溶融状態の非磁性材２０が撹拌され
るため、内蔵ガスが容易に外部へ排出されボイド等の欠
陥を防止でき、組織の微細化にも有効で、接合部の品質
改善にも効果がある。
【００１５】図２は、磁場印加はんだ接合を行うための
装置の概略構成を示す。また図３は、図２のIII−III断
面方向から見た断面図を示す。同図において、２５は接
合すべき電子部品、６は配線基板である。加熱は不活性
のホットガス２６を送風して行う方式である。接合部に
かける磁場は永久磁石２１，２２で行っており、この磁
石２１，２２は強磁性体でつくられた回転可能な円筒２
７の内部に互いに対向する位置で取り付けられている。
円筒２７はモーター２８によって回転可能であり、接合
中の配線基板６の温度をモニタし、回転させる時期を制
御している。接合は非磁性で断熱効果を高くしてケース
２９の中で行い、磁力線２６が接合部を貫通しかつ永久
磁石２１，２２が接合時の熱で加熱されない構造及び材
料構造としている。
装置の概略構成を示す。また図３は、図２のIII−III断
面方向から見た断面図を示す。同図において、２５は接
合すべき電子部品、６は配線基板である。加熱は不活性
のホットガス２６を送風して行う方式である。接合部に
かける磁場は永久磁石２１，２２で行っており、この磁
石２１，２２は強磁性体でつくられた回転可能な円筒２
７の内部に互いに対向する位置で取り付けられている。
円筒２７はモーター２８によって回転可能であり、接合
中の配線基板６の温度をモニタし、回転させる時期を制
御している。接合は非磁性で断熱効果を高くしてケース
２９の中で行い、磁力線２６が接合部を貫通しかつ永久
磁石２１，２２が接合時の熱で加熱されない構造及び材
料構造としている。
【００１６】次に、本装置を用いた磁場印加はんだ接合
の手順及び接合用材料について説明する。はんだ材料す
なわち非磁性材は直径１０μｍ以下の粉末状のものを用
い、磁性長尺体は水素還元法で結晶成長させた長さ数十
μｍ，直径数μｍのＮｉのウィスカを用いている。供給
方法は両者をロジン系のバインダーでペースト状に粘
り、印加方式によって配線基板６のパットにパターニン
グしている。電子部品２５ははんだペースト上に接合す
べき電極パットが位置するように配線基板６に載せ、ケ
ース２９の中央部にセットする。このときホットガス２
６の風下側の配線基板６に熱電対３１を取り付ける。接
合試料のセッテイングが完了後、供給ダクト３０を通じ
て３００℃に加熱したＮ2のホットガス２６を流す。用
いている非磁性材であるＰｂ−Ｓｎ共晶はんだが完全に
融解している温度２４０℃に達した時点で円筒２７を数
回回転させ、磁力線２４が垂直方向になる位置にして止
める。円筒２７の回転を止めた後ホットガス２６の送風
を止め、エアーを送風して接合部を冷却する。
の手順及び接合用材料について説明する。はんだ材料す
なわち非磁性材は直径１０μｍ以下の粉末状のものを用
い、磁性長尺体は水素還元法で結晶成長させた長さ数十
μｍ，直径数μｍのＮｉのウィスカを用いている。供給
方法は両者をロジン系のバインダーでペースト状に粘
り、印加方式によって配線基板６のパットにパターニン
グしている。電子部品２５ははんだペースト上に接合す
べき電極パットが位置するように配線基板６に載せ、ケ
ース２９の中央部にセットする。このときホットガス２
６の風下側の配線基板６に熱電対３１を取り付ける。接
合試料のセッテイングが完了後、供給ダクト３０を通じ
て３００℃に加熱したＮ2のホットガス２６を流す。用
いている非磁性材であるＰｂ−Ｓｎ共晶はんだが完全に
融解している温度２４０℃に達した時点で円筒２７を数
回回転させ、磁力線２４が垂直方向になる位置にして止
める。円筒２７の回転を止めた後ホットガス２６の送風
を止め、エアーを送風して接合部を冷却する。
【００１７】本実施例に係る半導体装置を図４及び図５
に示す。図４はフラットパッケージの場合、図５はＬＳ
Ｉチップの場合である。フラットパッケージの場合、接
合間隙はリード４の成形時のバラツキによって数十〜数
百μｍの範囲に分布している。磁性長尺体１６の長さに
比べて接合間隙の距離が数倍以上広くなった場合でも、
磁性をもつリード４及び配線パターン７にすれば、磁性
長尺体１６がリード４と配線パターン７間を継ぐように
直線状に配列するように磁気力が働くため、はんだ接合
部８の中央，上部，下部に磁性長尺体１６は適当に分配
される。ＬＳＩチップの場合には、接合間隙は供給する
はんだ材の量によって一率に決定され、約５０μｍにな
るように調整されている。
に示す。図４はフラットパッケージの場合、図５はＬＳ
Ｉチップの場合である。フラットパッケージの場合、接
合間隙はリード４の成形時のバラツキによって数十〜数
百μｍの範囲に分布している。磁性長尺体１６の長さに
比べて接合間隙の距離が数倍以上広くなった場合でも、
磁性をもつリード４及び配線パターン７にすれば、磁性
長尺体１６がリード４と配線パターン７間を継ぐように
直線状に配列するように磁気力が働くため、はんだ接合
部８の中央，上部，下部に磁性長尺体１６は適当に分配
される。ＬＳＩチップの場合には、接合間隙は供給する
はんだ材の量によって一率に決定され、約５０μｍにな
るように調整されている。
【００１８】上記接合方法によれば、従来のはんだ接合
工程に短時間の磁場を印加する工程を設けただけで、電
子部品２５と配線基板６のはんだ接合部８の内部にはん
だに比べ高強度の金属繊維等からなる磁性長尺体１６を
接合面に垂直な方向に配向させて複合材化できるので、
従来と同等の製造コストではんだ接合部８の疲労寿命を
著しく向上することができる。また、磁石を回転させる
ことによって磁性長尺体１６を動かし溶融したはんだを
撹拌することができるので、はんだ内部のフラックスの
残留やボイドの発生を著しく減少させることができ、は
んだ接合部８の信頼性さらには電子装置としての信頼性
を向上することが可能となる。
工程に短時間の磁場を印加する工程を設けただけで、電
子部品２５と配線基板６のはんだ接合部８の内部にはん
だに比べ高強度の金属繊維等からなる磁性長尺体１６を
接合面に垂直な方向に配向させて複合材化できるので、
従来と同等の製造コストではんだ接合部８の疲労寿命を
著しく向上することができる。また、磁石を回転させる
ことによって磁性長尺体１６を動かし溶融したはんだを
撹拌することができるので、はんだ内部のフラックスの
残留やボイドの発生を著しく減少させることができ、は
んだ接合部８の信頼性さらには電子装置としての信頼性
を向上することが可能となる。
【００１９】上記接合方法においては、加熱にホットガ
ス２６を用いているが、従来用いられている熱源である
赤外線光ビーム、レーザ、気化潜熱、、ヒーター等のい
ずれを用いるはんだ接合方式であってもよい。またはん
だ材料の供給方法も、はんだペーストに限るものではな
い。
ス２６を用いているが、従来用いられている熱源である
赤外線光ビーム、レーザ、気化潜熱、、ヒーター等のい
ずれを用いるはんだ接合方式であってもよい。またはん
だ材料の供給方法も、はんだペーストに限るものではな
い。
【００２０】図６は、非磁性材中に混合する磁性長尺体
１６の例を示し、同図（ａ）は縦断面、同図（ｂ）は横
断面である。同図において、３２は強磁性体材料である
Ｆｅ，Ｃｏ，Ｆｅ−Ｎｉ合金、Ｆｅ−Ｎｉ−Ｃｏ合金等
でできた磁性コア材で、アスペクト比が２倍以上の針状
あるいは繊維状をしている。製造方法は、水素還元法、
蒸着法等の金属ひげ結晶成長法でもよいし、線引きによ
って細線化し、それを切断する方法あるいは金属面を断
面的に削って短繊維状とするビビリ加工法でもよい。３
３は非磁性材とぬれ性が良く、磁性コア材３２との密着
性あるいは接合性に優れるＣｕ，Ａｕ，Ｎｉ，Ａｇ等の
表面層である。この表面層３３のコーティング方法は、
スパッタ磁着法が良いが、ＣＶＤ法や化学メッキの手法
を用いても良い。スパッタ磁着法の場合、繊維状の試料
を下に置き、振動をかけて試料を撹拌しながら上方から
スパッタ磁着する方法を採ればムラのない全周均一な膜
を形成できる。膜を形成した後は真空中で加熱処理を行
って膜とコアの密着性を向上する。上記磁性長尺体によ
れば、はんだすなわち非磁性材とのぬれ性に劣る強磁性
体の磁性コア材３２を用いても容易にぬれが生じるた
め、磁場印加時の配向がより確実に行われ、しかもはん
だと磁性長尺体との接合強度が増すため、はんだ接合部
８としての疲労寿命向上がさらに図れる。
１６の例を示し、同図（ａ）は縦断面、同図（ｂ）は横
断面である。同図において、３２は強磁性体材料である
Ｆｅ，Ｃｏ，Ｆｅ−Ｎｉ合金、Ｆｅ−Ｎｉ−Ｃｏ合金等
でできた磁性コア材で、アスペクト比が２倍以上の針状
あるいは繊維状をしている。製造方法は、水素還元法、
蒸着法等の金属ひげ結晶成長法でもよいし、線引きによ
って細線化し、それを切断する方法あるいは金属面を断
面的に削って短繊維状とするビビリ加工法でもよい。３
３は非磁性材とぬれ性が良く、磁性コア材３２との密着
性あるいは接合性に優れるＣｕ，Ａｕ，Ｎｉ，Ａｇ等の
表面層である。この表面層３３のコーティング方法は、
スパッタ磁着法が良いが、ＣＶＤ法や化学メッキの手法
を用いても良い。スパッタ磁着法の場合、繊維状の試料
を下に置き、振動をかけて試料を撹拌しながら上方から
スパッタ磁着する方法を採ればムラのない全周均一な膜
を形成できる。膜を形成した後は真空中で加熱処理を行
って膜とコアの密着性を向上する。上記磁性長尺体によ
れば、はんだすなわち非磁性材とのぬれ性に劣る強磁性
体の磁性コア材３２を用いても容易にぬれが生じるた
め、磁場印加時の配向がより確実に行われ、しかもはん
だと磁性長尺体との接合強度が増すため、はんだ接合部
８としての疲労寿命向上がさらに図れる。
【００２１】図７は、磁性長尺体１６の他の例を示す。
磁性コア材３２をＳｉＣ，Ｃ，Ｂ等の非磁性無機材３４
を用いた場合でも、その表面に強磁性の磁性被覆材３５
をコーティングし、さらにははんだとのぬれ性に優れる
表面層３３をコーティングすれば磁場印加接合用の磁性
長尺体１６として用いることができる。上記磁性長尺体
によれば、コア材質を自由に選択できるため、複合材化
による接合部の特性調整が可能となる。Ｃｕのコアを用
いれば導電性の改善ができ、Ｃのコアを用いれば磁性長
尺体の配列方向の熱膨張率を下げられる効果がある。ま
た、安価な磁性長尺体を使用でき材料コストの低減が図
れる。
磁性コア材３２をＳｉＣ，Ｃ，Ｂ等の非磁性無機材３４
を用いた場合でも、その表面に強磁性の磁性被覆材３５
をコーティングし、さらにははんだとのぬれ性に優れる
表面層３３をコーティングすれば磁場印加接合用の磁性
長尺体１６として用いることができる。上記磁性長尺体
によれば、コア材質を自由に選択できるため、複合材化
による接合部の特性調整が可能となる。Ｃｕのコアを用
いれば導電性の改善ができ、Ｃのコアを用いれば磁性長
尺体の配列方向の熱膨張率を下げられる効果がある。ま
た、安価な磁性長尺体を使用でき材料コストの低減が図
れる。
【００２２】図８及び図９は、磁場印加はんだ接合を行
うための装置において、磁場印加装置を電磁石で構成し
た例を示す。図８は、横方向から見た装置の概略構成
図、図９は図８のIX−IX線断面方向から見た装置の概略
構成図を示す。同図において、３６はコイル３７と磁芯
３８で構成される電磁石を支える強磁性体の筺体であ
る。この筺体３６内には電磁石が過熱することを防ぐた
め冷却孔３９が設けられており、内部が水冷されてい
る。電磁石は配線基板６の左右と上下に計４個設けられ
ている（図９）。上下の電磁石、左右の電磁石はそれぞ
れ対になって働き、回転の磁場変動を加える必要のある
場合は、各対の電磁石を時分割的にかつ電流方向を交互
に逆転させて駆動させる。はんだ凝固時は上下の電磁石
を駆動させた状態に維持しておく。図の４０，４１は電
流方向を反転可能な電源で、４２，４３はスイッチング
回路である。本装置によれば、磁場強度を流す電流によ
って調整可能なため、被接合部品の大きさや形状に合わ
せて装置を変えることなく印加磁場を最適な強さにする
ことができる。また磁場の回転を装置を動かすことなく
電気的操作のみで行えるため、装置の小型化が可能で、
消耗部分がないため長寿命であるという利点がある。
うための装置において、磁場印加装置を電磁石で構成し
た例を示す。図８は、横方向から見た装置の概略構成
図、図９は図８のIX−IX線断面方向から見た装置の概略
構成図を示す。同図において、３６はコイル３７と磁芯
３８で構成される電磁石を支える強磁性体の筺体であ
る。この筺体３６内には電磁石が過熱することを防ぐた
め冷却孔３９が設けられており、内部が水冷されてい
る。電磁石は配線基板６の左右と上下に計４個設けられ
ている（図９）。上下の電磁石、左右の電磁石はそれぞ
れ対になって働き、回転の磁場変動を加える必要のある
場合は、各対の電磁石を時分割的にかつ電流方向を交互
に逆転させて駆動させる。はんだ凝固時は上下の電磁石
を駆動させた状態に維持しておく。図の４０，４１は電
流方向を反転可能な電源で、４２，４３はスイッチング
回路である。本装置によれば、磁場強度を流す電流によ
って調整可能なため、被接合部品の大きさや形状に合わ
せて装置を変えることなく印加磁場を最適な強さにする
ことができる。また磁場の回転を装置を動かすことなく
電気的操作のみで行えるため、装置の小型化が可能で、
消耗部分がないため長寿命であるという利点がある。
【００２３】
【発明の効果】本発明の半導体装置によれば、電子部品
や半導体部品を熱膨張率の異なる配線基板に実装する場
合において、はんだ接合部内に一定方向に配列した磁性
長尺体を分散させたので、その磁性長尺体が補強材の役
割を果たし該はんだ接合部の疲労寿命を著しく向上させ
ることができ、半導体装置の信頼性を向上できる。
や半導体部品を熱膨張率の異なる配線基板に実装する場
合において、はんだ接合部内に一定方向に配列した磁性
長尺体を分散させたので、その磁性長尺体が補強材の役
割を果たし該はんだ接合部の疲労寿命を著しく向上させ
ることができ、半導体装置の信頼性を向上できる。
【図１】本発明の半導体装置を製造する磁場印加接合法
を示し、（ａ）〜（ｃ）は各工程を示す図である。
を示し、（ａ）〜（ｃ）は各工程を示す図である。
【図２】本発明の半導体装置を製造する磁場印加接合装
置の構成図である。
置の構成図である。
【図３】図２のIII−III線断面図である。
【図４】フラットパッケージの磁場印加はんだ接合部の
断面図である。
断面図である。
【図５】ＬＳＩチップの磁場印加はんだ接合部の断面図
である。
である。
【図６】磁性長尺体の一例を示し、（ａ）は縦断面図、
（ｂ）は横断面図である。
（ｂ）は横断面図である。
【図７】磁性長尺体の他の例を示し、（ａ）は縦断面
図、（ｂ）は横断面図である。
図、（ｂ）は横断面図である。
【図８】本発明の半導体装置を製造する異なる磁場印加
接合装置の構成図である。
接合装置の構成図である。
【図９】図８のIX−IX線断面図である。
【図１０】従来のフラットパッケージ接合部の断面図で
ある。
ある。
【図１１】従来のＬＳＩチツプ接合部の断面図である。
【図１２】疲労発生及び進展状況の説明図である。
【図１３】疲労発生及び進展状況の説明図である。
１３ 被接合部材 １４ 被接合部材 １５ 非磁性材 １６ 磁性長尺体 ３２ 磁性コア材 ３３ 表面層 ３４ 非磁性無機材 ３５ 磁性被覆材
───────────────────────────────────────────────────── フロントページの続き (72)発明者 志田 朝彦 茨城県日立市久慈町4026番地 株式会社 日立製作所 日立研究所内 (72)発明者 松坂 矯 茨城県日立市久慈町4026番地 株式会社 日立製作所 日立研究所内
Claims (2)
- 【請求項１】 半導体チップがパッケージ内部に納めら
れ外部に導通用のリードが延出されてなる電子部品と、
前記リードがはんだ接合された配線基板とを備えたフラ
ットパッケージ型の半導体装置において、前記はんだ接
合部は非磁性の接合材中に磁性長尺体が接合面と略直交
方向に配列されたものであることを特徴とする半導体装
置。 - 【請求項２】 導通用の電極を有するＬＳＩチップが配
線基板の配線電極とはんだ接合された半導体装置におい
て、前記はんだ接合部は非磁性の接合在中に磁性長尺体
が接合面と略直交方向に配列されたものであることを特
徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6236613A JP2521891B2 (ja) | 1994-09-30 | 1994-09-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6236613A JP2521891B2 (ja) | 1994-09-30 | 1994-09-30 | 半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62004262A Division JPH0746626B2 (ja) | 1987-01-12 | 1987-01-12 | 接合用材料 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH088531A JPH088531A (ja) | 1996-01-12 |
| JP2521891B2 true JP2521891B2 (ja) | 1996-08-07 |
Family
ID=17003244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6236613A Expired - Lifetime JP2521891B2 (ja) | 1994-09-30 | 1994-09-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2521891B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2695611B2 (ja) | 1993-02-22 | 1998-01-14 | エイ・ティ・アンド・ティ・コーポレーション | 磁性粒子を含むハンダ材料とその製造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5915100B2 (ja) * | 2011-11-10 | 2016-05-11 | セイコーエプソン株式会社 | ミラーデバイス、ミラーデバイスの製造方法、光スキャナーおよび画像形成装置 |
-
1994
- 1994-09-30 JP JP6236613A patent/JP2521891B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2695611B2 (ja) | 1993-02-22 | 1998-01-14 | エイ・ティ・アンド・ティ・コーポレーション | 磁性粒子を含むハンダ材料とその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH088531A (ja) | 1996-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI304006B (en) | Tin/indium lead-free solders for low stress chip attachment | |
| EP0396484B1 (en) | Solder column connection | |
| JPH06268366A (ja) | マイクロコンタクト・スペーサ | |
| KR100680022B1 (ko) | 기판의 휨 저감 구조 및 기판의 휨 저감 방법 | |
| US5907187A (en) | Electronic component and electronic component connecting structure | |
| JPH08125325A (ja) | 電子部品の実装方法 | |
| TWI330876B (en) | Method for forming multi-layer bumps on a substrate | |
| JP2517843B2 (ja) | 磁場印加接合方法 | |
| JP2521891B2 (ja) | 半導体装置 | |
| JPH11186331A (ja) | 半導体装置およびその製造方法 | |
| JP6398499B2 (ja) | 電子装置及び電子装置の製造方法 | |
| JPH0746626B2 (ja) | 接合用材料 | |
| JP2000223514A (ja) | 接合材料及びバンプ | |
| JPH07288255A (ja) | はんだバンプの形成方法 | |
| JP4590783B2 (ja) | はんだボールの形成方法 | |
| US6471111B1 (en) | Method and apparatus for acoustic pressure assisted wave soldering | |
| JPH1032283A (ja) | 半田バンプを有する配線基板およびその製造方法 | |
| JP2004006926A (ja) | 半田バンプを有する配線基板及びその製造方法及び平坦化治具 | |
| JPH10117065A (ja) | バンプ付きワークの半田付け方法 | |
| JPH07120688B2 (ja) | マイクロ継手構造 | |
| JP3402620B2 (ja) | ベアチップの高密度実装方法 | |
| JP3078516B2 (ja) | 中継基板、ｉｃ搭載基板と中継基板の接続体、ｉｃ搭載基板と中継基板と取付基板とからなる構造体 | |
| JPH10189666A (ja) | 半田ボール搭載用キャリアフィルム及びその製造方法ならびに半田ボール搭載方法 | |
| JP3651389B2 (ja) | 電子部品の冷却構造およびこの冷却構造を有する電子回路装置 | |
| JP2002057242A (ja) | エリアアレイ型半導体パッケージ |