RU2001114563A - Signal Delay Device - Google Patents

Signal Delay Device

Info

Publication number
RU2001114563A
RU2001114563A RU2001114563/09A RU2001114563A RU2001114563A RU 2001114563 A RU2001114563 A RU 2001114563A RU 2001114563/09 A RU2001114563/09 A RU 2001114563/09A RU 2001114563 A RU2001114563 A RU 2001114563A RU 2001114563 A RU2001114563 A RU 2001114563A
Authority
RU
Russia
Prior art keywords
pulse counter
output
binary pulse
input
directional
Prior art date
Application number
RU2001114563/09A
Other languages
Russian (ru)
Other versions
RU2210181C2 (en
Inventor
Игорь Иванович Дикарев
Игорь Викторович Лопашов
Геннадий Иванович Шишкин
Original Assignee
Российский Федеральный Ядерный Центр - Всероссийский Научно-Исследовательский Институт Экспериментальной Физики
Министерство Российской Федерации по атомной энергии
Filing date
Publication date
Application filed by Российский Федеральный Ядерный Центр - Всероссийский Научно-Исследовательский Институт Экспериментальной Физики, Министерство Российской Федерации по атомной энергии filed Critical Российский Федеральный Ядерный Центр - Всероссийский Научно-Исследовательский Институт Экспериментальной Физики
Priority to RU2001114563/09A priority Critical patent/RU2210181C2/en
Priority claimed from RU2001114563/09A external-priority patent/RU2210181C2/en
Publication of RU2001114563A publication Critical patent/RU2001114563A/en
Application granted granted Critical
Publication of RU2210181C2 publication Critical patent/RU2210181C2/en

Links

Claims (1)

Устройство для задержки сигналов, содержащее двунаправленные ключи по числу разрядов двоичного счетчика импульсов, тактовый вход которого подключен к тактовому входу устройства, выход которого через резистор соединен с плюсовой шиной питания устройства и непосредственно - с входом двунаправленного ключа, соответствующего младшему разряду двоичного счетчика импульсов, выход каждого двунаправленного ключа соединен с первым контактом соответствующего коммутирующего узла, отличающееся тем, что прямые выходы разрядов двоичного счетчика импульсов соединены с управляющими входами соответствующих двунаправленных ключей, вход каждого из которых соединен с вторым контактом соответствующего коммутирующего узла, выход каждого двунаправленного ключа, соответствующего предыдущему разряду двоичного счетчика импульсов, соединен с входом двунаправленного ключа, соответствующего последующему разряду двоичного счетчика импульсов, выход двунаправленного ключа, соответствующего старшему разряду двоичного счетчика импульсов, подключен к общей шине питания устройства.A device for delaying signals, containing bi-directional keys by the number of bits of the binary pulse counter, the clock input of which is connected to the clock input of the device, the output of which is connected through the resistor to the plus power bus of the device and directly to the input of the bi-directional key corresponding to the lowest bit of the binary pulse counter, output each bi-directional key is connected to the first contact of the corresponding switching node, characterized in that the direct outputs of the bits of the binary counter and the pulses are connected to the control inputs of the corresponding bi-directional keys, the input of each of which is connected to the second contact of the corresponding switching node, the output of each bi-directional key corresponding to the previous bit of the binary pulse counter is connected to the input of the bi-directional key corresponding to the subsequent bit of the binary pulse counter, the output of the bi-directional key corresponding to the high order of the binary pulse counter is connected to the device’s common power bus.
RU2001114563/09A 2001-05-28 2001-05-28 Facility to delay signals RU2210181C2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2001114563/09A RU2210181C2 (en) 2001-05-28 2001-05-28 Facility to delay signals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2001114563/09A RU2210181C2 (en) 2001-05-28 2001-05-28 Facility to delay signals

Publications (2)

Publication Number Publication Date
RU2001114563A true RU2001114563A (en) 2003-05-27
RU2210181C2 RU2210181C2 (en) 2003-08-10

Family

ID=29245507

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2001114563/09A RU2210181C2 (en) 2001-05-28 2001-05-28 Facility to delay signals

Country Status (1)

Country Link
RU (1) RU2210181C2 (en)

Similar Documents

Publication Publication Date Title
DE3687407D1 (en) Logical circuit with interconnected multi-port flip-flops.
KR0147197B1 (en) Pwm circuit of the multi-channel
WO2004104820A3 (en) A sum bit generation circuit
RU2001114563A (en) Signal Delay Device
KR910013751A (en) NRZ / CMI (II) Code Inverter
SU364964A1 (en) ALL-UNION PAT? 111110-1 SHYAP?
SU1180871A1 (en) Walsh function generator
RU2007031C1 (en) Code converter
SU473181A1 (en) Device for comparing binary numbers
SU1290538A1 (en) Converter of variable-length serial code to parallel code
SU1420667A1 (en) Pulse counter
SU1370782A1 (en) Pulse repetition rate divider
SU847509A1 (en) Decoder
RU2000108856A (en) REVERSE PULSE COUNTER WITH VARIABLE ACCOUNT MODULE
SU1748241A1 (en) Digital pulse-width modulator
RU2030115C1 (en) Electronic key of morse code
RU2002119249A (en) Shift register
SU1145425A1 (en) Device for control of pulse-width converter
SU1117622A1 (en) Walsh function generator
SU1198533A1 (en) Device for simulating phase jitter of pulses of code sequence
SU1185601A1 (en) Forward=backward counter
CA1265251A (en) Signal conversion circuits
SU1529444A1 (en) Binary counter
RU1817241C (en) Pulse counter
SU1034184A1 (en) Device for selecting channel