SU1185601A1

SU1185601A1 - Forward=backward counter

Info

Publication number: SU1185601A1
Application number: SU833650706A
Authority: SU
Inventors: Валентин Викторович Климов
Original assignee: Институт горного дела
Priority date: 1983-10-11
Filing date: 1983-10-11
Publication date: 1985-10-15

Abstract

1. РЕВЕРСИВНЫЙ СЧЕТЧИК, содержащий N разр дов, каждый из которых содержит первый и второй счетные входы, RS-триггер с пр мым и инверсным выходами, первьй элемент ИЛИ, отличающийс тем, что, с целью повьпнени достоверности функционировани при перекрытии импульсов по счетным входам, в каждьй раз . р д введены второй элемент ИЛИ, первый и второй импульсные ключи с прекращением коммутации при измелении сигнала управлени , их входы коммутации С вл ютс соответственно первым и вторым счетными входами разр да , а парафазные входы управлени V, V подключены соответственно к пр мому и инверсному выходам RS-триггера , на входах S и R которого установлены соответственно первый и второй элеме 1ты ИЛИ, первые и вторые входу, которых подключены соответственно к первым и вторым выходам первого и второго импульсных ключей с прекращением коммутации при изменении сигнала управлени , третий и четвертый выходы которых вл ютс первым и (Л вторым импульсными выходами разр да , которые соединены соответственна с вторым и первым счетными входами последующего разр да и образуют соответственно канал вычитани и сложени . ч1. REVERSIBLE COUNTER, containing N bits, each of which contains the first and second counting inputs, an RS flip-flop with direct and inverse outputs, the first OR element, characterized in that, in order to verify the reliability of operation when the pulses overlap on the counting inputs every time. the second element OR, the first and second pulse switches are entered with the switching off when the control signal is crushed, their switching inputs C are the first and second counting inputs of the discharge, respectively, and the paraphase control inputs V and V are connected respectively to the forward and inverse outputs RS-flip-flop, on the inputs S and R of which the first and second elements 1 of OR are installed, respectively, the first and second inputs of which are connected respectively to the first and second outputs of the first and second pulse keys with the cessation of mutations when the control signal changes, the third and fourth outputs of which are the first and (L second pulse outputs of the discharge, which are connected respectively to the second and first counting inputs of the subsequent discharge and form respectively the subtraction and addition channel. h

Description

2.Счетчик ПОП.1, отличающий с тем, что в каждый разр д , введен третий элемент ИЛИ, первый и второй входы которого соединены соответственно с третьим входом первого элемента ИЛИ, шиной установки и с третьим входом второго элемента ИЛИ, шиной сброса, а выход третьего элемента ИЛИ соединен с входами запрещени коммутации первого и второго импульсных ключей с прекращением коммутации при изменении сигнала управлени .2. Counter POP.1, characterized in that at each discharge, a third OR element is introduced, the first and second inputs of which are connected respectively to the third input of the first OR element, the installation bus and the third input of the second OR element, the reset bus, and the output of the third element OR is connected to the inputs of the switching prohibition of the first and second pulse keys with the cessation of switching when the control signal changes.

3.Счетчик по пп.1 и 2, о т л и.чающийс тем, что в нем импульсный ключ с прекращением коммутации при изменении сигнала управлени содержит п ть элементов ШШ-НЕ, инвертор и два элемента И, причем первый и второй, второй и третий, третий и четвертый, п тый и первый.3. The counter according to claims 1 and 2, which is based on the fact that it contains a pulse key with switching off when the control signal changes, it contains five elements SH-NOT, an inverter and two elements AND, the first and second, second and third, third and fourth, fifth and first.

п тый и четвертьй элементы ИЛИ-НЕ соединены между собой по схеме триггера , третьи входы второго и третьего элементов ИЛИ-НЕ соединены и подключены .к выходу инвертора, вход которого вл етс входом коммутации С, выходы второго и третьего элементов ИЛИ-НЕ подключены к первым входам соответственно первого и BTofSoго элементов И, выходы которых вл ютс соответственно первьм и вторым .выходами, а вторые входы первого и Второго элементов И подключены соответственно к выходам четвертого и первого элементов ИЛИ-НЕ, третьи Входы которых вл ютс соответственйо пр мым и инверсным входами парафазного входа управлени устройства, выходы второго и третьего элементов ИЛИ-НЕ вл ютс третьим и четвертым выходами, .the fifth and fourth OR-NOT elements are interconnected according to a trigger scheme, the third inputs of the second and third OR-NOT elements are connected and connected to the output of the inverter, whose input is the switching input C, the outputs of the second and third OR elements are NOT connected to the first inputs of the first and BT of the AND elements, respectively, whose outputs are the first and second outputs respectively, and the second inputs of the first and second elements of AND, respectively, are connected to the outputs of the fourth and first elements of OR-NO, the third inputs of which are The respective direct and inverse inputs of the paraphase control input of the device, the outputs of the second and third elements OR are NOT the third and fourth outputs,.

Изобретение относитс к импуль.сной технике и может быть использовано в устройствах и системах вычислительной техники и автоматики, в измерительных устройствах, а также в микроэлектронике дл создани микросхем реверсивных счетчиков импульсов Цель изобретени - повышение достоверности функционировани при перекрытии импульсов на первом и втором счетных входах и, кроме того, получение на выходе устройства при его применении в качестве делител частоты импульсов с параметрами входных импульсов.The invention relates to a pulse technique and can be used in devices and computer systems and automation, in measuring devices, as well as in microelectronics to create microchips for reversing pulse counters. The purpose of the invention is to increase the reliability of operation when overlapping pulses at the first and second counting inputs and in addition, receiving at the output of the device when it is used as a frequency divider pulses with the parameters of the input pulses.

На фиг. 1 изображен реверсивный счетчик импульсов; на фиг. 2 - временные диаграммы работы устройства; на фиг. 3 - импульсный ключ с прекращением коммутации при изменении сигнала управлени .FIG. 1 shows a reversible pulse counter; in fig. 2 - time diagrams of the device; in fig. 3 - pulse key with switching off when the control signal is changed.

Устройство содержит разр ды 1.1 и 1.2, RS-триггеры 2.1 и 2.2, пер . вый и второй импульсные ключи 3.1, 3.2 и 4.1, 4.2 с приращением коммутации при изменении сигнала управлени , первый, второй и третий элементы 5.1, 5.2; 6.1, 6.2 и 7.1The device contains bits 1.1 and 1.2, RS-flip-flops 2.1 and 2.2, trans. the left and second pulse switches 3.1, 3.2 and 4.1, 4.2 with the increment of switching when the control signal changes, the first, second and third elements 5.1, 5.2; 6.1, 6.2 and 7.1

и 7.2 ИЛИ, вход 8 установки, вход 9 сброса, пр мой и инверсный выходыand 7.2 OR, setup input 8, reset input 9, direct and inverse outputs

10.1,10.2 и 11.1 и 11.2, которые соединены соответственно с парафазными входами управлени V, V первого и второго импульсных ключей 3.1, 3.2 и 4.1, 4.2, первый и второй счетные входы 12.1, 12.2 и 13.1 и10.1,10.2 and 11.1 and 11.2, which are connected respectively to the paraphase control inputs V, V of the first and second pulse keys 3.1, 3.2 and 4.1, 4.2, the first and second counting inputs 12.1, 12.2 and 13.1 and

13.2,которые соединены с входами коммутации. С тех же импульсных . ключей, которые имеют по 4 выхода, их первые и вторые выходы 14.1, 14.2 и 15.1, 15.2 соединены с первыми и вторыми входами первого и второго элементов ИЛИ 5.1, 5.2 и 6.1, 6.2,13.2, which are connected to the switching inputs. From the same pulse. keys that have 4 outputs, their first and second outputs 14.1, 14.2 and 15.1, 15.2 are connected to the first and second inputs of the first and second elements OR 5.1, 5.2 and 6.1, 6.2,

а третьи и четвертые выходы 16.1, 16.2 и 17.1, 17.2 импульсных ключей вл ютс соответственно первым и вторым импульсными выходами разр да и соединены с вторым и первым счетными входами последующего разр да, шина 8 установки и шина 9 сброса соединены с первыми и вторыми входами элементов 7.1 и 7.2 и с третьими входами элементов 5.1, 5.2 и 6.1, 6.2.and the third and fourth outputs 16.1, 16.2 and 17.1, 17.2 of the pulse keys are respectively the first and second pulse outputs of the discharge and are connected to the second and first counting inputs of the subsequent discharge, the installation bus 8 and the reset bus 9 are connected to the first and second inputs 7.1 and 7.2 and with the third inputs of elements 5.1, 5.2 and 6.1, 6.2.

Счетчик работает следующим образом ,The counter works as follows,

Подача импульса 18 на вход 12.1 счетчика приводит к переключению триг3 гера 2.1 в ссюто нне 1, при этом на выходе 10.1 триггера 2.1 формируетс фронт импульса 19. Подача второго импульса на вход 12..1 - импульса 20 приводит к переключению триггера 2.1 в состо ние О и к коммута ции импульса 20 на импульсный вход 17.1 триггера 2.1 - импульс 21,- причем импульс 21 поступает на счетный вход 12.2 разр да 1.2 и переключает его в состо ние 1. Таким образом , на вход 12.1 подано 2 импульса, и в счетчике также записано число (10),. Подача третьего импульса 22 на вход 12.1 счетчика приводит снова к переключению триггера 2.1 в состо ние 1 и к формированию фронта импульса 23 на выходе триггера 2.1 Подача импульса на второй вход 13.1 импульс 24, приводит к переключению триггера 2.1 в состо ние О. Аналогично действуют импульсы 25 и 26, при этом на выходе триггера 2.1 формируетс импульс 27j а триггер 2.1 оказываетс в состо нии О. Импульс 28 снова переключает в состо ние 1 триггер 2.1, на выходе 10.1 триггера формируетс фронт импульса 29, кроме того, импульс 28 коммутируетс на выход 16.1 триггера 2.1Applying pulse 18 to the input 12.1 of the counter leads to switching trigger 3 2.1 in ssyuto no 1, while output 10.1 of trigger 2.1 generates pulse front 19. Applying a second pulse to input 12..1 - pulse 20 causes switching of trigger 2.1 to the state O and to the switching of the pulse 20 to the pulse input 17.1 of the trigger 2.1 - pulse 21, - and the pulse 21 is fed to the counting input 12.2 of bit 1.2 and switches it to state 1. Thus, to the input 12.1 there are 2 pulses, and in the counter the number (10) is also recorded. The supply of the third pulse 22 to the input 12.1 of the counter leads again to trigger 2.1 switching to state 1 and to the formation of a pulse 23 at the trigger output 2.1. Applying a pulse to the second input 13.1 pulse 24 causes the trigger 2.1 to switch to state O. Similarly, the pulses act 25 and 26, while the output of the trigger 2.1 generates a pulse 27j and the trigger 2.1 turns into the state O. The pulse 28 again switches to the state 1 trigger 2.1, at the output 10.1 of the trigger the pulse front 29 is formed, moreover, the pulse 28 is switched to the output 16.1 trigger 2. one

Фиг. Z 014 импульс 30 поступает на вход 13.2 триггера 2.2 и переключает его в состо ние О. Импульс 31 переключает триггер 2.1 в состо ние О, при этом формируетс срез импульса 29. Импульсы 32 и 33 формируют на выходе 10.1 триггера 2.1 импульс 34. Подаваемые на входы 12.1 и 13.1 импульсы могут перекрыватьс (импульсы 32 и 33). Совпадени фронтов, естественно, не допускаютс . У импульсного ключа 3.1 не используетс третий выход, а у импульсного ключа 4.1 - четвертый выход. Различие выходов ключей 3.1 и 4.1, которые использованы дл образовани импульсных выходов 16.1 и 17.1, обуславливает их различное назначение - дл канала вычитани и канала сложени . Импульсные ключи 3.1 и 3.2 (или 4.1 и 4.2) коммутируют импульсы, подаваемые на вход коммутации С (фиг. 3) в зависимости от сигнала управлени V на первый и третий выходы или на второй и четвертый выходы . Если , то подаваемые на вход С импульсы коммутируютс на первый и третий выходы. При импульсы коммутируютс на второй и четвертый выходы.FIG. Z 014 pulse 30 is fed to input 13.2 of trigger 2.2 and switches it to state O. Pulse 31 switches trigger 2.1 to state O, and a pulse slice is formed 29. Pulses 32 and 33 form pulse 10 at output 10.1 of trigger 2.1. inputs 12.1 and 13.1 pulses may overlap (pulses 32 and 33). Matching fronts are naturally not allowed. With the pulse key 3.1, the third output is not used, and with the pulse key 4.1 the fourth output is not used. The differences in the outputs of keys 3.1 and 4.1, which are used to form the pulse outputs 16.1 and 17.1, determine their different purposes - for the subtraction channel and the addition channel. The pulse switches 3.1 and 3.2 (or 4.1 and 4.2) switch the pulses applied to the switching input C (Fig. 3) depending on the control signal V on the first and third outputs or on the second and fourth outputs. If, then the pulses applied to the input C are switched to the first and third outputs. When the pulses are switched to the second and fourth outputs.

Claims

1. A REVERSE COUNTER containing N bits, each of which contains the first and second counter inputs, RS-flip-flop with direct and inverse outputs, the first OR element, characterized in that, in order to increase the reliability of operation when the pulses overlap the counting inputs, each digit, the second OR element, the first and second pulse keys with switching off when the control signal changes, their switching inputs C are the first and second counting inputs of the discharge, and the paraphase control inputs V, V are are connected, respectively, to the direct and inverse outputs of the RS-flip-flop, at the inputs S and R of which the first and second elements OR, the first and second inputs, respectively, are connected, which are connected respectively to the first and second outputs of the first с second pulse keys with the termination of switching when the control signal changes , the third and fourth g outputs of which are the first and second pulse outputs of the discharge, which are connected respectively to the second and first counting inputs of the subsequent discharge and form respectively itany and addition.

'4 ω cz

Fig /

2. The counter according to claim 1, characterized in that a third OR element is introduced into each bit, the first and second inputs of which are connected respectively to the third input of the first OR element, the installation bus and the third input of the second OR element, the reset bus and the output of the third OR element is connected to the inputs of the prohibition of switching the first and second pulse keys with the termination of switching when the control signal changes.

3. The counter according to claims 1 and 2, characterized in that it contains a pulse switch with the termination of switching when the control signal changes, contains five elements SH1I-NOT, an inverter and two elements And, the first and second, second and the third, third and fourth, fifth and first, fifth and fourth elements OR NOT connected to each other according to the trigger circuit, the third inputs of the second and third elements OR NOT connected and connected. to the inverter output, the input of which is switching input C, the outputs of the second and the third elements OR-HE are connected to the first inputs respectively respectively, of the first and second elements AND, the outputs of which are first and second outputs, respectively, and the second inputs of the first and second elements AND are connected respectively to the outputs of the fourth and first elements OR-HE, the third inputs of which are respectively direct and inverse inputs of par. phase control input of the device, the outputs of the second and third elements OR-HE are the third and fourth outputs.