RU2000112158A -
WALSH FUNCTION ANALYZER
- Google Patents
WALSH FUNCTION ANALYZER
Info
Publication number
RU2000112158A
RU2000112158ARU2000112158/09ARU2000112158ARU2000112158ARU 2000112158 ARU2000112158 ARU 2000112158ARU 2000112158/09 ARU2000112158/09 ARU 2000112158/09ARU 2000112158 ARU2000112158 ARU 2000112158ARU 2000112158 ARU2000112158 ARU 2000112158A
1. Анализатор функций Уолша, содержащий группу из N (где N = 2n - число ортогональных составляющих определяемого спектра) аналоговых блоков памяти, информационные входы которых объединены между собой и подключены ко входному зажиму устройства, генератор прямоугольных импульсов, отличающийся тем, что в него дополнительно введены заполненная матрица арифметических блоков размера Nxn, представляющих собой двухвходовые блоки суммирования и блоки вычитания, дешифратор, счетчик и одновибратор, вход запуска которого объединен с тактовым входом счетчика и подключен к выходу генератора прямоугольных импульсов, а выход соединен со входом стробирования дешифратора, управляющие входы которого подключены к информационным выходам счетчика, а каждый j-й выход соединен с управляющим входом j-го аналогового блока памяти, выходы аналоговых блоков памяти соединены соответственно со входами матрицы арифметических блоков, у которой блоки суммирования являются ij-ми (где i= 1. . . n - номер столбца матрицы, а j= 1. . . N - номер строки матрицы) элементами матрицы арифметических блоков при i= 1. . . n,
, (где k= 1, 2, 3. . . 2i-1 - индекс номера группы строк элементов матрицы в i-том столбце, заполненных подряд или только блоками суммирования, или только блоками вычитания), а блоки вычитания являются ij-ми элементами матрицы арифметических блоков при
, причем входы блоков i-го столбца матрицы арифметических блоков подключены к выходам блоков (i-l)-гo столбца (при i= 1. . . n, входы блоков 1-го столбца матрицы подключены к выходам группы аналоговых блоков памяти аналогичным образом) следующим образом: один из входов блока суммирования j-й строки подключен к выходу блока j-й строки, другой вход блока суммирования j-й строки подключен к выходу блока
й строки, вход вычитаемого блока вычитания j-й строки подключен к выходу блока j-й строки, вход уменьшаемого блока вычитания j-й строки подключен к выходу блока
строки; выходы блоков n-го столбца матрицы арифметических блоков соединены соответственно с выходными зажимами анализатора.1. The Walsh function analyzer containing a group of N (where N = 2 n is the number of orthogonal components of the determined spectrum) of analog memory blocks, the information inputs of which are interconnected and connected to the input terminal of the device, a rectangular pulse generator, characterized in that it In addition, a filled matrix of arithmetic blocks of size Nxn, which are two-input summation blocks and subtraction blocks, a decoder, a counter and a single-shot, the trigger input of which is combined with the clock input with sensor and connected to the output of the square-wave pulse generator, and the output is connected to the gating input of the decoder, the control inputs of which are connected to the information outputs of the counter, and each j-th output is connected to the control input of the j-th analog memory block, the outputs of the analog memory blocks are connected respectively to the inputs of the matrix of arithmetic blocks, in which the summing blocks are ij-mi (where i = 1... n is the number of the column of the matrix, and j = 1.. . N is the row number of the matrix) by the matrix elements of arithmetic blocks at i = 1.. . n
, (where k = 1, 2, 3... 2 i-1 is the index of the number of the group of rows of matrix elements in the i-th column, filled in a row or only with summing blocks, or only subtraction blocks), and the subtraction blocks are ij elements of the matrix of arithmetic blocks at
moreover, the inputs of the blocks of the ith column of the matrix of arithmetic blocks are connected to the outputs of the blocks of the (il) -th column (for i = 1. ... n, the inputs of the blocks of the 1st column of the matrix are connected to the outputs of the group of analog memory blocks in a similar way) as follows : one of the inputs of the summing block of the jth row is connected to the output of the block of the jth row, the other input of the summing block of the jth row is connected to the output of the block
of the th row, the input of the subtracted block of subtraction of the jth row is connected to the output of the block of the jth row, the input of the reduced block of subtraction of the jth row is connected to the output of the block
Rows the outputs of the blocks of the nth column of the matrix of arithmetic blocks are connected respectively to the output terminals of the analyzer. 2. Анализатор по п. 1, отличающийся тем, что в первом варианте реализации каждый из блоков суммирования содержит операционный усилитель, выход которого является выходом блока суммирования и через резистор обратной связи соединен с инвертирующим входом операционного усилителя, который через первый дополнительный резистор соединен с шиной нулевого потенциала, которая через второй дополнительный резистор соединена с неинвертирующим входом операционного усилителя, который через первый и второй входные резисторы подключен к первому и второму входам блока суммирования. 2. The analyzer according to claim 1, characterized in that in the first embodiment, each of the summing units contains an operational amplifier, the output of which is the output of the summing unit and is connected through a feedback resistor to the inverting input of the operational amplifier, which is connected to the bus through the first additional resistor zero potential, which is connected through the second additional resistor to the non-inverting input of the operational amplifier, which is connected to the first and second through the first and second input resistors ohm inputs of the summing unit. 3. Анализатор по п. 1, отличающийся тем, что в первом варианте реализации каждый из блоков вычитания содержит операционный усилитель, выход которого является выходом блока вычитания и через резистор обратной связи соединен с инвертирующим входом операционного усилителя, который через первый входной резистор подключен ко входу вычитаемого блока вычитания, вход уменьшаемого которого через второй входной резистор соединен с неинвертирующим входом операционного усилителя, который соединен с шиной нулевого потенциала через дополнительный резистор. 3. The analyzer according to claim 1, characterized in that in the first embodiment, each of the subtraction units contains an operational amplifier, the output of which is the output of the subtraction unit and connected through an feedback resistor to the inverting input of the operational amplifier, which is connected to the input through the first input resistor a deductible subtraction unit, the input of which is reduced through the second input resistor is connected to the non-inverting input of the operational amplifier, which is connected to the zero potential bus through an additional resistor. 4. Анализатор по п. 1, отличающийся тем, что во втором варианте реализации каждый из блоков суммирования содержит первый операционный усилитель, выход которого через первый резистор обратной связи соединен с инвертирующим входом первого операционного усилителя, который через первый и второй входные резисторы подключен к первому и второму входам блока суммирования, выход первого операционного усилителя через третий входной резистор соединен с инвертирующим входом второго операционного усилителя, который через второй резистор обратной связи соединен с выходом второго операционного усилителя, который является выходом блока суммирования, неинвертирующие входы первого и второго операционных усилителей соединены с шиной нулевого потенциала. 4. The analyzer according to claim 1, characterized in that in the second embodiment, each of the summing units contains a first operational amplifier, the output of which through the first feedback resistor is connected to the inverting input of the first operational amplifier, which is connected to the first through the first and second input resistors and to the second inputs of the summing unit, the output of the first operational amplifier through the third input resistor is connected to the inverting input of the second operational amplifier, which is through the second reverse resistor tie connected to the output of the second operational amplifier, which is the output of summing block non-inverting inputs of the first and second operational amplifiers are connected to zero potential bus. 5. Анализатор по п. 1, отличающийся тем, что во втором варианте реализации каждый из блоков вычитания содержит первый операционный усилитель, выход которого через первый резистор обратной связи соединен с инвертирующим входом первого операционного усилителя, который через первый входной резистор подключен ко входу уменьшаемого блока вычитания, выход первого операционного усилителя через второй входной резистор соединен с инвертирующим входом второго операционного усилителя, который через третий входной резистор подключен ко входу вычитаемого блока вычитания и через второй резистор обратной связи соединен с выходом второго операционного усилителя, который является выходом блока вычитания, неинвертирующие входы первого и второго операционных усилителей соединены с шиной нулевого потенциала. 5. The analyzer according to claim 1, characterized in that in the second embodiment, each of the subtraction units contains a first operational amplifier, the output of which through the first feedback resistor is connected to the inverting input of the first operational amplifier, which is connected through the first input resistor to the input of the unit to be reduced subtraction, the output of the first operational amplifier through the second input resistor is connected to the inverting input of the second operational amplifier, which is connected through the third input resistor to the input of the subtractor a readable subtraction unit and through a second feedback resistor is connected to the output of the second operational amplifier, which is the output of the subtraction unit, non-inverting inputs of the first and second operational amplifiers are connected to the zero potential bus.
RU2000112158/09A2000-05-152000-05-15Walsh function analyzer
RU2203504C2
(en)
