Claims (2)
20 два накапливающих сумматора положительных и отрицательных величин, два преобразовател положительных и отрицательных величин в естественную форму, блок обращени кода, сумматор, цифроаналоговый преобразователь и коррелограф . Недостаток известного устройства цифровой коррел ции - больша относительна статистическа погрешность коррел ционной оценки при ограниченном числе выборок. Цель изобретени - повышение точности коррел ционной оценки. Поставленна цель достигаетс тем, что в цифровой коррел тор, содержащий первый и второй блоки пам ти , входы которых вл ютс соответственно первым и вторым входами коррел тора , первые выходы первого и второго блоков пам ти подключены ко входам соответствующих блоков выделе ни пор дков, выход первого из которых подключен ко входу первого блока пам ти знака, выход второго блока выделени пор дков соединен с первым входом второго блока пам ти знака, первый выход которого соединен с его BTopbtM входом, первый выход первого блока пам ти знака и второй выход ет рого блока пам ти знака подключены соответственно к первому и второму входам первого блока элементов И, третий вход которого соединен с выходом першого сумматора, входы которого подключены соответственно ко второму выходу первого блока пам ти знака и к третьему выходу второго блока пам ти знака, выходы блока эле ментов И подключены ко входам преобразователей положительных и отрицательных величин в естественную форму соответственно, выходы которых соеди нены с первым и вторым накапливающими сумматорами, выход первого из кот рых подключен к первому входу второг сумматора, второй вход которого подключен к выходу блока обращени кода вход которого соединен с выходом второго накапливающего сумматора, выход второго сумматора через цифроаналоговый преобразователь соединен со входом блока регистрации, введены три триггера, второй и третий блоки элементов И и блок сложени мантисс, выход которого подключен к четвертому входу первого блока элементЬв И, входы блока сложени мантисс соединены соответственно с выходами второ го и. третьего блоков элементов И и третьего триггера, второй выход . первого блока пам ти подключен к первым входам триггеров, третий -вы|Ход первого блока пам ти подключен ко вторым входам первого и третьего триггеров и к первому входу третьего блока элементов И, второй выход второго блока пам ти соединен со вторым входом второго триггера, третьим входом третьего триггера и первым входом второго блока элементов И, второй и третий входы которого подключены соответственно к выходам первого и второго триггеров, второй вход третьего блока элементов И соединен с выходом второго триггера, выходы второго и третьего блоков элементов И подключены соответственно к первому и второму входам блока сложени мантисс, третий вход которого соединен с выходом третьего триггера. На фиг. 1 приведена схема цифрового коррел тора; на фиг. 2 - схема преобразовател положительных (отрица Тельных) величин в естественную форму; на фиг. 3 - схема блока обращени кода. Цифровой коррел тор содержит блок 1 пам ти, блок 2 выделени пор дков, блок 3 пам ти знака, блок k пам ти, блок 5 выделени пор дков, блок 6 пам ти знака, сумматор 7 пор дков, блок 8 элементов И, накапливающий сумматор 9 дл положительных величин , преобразователи 10 и 11 положительных и отрицательных величин в естественную форму, накапливающий сумматор 12 отрицательных величин, блок 13 обращени кода, сумматор 14, цифроаналоговый преобразователь 15, блок 16 регистрации, три управл ющих триггера 17-19, два блока 20 и 21 элементов И и блок 22 сложени мантисс . - . Преобразователь положительных (отрицательных) величин в естествен- ; ную форму (фиг. 2) содержит блок 23 цифровой задержки, генератор 24 импульсов Сдвига, реверсивный счетчик 25, блок 2б поразр дного сравнени двух чисел, регистр 27 сдвига двоичного кода вправо и влево, блок 28 выходных элементов И. Блок 13 обращени кода (фиг. 3), предназначенный дл преобразовани пр мого кода, в обратный, т.е. дл замены нулей единицами и наоборот, представл ет собой совокупность инверторов 29 число которых равно числу разр дов кода. Коррел тор работает следующим образом. Оцифрованные значени анализируе мых величин x(iut) и y{iut), представленные в нормальной форме (т.е. с помощью знака, пор дка и мантиссы хран тс в блоках 1 и 3 пам ти. Зна чени пор дков (1), ( и ) через блоки 2 и 5 выделени пор дко и блок 8 элементов И поступают на сумматор 7 пор дков, где и вычисл ет с пор док произведени , знаки пере множаемых величин (sign , sign Му на блок элементов И, с помощью которого определ етс знак произведени Полноразр дные модули мантисс / MX,-/ и |М. через блоки 20 и 21 элемен тов И поступают на блок 22 сложени мантисс, на котором вычисл етс приближенна величина их произведени . Триггеры 17-19 вырабатывают соответственно три управл ющих сигнала q ,, Яр и q Q . Управл ющие сигналы сА. принимают единичные значег: ни в случае,-если соответствующие вторые старшие разр ды модулей перемножаемых мантисс М V и М у не равны нулю, в противном случае q / 0 и . Управл ющие сигналы q и qn, пос тупающие на управл ющие входы блоков 20 и 21 элементов И, определ ют вели чину т|эебуемого сдвига мантисс М«-соответственно. Кроме того, сигна qа поступает на второй управл ющий вход блока 20 элементов И и указывает на то, в каком коде необходимо выдать остаток модул мантиссы / чост/ остатком мантиссы здесь понимаетс полноразр дна мантисса без учета старшего значащего разр да.В случае / .|. передаетс через блок 20 элементов И в блок сложени мантисс в пр мом коде. в обратном коде. Полуа при q ченные таким образом частичные произведени поступают на блок 22 сложе ни мантисс, где и формируетс величина приближенного произведени . Дополнительный управл ющий сигнал q вырабатываетс управл ющим триггером 19 и принимает единичное значение в случае, когда ни один из сомножителей или /М I не равен нулю. Так как любое двоичное число, не равное нулю, представленное в нормальной форме, всегда име-ет значащий старший разр д мантиссы, то условием выработки сигнала q(,1 вл етс единичное значение старших разр довдвух сомножителей ( Mvv/ . Управл ющий сигнал q поступает в блок 22 сложени мантисс и вл етс разрешающим дл формировани величины приближенного произведени мантисс. При совпадении знаков сомножителей значени приближенного произведени мантисс и их сумма пор дков одновременно поступают через блок совпадени на вход преобразовател 10 положительных величин в естественную форму, в противном случае приближенное произведение и сумма пор дков поступают на вход преобразовател 11 отрицательных величин в естественную форму. Преобразователь 10 работает следующим образом. С первого выхода блока 8 элементов И двоичный код положительных произведений через выходной регистр последнего поступает на вход преобразовател 10 положительных величин в естественную форму. При этом иеоб-, ходимо отметить, что знак произведени не поступает на преобразователь, так как он учитываетс аппаратурно блоком элементов И. Разр ды пор дка двоичного кода оступают на соответствующие входы двоичного реверсивного счетчика 25, а разр ды мантиссы - на входы регистра 27 сдвига, отведенные дл дробной части числа. Знак пор дка поступает непосредственно на управл ющий вход регистра сдвига двоичного кода (как управл ющий сигнал, определ ющий направление сдвига) и через блок 23 цифровой задержки - на вход генератора 2 импульса сдвига (как управл ющий сигнал запуска последнего). Врем зaдepжкиCTjJJ J) блока 23 определ етс максимальным временем срабатывани уши двоичного реверсивного счетчика 25 или регистра 2 сдвига двоичного кода.Импульс знака пор дка через Ti запускает генератор 2 импульса сдвига, который в зависимости от знака пор дка выдает рибавл емые (+) или вычитаемые (-) игналы на соответствующие входы воичного реверсивного счетчика и дновременно с этим вырабатывает мпульсы сдвига, поступающие на ход регистра сдвига. В двоичном реверсивном счетчике 5 производитс последовательное меньшение (увеличение) предварительо занесенного в него кода пор дка. Выход двоичного реверсивного счётчи ка подключен к одному из входов схе мы поразр дного сравнени , на друго вход .которого поступает нулевой код, что эквивалентно подаче нулевого потенциала. В момент поразр дного совпадени нулевого кода с кодом реверсивного счетчика (иначе, в момент обнулени реверсивного счетчика), схеча поразр дного сравнений вырабатывает управл ющий сигнал Ч ыд в набор выходных элементов И. Последний предназначен дл выдачи преобразованного кода произведени из нормальной формы в ,естественную под действием Чт,)л в накапливающий сумматор 9 положи- , тельных величин. На этом цикл перевода положитель ной величины произведени из нормал ной формы в естественную заканчиваетс . По структуре и работе преобразователь 11 совпадает с преобразовате лем 10, но его вход соединен со вторым входом блока 8 элементов И. С помощью преобразователей 10 и 11 осуществл етс перевод вычисли тельных произведений из нормальной формы в естественную и передача их в соответствующие накапливающие сум маторы. Затем тактовым импульсом блока 1 пам ти, осуществл ющим выборку следующего сомножител , произ водитс обнуление триггеров 17-19, и устройство готово к обработке следующей пары сомножителей. После определени произведений всех сомножителей и их соответству щего накоплени суммарна величина положительных величин непосредствен но, а отрицательных через блок 13 о ращени кода поступают на входы сум матора It. На последнем формируетс окончательна оценка значени кор|рел ционной функции R(k), котора после цифроаналогового преобразовател 15 отмечаетс на ленте корре Лографа блока 16 регистрации. Следующее значение оценки коррел ционной функции определ етс после осуществлени требуемого сдвига k одной входной величины относительно друго Данный сдвиг производитс с помощью цёШТ обратной св зи, имеющейс в блоке 6 пам ти знака. В дальнейшем работа цифрового Коррел тора протекает аналогично и на его выходе фор мируетс приближенна оценка коррел 8 Гионной функции R(k), вычисленна огласно выражению 4t)-.(M .K) i ,.,nxi -nni4.)gryi Mx sig-nMv Ki, (.4)ocT у. 5/gUk) V Методами математического моделировани получены коррел ционные оценки , вычисленные с помощью известного и предлагаемого цифровых коррел торов дл -различных входных сигналов. В частности получены значени коррел ционных функций (нормированные и ненормированные) дл детерминированного сигнала синусоидальной формы, а также дл случайных процессов экспоненциальными и экспоненциальнокосинусными коррел ционными функци ми . Сравнительный анализ результатов моделировани показывает, что точность коррел ционной оценки дл анализируемых сигналов, вычисленна , предлагаемым цифровым коррел тором, увеличиваетс в 1,3-1, раза по сравнению с известным. Така точность позвол ет использовать предлагаемый цифровой коррел тор, например, в системах автоматического управлени радиолокационных устройств. В виду того, что в предлагаемом коррел торе операци приближенного умножени выполн етс , в основном, за один шаг суммировани , а разр дность мантисс анализируемых сигналов выбираетс равной разр дности пор дков , то введение дополнительных блоков практически не приводит к снижению быстродействи . Проведенные расчеты показывают, что увеличение .точности коррел ционной оценки пред (лагаемым. цифровым коррел тором обеспечиваетс за счет увеличени объема оборудовани в среднем на 9,6. Таким образом, предлагаемый цифровой коррел тор способен обеспечить более высокую точность коррел ционной оценки, чем известный, практически без снижени его быстродействи и существенного увеличени объема оборудовани . Формула изобретени Цифровой коррел тор, содержащий первый и второй блоки пам ти, входы которых вл ютс соответственно первым и вторым входами коррел тора, первые выходы первого и второго блоков пам ти подключены ко входам соответствующих блоков выделени пор дков , выход первого из которых подключен ко входу первого блока пам ти знака, выход второго блока выде лени пор дков соединен с первым входом второго блока пам ти знака, первый выход которого соединен с его вторым входом, первый выход первого блока пам ти знака и второй выход второго блока пам ти знака под ключены соответственно к первому и второму входам первого блока элементов И, третий вход которого соединен с выходом первого сумматора, вхо ды которого подключены соответственно ко второму выходу первого блока пам ти знака и к третьему выходу второго блока пам ти знака, выходы блока элементов И подключены ко входам преобразователей положительных .и отрицательных величин в естественную . форму соответственно, выходы которых соединены со входами соответственно первого и второго накапливающих сумматоров, выход первого из которых подключен к первому входу второго сумматора, второй вход которого подключен к выходу блока обращени кода вход которого соединен с выходом второго накапливающего сумматора, выход второго сумматора через цифроаналоговый преобразователь соединен 1910 со входом блока регистрации корреЛ тора, отличающийс тем, что, с целью повышени точности, в него введены три триггера, второй и третий блоки элементов И и блок сложени мантисс, выход которого подключен к четвертому входу первого блока элементов И, входы блока сложени мантисс соединены соответственно с выходами второго и третьего блоков элементов И и третьего триггера, второй выход первого блока пам ти подключен к первым входам триггеров, третий выход первого блока пам ти подключен ко вторым входам первого и третьего триггеров и к первому входу третьего блока элементов И, второй выход второго блока пам ти соединен со вторым входом второго триггера, третьим входом третьего триггера и первым входом второго блока элементов И, второй и третий входы которого подключены соответственно к выходам первого и второго триггеров, второй вход третьего блока элементов И соединен с выходом второго триггера, выходы второго .и третьего блоков элементов И подключены соответственно к первому и второму входам блока сложени мантисс, третий вход которого соединен с выходом третьего триггера. Источники информации, прин тые во внимание при экспертизе 1.Грибанов Ю.И. и др. Автоматические цифровые коррел торы. М., Энерги , 1971, с. 153. 20 two accumulating adders of positive and negative values, two converters of positive and negative values into a natural form, a code inverter, an adder, a digital-analogue converter, and a correlograph. A disadvantage of the known digital correlation device is the large relative statistical error of the correlation estimate with a limited number of samples. The purpose of the invention is to improve the accuracy of the correlation estimate. The goal is achieved by the fact that in a digital correlator containing the first and second memory blocks, whose inputs are the first and second inputs of the correlator, respectively, the first outputs of the first and second memory blocks are connected to the inputs of the corresponding allocation blocks of the order, output the first of which is connected to the input of the first character storage unit, the output of the second order allocation unit is connected to the first input of the second character storage unit, the first output of which is connected to its BTopbtM input, the first output of the first memory storage unit The ka and the second output of the знака ry sign memory block are connected respectively to the first and second inputs of the first block of elements I, the third input of which is connected to the output of the first adder whose inputs are connected respectively to the second output of the first memory block of the sign and to the third output of the second memory block these signs, the outputs of the block of elements And are connected to the inputs of transducers of positive and negative values into a natural form, respectively, whose outputs are connected to the first and second accumulating adders, the output of Of the second of which are connected to the first input, the second adder, the second input of which is connected to the output of the conversion unit, the input code of which is connected to the output of the second accumulating adder, the output of the second adder is connected to the input of the registration unit, three triggers, the second and third blocks of elements are entered Both and the mantissic folding unit, the output of which is connected to the fourth input of the first block of elements AND, the inputs of the mantissic folding unit are connected respectively to the outputs of the second and. the third block of the elements of the And and the third trigger, the second exit. The first memory block is connected to the first inputs of the triggers, the third one | You | The course of the first memory block is connected to the second inputs of the first and third triggers and to the first input of the third block of elements And, the second output of the second memory block is connected to the second input of the second trigger, third the input of the third trigger and the first input of the second block of elements And, the second and third inputs of which are connected respectively to the outputs of the first and second triggers, the second input of the third block of elements And connected to the output of the second trigger, the outputs of the second and tr Next, the And blocks of the elements are connected respectively to the first and second inputs of the mantissa addition block, the third input of which is connected to the output of the third trigger. FIG. 1 shows a digital correlator circuit; in fig. 2 shows a scheme for converting positive (negative) values into a natural form; in fig. 3 is a diagram of a code reversal unit. The digital correlator contains a memory block 1, an order allocator 2, a character memory block 3, a memory block k, an order allocation block 5, a sign memory block 6, a 7 order adder, a And block 8, accumulator 9 for positive values, converters 10 and 11 positive and negative values into a natural form, accumulating adder 12 negative values, code conversion unit 13, adder 14, digital-to-analog converter 15, registration block 16, three control triggers 17-19, two blocks 20 and 21 elements And and block 22 add mantis. -. The converter of positive (negative) values in natural; The digital form (Fig. 2) contains a digital delay block 23, a Shift pulse generator 24, a reversible counter 25, a block 2b for comparison of two numbers, a binary code shift register 27 left and right, a block 28 of output elements I. A code inverter 13 ( Fig. 3), designed to convert the direct code, in the reverse, i.e. to replace ones with ones and vice versa, is a set of inverters 29 whose number is equal to the number of code bits. The correlator works as follows. The digitized values of the analyzed values x (iut) and y {iut), presented in normal form (i.e., using a sign, order and mantissa, are stored in memory blocks 1 and 3. The values of the order (1), (i) through blocks 2 and 5 of the allocation, the order and the block of 8 elements And go to the adder 7 orders, where it calculates, from the order of the product, the signs of the multiplicated values (sign, sign Mu on the block of elements I, by which The sign of the product Full-size modules of mantis / MX, - / and | M. through blocks 20 and 21 of the elements I come to block 22 of the addition of mantis, on which The approximate value of their product is calculated. Triggers 17-19 produce, respectively, three control signals q ,, Yar and q Q. Control signals sA take unit values: not in the case, if the corresponding second most significant bits of the modules of multiplied mantis M V and M y are not equal to zero, otherwise q / 0 and. The control signals q and qn, arriving at the control inputs of blocks 20 and 21 of the elements AND, determine the magnitude of the required shift of the mantissas M, respectively. In addition, the qa signal goes to the second control input of the AND unit 20, and indicates in which code the remainder of the mantissa module / chost / remainder of the mantissa is to be output. Here, the full size of the mantissa is understood without taking into account the most significant bit. In the case of. . It is transmitted through a block of 20 elements AND to a block of addition of mantis in a direct code. in the reverse code. When q thus obtained partial products arrive at block 22 of the mantissa complex, where the value of the approximate product is formed. The additional control signal q is generated by the control trigger 19 and takes a single value in the case when none of the factors or / M I is equal to zero. Since any binary number that is not equal to zero, represented in normal form, always has a significant leading bit of the mantissa, the condition for generating a signal q (, 1 is the unit value of the higher bits of the two factors (Mvv /. The control signal q is supplied in the mantissa addition block 22, and is resolvable to form the approximate product of the mantis. When the signs of the factors coincide, the values of the approximate product of the mantissas and their sum of orders are simultaneously passed through the coincidence unit to the transformation input bodies of 10 positive values in a natural form, otherwise the approximate product and the sum of the orders arrive at the input of the converter 11 negative values in a natural form. The converter 10 works as follows: From the first output of a block of 8 elements AND the binary code of positive products through the output register of the last There are 10 positive values in the natural form at the input of the converter. At the same time, it should be noted that the sign of the product does not go to the converter, since it takes into account are hardware block elements I. Bits pore binary order stumbles to respective inputs of a binary down counter 25, and the mantissa bits - the inputs of the shift registers 27 reserved for the fractional part of the number. The sign of the order goes directly to the control input of the binary code shift register (as a control signal determining the direction of the shift) and through the digital delay unit 23 to the input of the generator 2 of the shift pulse (as a control trigger signal of the latter). The delay time CTjJJ J) of block 23 is determined by the maximum response time of the ears of the binary reversing counter 25 or the binary code shift register 2. A pulse of the sign of the order through Ti triggers the shift pulse generator 2, which, depending on the sign of the order, gives rebated (+) or subtracted (-) Signals to the corresponding inputs of the military reversible counter and at the same time it produces shift pulses arriving to the shift register. In the binary reversible counter 5, a sequential decrease (increase) is performed prior to the code entered into it. The output of the binary reversing counter is connected to one of the inputs of the one-bit comparison circuit, to the other the input of which the zero code arrives, which is equivalent to the supply of zero potential. At the moment of zero match of the zero code with the code of the reversible counter (otherwise, at the moment of zeroing of the reversible counter), the bitwise comparison circuit produces a control signal Hyd to the set of output elements I. The latter is intended to output the converted product code from the normal form to the natural under the action of Thu,) l in the accumulating adder 9 positive, real values. The cycle of converting the positive value of the product from the normal form to the natural one ends. In terms of structure and operation, converter 11 coincides with converter 10, but its input is connected to the second input of block 8 elements I. Using converters 10 and 11, the computational works are transferred from the normal form to the natural form and transferred to the corresponding sum-accumulating matrices. Then, the clock of the memory block 1 sampling the next factor will reset triggers 17-19, and the device is ready to process the next pair of factors. After determining the products of all factors and their corresponding accumulation, the total value of positive values is directly, and the negative ones, via block 13, will be applied to the sum of the matrix It. On the latter, a final estimate is made of the value of the | correlative function R (k), which, after the digital-to-analogue converter 15, appears on the correction tape of the Register's block 16. The next value of the estimation of the correlation function is determined after the required shift k of one input value relative to the other is made. This shift is performed using the feedback memory cards provided in block 6 of the character memory. Further, the operation of the digital correlator proceeds in a similar way and at its output an approximate estimate of the correlation 8 of the Gion function R (k) is formed, calculated according to the expression 4t) -. (M .K) i,., Nxi -nni4.) Gryi Mx sig- nMv Ki, (.4) ocT y. 5 / gUk) V Mathematical modeling methods have been used to obtain correlation estimates calculated using the known and proposed digital correlators for non-different input signals. In particular, the values of the correlation functions (normalized and nonnormalized) are obtained for the deterministic sinusoidal signal, as well as for random processes by the exponential and exponential-sinus correlation functions. A comparative analysis of the simulation results shows that the accuracy of the correlation estimate for the analyzed signals, calculated by the digital correlator, is increased by 1.3-1 times the comparison with the known one. Such accuracy permits the use of the proposed digital correlator, for example, in systems for the automatic control of radar devices. In view of the fact that, in the proposed correlator, the approximate multiplication operation is performed mainly in one step of summation, and the mantis width of the analyzed signals is chosen to be equal to the order of the order of magnitude, the introduction of additional blocks practically does not lead to a decrease in speed. The calculations show that increasing the accuracy of the correlation estimate by the pre (lagging digital correlator is provided by increasing the equipment volume by an average of 9.6. Thus, the proposed digital correlator is able to provide higher accuracy of the correlation estimate than the known practically without a decrease in its speed and a substantial increase in the volume of equipment. Formula of Invention A digital correlator comprising first and second memory blocks whose inputs are respectively m and the second inputs of the correlator, the first outputs of the first and second memory blocks are connected to the inputs of the corresponding allocation units, the output of the first of which is connected to the input of the first character memory, the output of the second order selection module is connected to the first input of the second block the memory of the sign, the first output of which is connected to its second input, the first output of the first block of memory of the sign and the second output of the second block of memory of the sign are connected respectively to the first and second inputs of the first block of elements And, the third input of which connected to the output of the first adder, WMOs rows which are respectively connected to the second output of the first memory block mark and the third output of the second memory block mark, and outputs the block elements are connected to the inputs of inverters positive .i negative values in the natural. respectively, the outputs of which are connected to the inputs of the first and second accumulating adders, respectively, the output of the first of which is connected to the first input of the second adder, the second input of which is connected to the output of the code reversal unit whose input is connected to the output of the second accumulating adder, the output of the second adder via a digital-analog converter 1910 is connected to the input of the registration block of the corrector, characterized in that, in order to increase accuracy, three triggers are introduced into it, the second and third blocks of the element And the mantissist addition unit, the output of which is connected to the fourth input of the first block of elements And, the mantissa addition unit inputs are connected respectively to the outputs of the second and third blocks of the And elements and the third trigger, the second output of the first memory unit is connected to the first inputs of the trigger, the third output The first memory block is connected to the second inputs of the first and third triggers and to the first input of the third block of elements I, the second output of the second memory block is connected to the second input of the second trigger, the third input of the third three the first and second inputs of the second block of elements And, the second and third inputs of which are connected respectively to the outputs of the first and second triggers, the second input of the third block of elements And connected to the output of the second trigger, the outputs of the second and third blocks of elements And are connected respectively to the first and second inputs block mantis, the third input of which is connected to the output of the third trigger. Sources of information taken into account in the examination 1. Yu.I. Gribanov and others. Automatic digital correlators. M., Energie, 1971, p. 153.
2.Патент США If 3863058, Нки 235 152, опубл. 1970-(прототип J,2. US patent If 3863058, Nki 235 152, publ. 1970- (prototype J,
г./city /
дхаЗdhaZ