RU1839279C - Делитель частоты с измен емым коэффициентом делени - Google Patents

Делитель частоты с измен емым коэффициентом делени

Info

Publication number
RU1839279C
RU1839279C SU4865426A RU1839279C RU 1839279 C RU1839279 C RU 1839279C SU 4865426 A SU4865426 A SU 4865426A RU 1839279 C RU1839279 C RU 1839279C
Authority
RU
Russia
Prior art keywords
output
input
multiplexer
trigger
counter
Prior art date
Application number
Other languages
English (en)
Inventor
Леонид Борисович Егоров
Геннадий Иванович Шишкин
Original Assignee
Всесоюзный научно-исследовательский институт экспериментальной физики
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Всесоюзный научно-исследовательский институт экспериментальной физики filed Critical Всесоюзный научно-исследовательский институт экспериментальной физики
Priority to SU4865426 priority Critical patent/RU1839279C/ru
Application granted granted Critical
Publication of RU1839279C publication Critical patent/RU1839279C/ru

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

Изобретение относитс  к импульсной технике и позвол ет повысить помехоустойчивость. Делитель частоты содержит входную шину 1, триггер 2, узел 3 анализа выходную шину 4, шину 5 питани  и в каждом каскаде счетчик 6 (6-1, 6-2, 6-3) импульсов , мультиплексор 7 (7-1,7-2,7-3) и переключатель 8 (8-1,8-2.8-3). Счетный вход счетчика 6-1 импульсов первого каскада соединен с входной шиной 1. а вход сброса счетчика 6 (6-1. 6-2.6-3) импульсов каждого каскада соединен с выходом триггера 2. В каждом каскаде адресные входы мультиплексора 7 (7-1.7-2, 7-3) соединены с соответствующими разр дными выходами счетчика 6

Description

Формулэ изобретени 

Claims (3)

1. ДЕЛИТЕЛЬ ЧАСТОТЫ С ИЗМЕИЯЕ- МЫМ КОЭФФИЦИЕНТОМ ДЕЛЕНИЯ, со- держащий входную и выходную шины, триггер и в каждом каскаде счетчик импульсов v, переключатель, при этом счетный вход счетчика импульсов первого каскада соединен с входной шиной, а вход сброса счетчика импульсов каждого каскада соединен с выходом триггера, отличающийс  тем,, что, с целью повышени  помехоустойчивости, в него введен узел анализа, в каждый каскад - мультиплексор, причем в каждом каскаде адресные зходы мультиплексора соединены с соответствующими разр дными выходами счетчика импульсов, информационные входы - с со- ответствующими неподвижными контактами переключател , выход - с соответствующим управл ющим входом узла анализа, соответствующий информационный вход которого соединен с нулевымнеподвижным контактом переключател  данного, каскада, подвижный контакт которого соединен с шиной логической единицы и с D-входом триггера , С-вход которого соединен с. выходом мультиплексора последнего каскада, S- вход - с выходом узла анализа, в каждом каскаде, кроме последнего, выход мультиплексора соедижен со счетным входом счетчика импульсов последующего каскада , при этом R-вход D-триггера соединен с входной шиной.
2. Делитель по п.1, отличающийс  тем, что узел анализа выполнен в виде мультиплексора , адресные входы которого соединены с соответствующими управл ющими входами узла анализа, 1-е информационные входы которого соединены с j-м информационным входом мультиплексора, последний информационный вход - с общей шиной, выход - с выходом узла анализа , где i n, n - число каскадов, а
2п-2 +1 j 2п--2| 1.
положительной пол рности, длительность которого равна периоду следовани  импульсов на выходе мультиплексора 7-1. По срезу данного импульса переключаетс  счетчик 6-3. Когда счетчик 6-3 устанавливаетс  в состо ние, соответствующее положению подвижного контакта переключател  8-3, на выходе мультиплексора 7-3 формируетс  импульс положительной пол рности, длительность которого равна периоду следовани  импульсов на выходе мультиплексора 7-2. По срезу данного импульса триггер 2 переключаетс  в-едииичное состо ние. На выходной шине А формируетс  выходной импульс, который устанавливает в исходное состо ние счетчики 6-1. 6-2, 6-
3. Очередной входной импульс устанавливает триггер 2 в нулевое состо ние, после чего начинаетс  следующий цикл работы делител , аналогичный описанному. :
Дл  определенности предположим, что коэффициент делени  каждого каскада измен етс  в диадазоне от единицы до восьми т.е. используютс : переключатели 8-1, 8-2, 8-3 на восемь положений. Тогда коэффициент делени  делител  частоты задаетс  в восьмеричной системе счислени  в диапазоне от единицы до 778. или, если перевести в дес тичную систему счислени , от единицы до 576.. . . При коэффициенте делени ,; равном единице, все переключатели 8-1, 8-2, установлены в нулевое положение, на всех информационных входах мультиплексора 9, кроме входа Х7, установлены логические сигналы высокого уровн . Когда счетчики 6-1, 6-2, 6-3 наход тс  в нулевом состо нии, на выходах мультиплексоров. 7-1, 7-2, 7-3 присутствуют сигналы высокого уровн , следовательно, на адресных входах мультиплексора 9 выставлен код 111,  вл ющийс  адресом информационного входа Х7. С информационного входа Х7 на выход мультиплексора 9 и на S-вход триггера 2 поступает логический сигнал низкого уровн . При нормальной работе триггер 2 устанавливаетс  в единичное состо ние по С-входу, Если в результате действи  помехи любой из счетчиков б (6-1,-6-2, 6-3) сбиваетс  в любое нулевое состо ние, то на выходе соответствующего мультиплексора 7 (7-1. 7;-2, 7-3) по вл етс  логический сигнал низкого уровн , а на адресных в ходах мультиплексора 9 - код, отличный от кода 111. Следовательно, на выход мультиплексора 9 с одного из его информационных входов ХО-Хб поступает логический сигнал высокого уровн , который по S-входу устанавливает триггер 2 в единичное состо ние, На выходе триггера 2 по вл етс  логический сигнал высокого
уровн , который устанавливает счетчики 6- 1, 6-2, 6-3 в нулевое состо ние. Таким образом , сбой счетчиков 6-1, 6-2, 6-3 в запрещенные состо ни  при коэффициенте 5 делени  делител , равном единиц, не приводит к потере выходных импульсов, так как после сбо  они немедленно устанавливаютс  в нулевое состо ние.
При коэффициентах делени  делител  10 частоты от двух до восьми переключатели 8-2, 8-3 наход тс  в нулевом положении, на информационных входах ХО-Х5 мультиплексора 9 установлены логические сигналы высокого уровн , Если в результате дейст- 5 ви  помехи любой из счетчиков 6-2. 6-3 сбиваетс  в ненулевое состо ние, тона выходе соответствующего мультиплексора 7-2 или 7-3 по вл етс  логический сигнал низкого уровн ,а на адресных входахмультиплексо0 рэ .9:- код, отличный от кодов 111 и 110. Следовательно, на выход мультиплексора 9 с одного из его информационных входов ХО-Х5. поступает логический сигнал высоко го уровн , который по S-входуустанавлива5 ет триггер 2 в единичное состо ние. На выходе триггера 2 по вл етс  логический сигнал высокого уровн , который устанзв5- ливает счетчики 6-1,6-2,6-3 в к/левое состо ние . Е:сли в результате действи  помехи в
0 запрещенное состо ние сбиваетс  счетчик 6-1 ..то выходить из запрещенных состо ний указанный счетчик будет в наихудшем случае в течение восьми периодов следовани  входных импульсов, поступающих по вход5 ной шине 1, В течение этого времени на выходной шине 4 выходные импульсы отсутствуют . Если период следовани  выходных импульсов равен двум периодам следовани  входных импульсов (при коэффициенте
0 делител , равном двум), то в результате описанного сбо  в наихудшем случае возможна потер  четырех выходных импульсов.
При коэффициентах делени  делител  частоты от дев ти до 64 переключатель 8-3
5 находитс  в нулевом положении, на информационных входах ХО-ХЗ мультиплексора 9 установлены логические сигналы высокого уровн . Если в результате действи  помехи счетчик .6-3 сбиваетс  в ненулевое состо 0 ние, то на выходе мультиплексора 7-3 по вл етс  логический сигнал низкого уровн , а на адресных входах мультиплексора 9 - од- на из кодовых комбинаций 000.001, 010 или 011. Следовательно, на выход мультиплек5 сора 9 с одного из его информационных входов ХО. Х1, Х2 или ХЗ поступает логический сигнал высокого уровн , который по S-входу переключает триггер 2 в единичное состо ние. На выходе триггера 2 по вл етс  логический сигнал высокого уровн , кото
SU4865426 1990-06-22 1990-06-22 Делитель частоты с измен емым коэффициентом делени RU1839279C (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU4865426 RU1839279C (ru) 1990-06-22 1990-06-22 Делитель частоты с измен емым коэффициентом делени

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU4865426 RU1839279C (ru) 1990-06-22 1990-06-22 Делитель частоты с измен емым коэффициентом делени

Publications (1)

Publication Number Publication Date
RU1839279C true RU1839279C (ru) 1993-12-30

Family

ID=21535611

Family Applications (1)

Application Number Title Priority Date Filing Date
SU4865426 RU1839279C (ru) 1990-06-22 1990-06-22 Делитель частоты с измен емым коэффициентом делени

Country Status (1)

Country Link
RU (1) RU1839279C (ru)

Similar Documents

Publication Publication Date Title
US4229699A (en) Multiple clock selection system
US4538272A (en) Prioritized clock selection circuit
RU1839279C (ru) Делитель частоты с измен емым коэффициентом делени
SU1654826A1 (ru) Устройство дл контрол последовательностей сигналов
US4164712A (en) Continuous counting system
SU1451843A1 (ru) Устройство дл формировани и подсчета числа импульсов в серии
RU1809527C (ru) Многоканальный распределитель импульсов
SU1457160A1 (ru) Управл емый делитель частоты
SU1707762A1 (ru) Быстродействующий управл емый делитель частоты
SU678672A1 (ru) Перестраиваемый делитель частоты
SU1226619A1 (ru) Формирователь последовательности импульсов
SU1358063A1 (ru) Цифровой фазочастотный компаратор
SU869056A1 (ru) Пересчетное устройство
SU1187267A1 (ru) Счетное устройство
SU481896A1 (ru) Устройство ввода астрономического времени в цифровую вычислительную машину
SU1676077A1 (ru) Устройство дл вычитани и добавлени импульсов
SU1437994A1 (ru) Синхронный счетчик
SU746940A1 (ru) Счетное устройство
SU1383497A1 (ru) Делитель частоты следовани импульсов с переменным коэффициентом делени
SU1128390A1 (ru) Делитель частоты следовани импульсов
SU1667254A1 (ru) Преобразователь код- временной интервал
SU1599858A1 (ru) Устройство дл циклического опроса инициативных сигналов
RU2012028C1 (ru) Электронный таймер-задатчик ритма
SU732912A2 (ru) Функциональный генератор
SU964651A2 (ru) Имитатор дискретного канала св зи