RU1837406C - Система передачи дискретной информации многопозиционными частотно-манипулированными сигналами - Google Patents

Abstract

Изобретение относитс  к электросв зи и может быть и использовано в системах телемеханики дл  передачи и приема данных. Цель изобретени  - упрощение системы и повышение ее помехоустойчивости. Цель достигаетс  тем, что при использовании любого числа М передаваемых частот приемна  сторона системы содержит только один фильтр- интегратор и один амплитудный детектор, а также тем, что регистрирующий импульс выдаетс  в моменты, соответствующие значаю- щим моментам передаваемых сигналов, дл  чего в систему введены устройство подсчета максимумов и блок синхронизации. 2 з.п. ф- лы, 4 табл.. 8 ил.

Description

i Изобретение относитс  к электросв зи и может быть использовано в системах телемеханики дл  передачи и приема данных.

Цель изобретени  - упрощение системы и повышение помехоустойчивости.

На фиг. 1 приведена структурна  схема (истемы; на фиг. 2 - функциональна  схема модул тора; на фиг. 3 - функциональна  (хема устройства подсчета максимумов; на оиг. 4 - функциональна  схема блока синхронизации; на фиг. 5 приведены временные диаграммы, по сн ющие работу модул тора; на фиг. 6 - графики выходных напр жений амплитудного детектора; на фиг. 6 проиллюстрирована работа устройства подсчета максимумов; на фиг. 8 временными диаграммами по снена работа блока синхронизации .

Система содержит на передающей стороне источник 1 информации, модул тор 2. выходной усилитель 3, канал 4 св зи, на приемной стороне входной усилитель 5,

фильтр-интегратор 6, амплитудный детектор 7. устройство 8 подсчета максимумов, выходной регистр 9 и блок 10 синхронизации .

Модул тор 2 (фиг. 2) содержит элемент И It. счетчик 12, регистр 13, преобразователь 14 кода, цифроаналоговый преобразователь (ЦАП) 15. сумматор 16. тактовый генератор 17. счетчик 38.

Устройство 8 подсчета максимумов (фиг. 3) содержит компаратор 19, элемент И-НЕ 20, инвертор 21, элемент НЕ 22, счетчики 23 и 24, ЦАП 25, формирователи 26 и 30 импуль- сов, счетчик 27. дешифратор 28, тактовый генератор 29.

Блок 10 синхронизации (фиг. 4) содержит два вентил  31 и 32, два компаратора 33 и 34, два счетчика 35 и 36, элемент ИЛИ 37. формирователь 38.

Система работает следующим образом.

Предлагаема  информаци  от источника , информации поступает на модул тор 2

00

со

2

О

Оч

в параллельном М-рэзр дном двоичном коде и по синхроимпульсу записываетс  в регистр 13. В модул торе 2 каждой входной М-разр дной кодовой комбинации ставитс  в соответствие выходной сигнал определенной частоты fi, I 1-М, где М - 2т, следующим образом. Очередна  передаваема  кодова  комбинаци, записанна  в регистре 13, поступает на адресные входы преобразовател  14 кода и определ ет номер соответствующей частоты,которую необходимо передать в канал св зи. Счетчик 18с входной разр дностью 1 по тактовым импульсам генератора 17 осуществл ет опрос адресного пол , определенного выходным кодом регистра 13, на выходе преобразовател  14 кода формируетс  измен ющийс  по тактовым импульсам генератора 17 код, который после преобразовани  в аналоговую форму ЦАП 15 и вычитани  посто нной составл ющей сумматором 16 представл ет собой синусоидальный сигнал требуемой частоты.

Полный период каждой частоты должен быть сформирован на один цикл опроса адресных входов преобразовател  14 кода счетчиком 18, поэтому ввиду того, что частота тактового генератора 17 посто нна,а периоды разных частот различны, в модул торе введена св зь выходов преобразовател  14 кода с входами предварительной установки счетчика 18, управл юща  длительностью цикла работы счетчика следующим образом.

При по влении на выходе преобразовател  14 кода кодовой комбинации, соответствующейпоследнемутакту аппроксимации периода любой из частот, одновременно (и только в этом случаев) по вл етс  сигнал высокого уровн  на (п + 1)-м выходе преобразовател  14 кода - признак завершени  формировани  полного периода частоты. Этим сигналом (по его переднему фронту) счетчик 18 обнул етс  (возврат в начало периода). Если синхроимпульс отсутствует (необходимо продолжать формировать сигнал этой же частоты), то счетчик 18 снова начинает опрашивать то же адресное поле (определенное входным кодом сдвигового регистра 13), что и в предыдущем цикле Поскольку значени  синусоидального сигнала в начале и в конце периода равны (целесообразно прин ть нулевое значение), то при этом никаких скачков напр жени  на выходе ЦАП нет. Если же в описанный момент синхроимпульс присутствовал на первом входе логического элемента И 11, то не выходе регистра 13 по вл етс  следующа  передаваема  кодова  комбинаци , адресное поле преобразовател  14 кода, опрашиваемое счетчиком

0

5

0

5

0

5

0

5

0

5

18, измен етс  соответствующим образом. Начинаетс  формирование периода определенной выходным кодом регистра 13 новой частоты. В конце периода снова по вл етс  сигнал высокого уровн  на (п+1)-м выходе преобразовател  14 кода.

Синхронизаци  сигналов на входах элементов И 11 осуществл етс  следующим образом . В конце тактового интервала источник 1 информации после установлени  на шине данных (информационные входы регистра 13) нового слова выдает синхроимпульс (первый вход элемента И 11) и не снимает его до тех пор, пока не будет закончено формирование периода ранее передаваемой частоты. По окончании формировани  импульс с (п+1)-го выхода преобразовател  14 кода поступает на второй вход элемента И 11. По выходному импульсу элемента И 11 нова  кодова  комбинаци  записываетс  в регистр 13 и одновременно источником информации (через вход обратной св зи) снимаетс  синхроимпульс с нулевого входа элемента И 11.

Счетчик 12, работающий в режиме счетного триггера, служит дл  внесени  в передаваемые сигналы информации об их. значащих моментах. Дл  этого информаци  в преобразователе 14 кода записана таким образом, что при наличии на его адресном входе, подключенном к выходу счетчика 12, сигнала низкого уровн  с начала значающе- го интервала происходит формирование выходного кода, соответствующего сигнала sinWt, где W определ етс  частотой такто , ... 2 п fr

вого генератора fr, как W ;- , где t 21

разр дность счетчика 12, а при наличии сигнала высокого уровн  с начала значающего интервала формируетс  код, соответствующий сигналу sin(Wt + ).

Конкретно преобразователь 14 кода может быть запрограммирован, напримео, следующим образом.

Пусть при М 8, m 3, n 6, 100 Гц, где Л f - разнесение между соседними частотными позици ми, используетс  п тиразр дный счетчик 12 (t 5). При этом значени  формируемых частот, их периоды приведены в табл. 1. При этом формировании сигнала с частотой fi используютс  все 32 адреса с выхода счетчика 12, дл  которого в этом случае необходима тактова  частота генератора 17.

fw fi 32 3200 (Гц)(1)

с периодом

Ттг 1/ттг 3,125 105(с).

В табл. 1 также приведено количество NTHI тактовых импульсов генератора 17, коСерыми формируетс  один период сигнала с частотой fi, I 2,М, определенное как

Мти - 1 Л Ттг.(2)

i В табл. 2 приведены значени  в относительных единицах от -1 до 1 синусоидаль- шх сигналов частот fi. и fa. i При программировании преобразовател  14 кода необходимо учесть, что выход- -юе напр жение ЦАП 15 в общем случае

эпредел етс  как

п-1

in-2.

1 -АО,

Увых ЦАП k( -An + 2n An-1 +... + 2 -А2

(3)

де AJ, j 1 ,п - значени  логического уровн  на n-м входе

ЦАП 15,Aje{0; 1};

оп Don - опорное напр жение

ЬА

2п

П.

В данном случае при п 6 и при Uon выражение (3) имеет вид 1

Увых ЦАП 5:4 (32 -Аб + 16

As + ... + 1

ut

rAi).(4)

В табл. 3 сведены полученные по выра- кению (4) входные коды ЦАП 15, обеспечи- зающие по вление на его выходе требуемых значений синусоидального сигала , например, частоты fi (см. табл. 2}. По- :кольку 0 Увых ЦАП 1. то это спр жение нормируетс 1 согласно выраже1ИЮ

Ufi + 1

Увых ЦАП

(5)

Дл  того, чтобы убрать посто нную составл ющую на выходе ЦАП 15, его выход подключен к сумматору 16.

По данным табл. 3 строитс  таблица трограммировани  преобразовател  14 кода , фрагмент которой (адресное поле дл  формировани  сигнала частотой fi) приведен в табл. 4.

Дл  случае i 1 бит 17 признака ко нца периода может не учитыватьс , так как пе- )иод формировани  сигнала этой частоты совпадает с периодом работы счетчика 18. щнако дл  по снени  принципа программировани  в общем случае бит В7 в табл. 4 юказан

Временные диаграммы, по сн ющие )аботу модул тора 2, приведены на фиг. 5.

Выходной сигнал модул тора усилива- i тс  усилителем 3 и по каналу 4 св зи посту- пает на входной усилитель 5. где происходит усиление частотных сигналов, соторые затем поступают на фильтр-интег- атор 6. Приемник в за вл емой системе использует ортогональные частотные сигналы , у которых при длительности единичного элемента, равной Т, разнос Af между

любыми двум  соседними позици ми частоты равен 1/Т. Дл  приема таких сигналов (Финк Л .М. Теори  передачи дискретных сообщений . - 2-е изд., перераб. и доп. - М.:

5 Сов.радио, 1970, с. 728) коммутируемый фильтр-интегратор  вл етс  согласованным фильтром. Огибающа  Ui,l 2, М,-сигнала с выхода фильтра-интегратора 6 (сигнал на выходе амплитудного детектора

10 7), настроенного на первую позицию часто- ты f при поступлении на его вход частоты fi, I 2, М, (Финк Л.М. Теори  передач дискретных сообщений. - 2-е изд., перераб. и доп. т, М.: Сов.радио, 1970, 728 с) описыва15 етс  выражением

I з)п2л:(т1-Л)|

Ur

(6)

I23r(fi-fi)l По выражению (6) на фиг. 6 построены выходные сигналы амплитудного детектора 7

20 при воздействии на вход фильтра с резонансной частотой fi сигналов с частотой fi, 1 1,8. Легко видеть, что количество максимумов выходного сигнала МмакЬ св зано с номером частотной позиции i соотношением

25 1 Ммакс+1. (7)

Дл  определени  номера частотной позиции по выражению (7) приемник системы содержит устройство 8 подсчета максимумов , работающее следующим образом.

30 Основу устройства составл ет аналого- цифровой преобразователь, выполненный по известной схеме (см., например, Гнатек Ю.Р. Справочник по цифроаналоговым и аналого-цифровым преобразовател м: Пер.

35 с англ. Под ред. Ю.А.Рюжина. - М.: Радио и св зь, 1982, с. 318).

Счетчики 23 и 24 осуществл ют преоб4 разование тактовых импульсов генератора 29 в двоичный код. Этот код подаетс  на

40 ЦАП 25, где преобразуетс  в аналоговый сигнал, который компаратором 19 сравнива- етс  с входным аналоговым сигналом, поступающим с амплитудного детектора.

45 Если входной сигнал меньше сигнала обратной св зи с выхода ЦАП 25, то счетчик 23 по выходному управл ющему сигналу (О) компаратора 19, поданному через лот- ческие элемента 20, 21 и 22, начинает рабо50 тать в режиме вычитани , что приводит к уменьшению сигнала обратной св зк. Как только входной сигнал превысит сигнал обратной св зи, первый счетчик 23 по сигналу компаратора 19 начинает работать в режи55 ме суммировани , увеличива  тем самым сигнал обратной св зи.

Логические элементы 20, 21 и 22 предназначены дл  преобразовани  выходных сигналов компаратора 19 в соответствующие кодовые комбинации, управл ющие работой счетчиков 23 и 24.

Изменение сигнала на выходе компаратора 19 определ ет смену знака производной входного сигнала. Переход выходного сигнала компаратора 19 от уровн  логической 1 к О соответствует моменту максимума , поэтому по каждому заднему фронту выходного сигнала компаратора 19 запускаетс  первый формирователь 26 импульсов, выдающий сигнал о присутствии в данный момент времени максимума во входном сигнале . Выходные импульсы формировател  26 подсчитываютс  третьим счетчиком 27. Выходной код третьего счетчика 27 преобразуетс  дешифратором 28 и поступает на выходной регистр 9, куда он записываетс  в конце значащего интервала по переднему фронту синхроимпульса с выхода блока 10 синхронизации. Через определенное врем , необходимое дл  срабатывани  выходного регистра 9 и определ емое длительностью синхроимпульса, по вл етс  сигнал высокого уровн  на выходе второго формировател  30 импульсов, которым счетчик 27 обнул етс , синхроимпульсом также обнул ютс  счетчики 23 и 24. Устройство инициализировано дл  работы на следующем значащем интервале.

Временные диаграммы, по сн ющие работу устройства подсчета максимумов, приведены на фиг. 7.

Блок 10 синхронизации определ ет моменты изменени  фазы входных частотных сигналов на 180° следующим образом.

Положительна  полуволна синусоидального сигнала поступает через вентиль 31 на положительный вход компаратора 33, после превышени  ею поданного на инверсный вход определенного уровн  на выходе компаратора формируетс  передний импульса (фиг. 8), после уменьшени  до указанного уровн  Uj сигнала полуволны происходит формирование отрицательного фронта импульса. Таким образом, по приходе каждой положительной полуволны на выходе компаратора 33 формируетс  импульс. Аналогично по приходе отрицательной полуволны по вл етс  импульс положительной пол рности на выходе компаратора 34. Очевидно, что при отсутствии манипул ции фазы частотного сигнала на 180° выход- ные импульсы компараторов 33 и 34 чередуютс  во времени (фиг. 8). В этом случае счетчики 35 и 36. подсчитав один импульс с выходов компараторов 33 и 34 соответственно, обнул ютс  выходным сигналом компараторов 34 и 33 соответственно . В таком режиме сигнал высокого уровни на выходах Q2 счетчиков не может по витьс . Если произошла манипул ци  фазы на 180°, что соответствует значащему моменту сигнала, то на вход одного из счетчиков поступают два импульса при остутствии обнулени , на выходе логического элемента ИЛ И 37 по вл етс  сигнал высокого уровн , по которому формирователем 38 формируетс  синхроимпульс (фиг. 8).

За вл ема  система более проста по

сравнению с прототипом, поскольку содержит не М фильтров-интеграторов и М амплитудных детекторов, а один фильтр-интегратор и один амплитудный детектор, а также обладает более высокой помехоустойчивостью,

поскольку дл  синхронизации используетс  фазова  манипул ци  сигналов, в отличие от прототипа, где значащие моменты сигналов определ лись при превышении выходными сигналами амплитудных детекторов фиксированных уровней, что приводило к неэффективному использованию энергии сигнала и низкой помехоустойчивости.

Основным источником получени  положительного экономического эффекта  вл етс  снижение затрат на производство системы путем ее упрощени . Более высока  помехоустойчивость за вл емой системы позвол ет более эффективно использовать арендуемые каналы св зи, что

также дает определенные положительный эффект.

Claims (3)

1. Формула изобретени  1. Система передачи дискретной информации многопозиционными частотно-манипулированными сигналами, содержаща  на передающей сторону последовательно соединенные источник информации, модул тор и выходной усилитель, при этом выход модул тора соединен с входом обратной св зи

   источника информации, выход усилител  соединен с каналом св зи, на приемной стороне входной усилитель, фильтр-интеграто- р , амплитудный детектор и выходной регистр, отличающа с  тем, что, с целью

   упрощени  и повышени  помехоустойчивости , в нее введены на применой стороне блок синхронизации и блок подсчета количества максимальных значений, вход входного усилител  подключен к выходу канала св зи, к

   его выходу подключены пос,«довательно соединенные фильтр-интегратор, амплитудный детектор блок подсчета максимального значени  и выходной регистр, выход входного усилител  соединен с входом блока синхронизации , выход которого подключен к второму входу фильтра-интегратора, к соответствующими входам блока подсчета количества максимальный значений и выход- ного регистра.
2. 2. Система поп. 1,отличающа с  ем. что модул тор содержит элемент И, два :четчика, регистр, преобразователь кода, дифроаналоговый преобразователь, сумма- гор, тактовый генератор, первый вход эле- лента И соединен с выходом :инхронизации источника информации, вы- сод элемента И подключен к входу обратной :в зи источника информации и к тактовому зходу первого счетчика, информационными зходами модул тора  вл ютс  информационные входы регистра, к тактовому входу (второго подсоединен выход элемента И, саждый из М выходов регистра подключен к соответствующему входу преобразовател  сода, к входам которого также подключены }ыходы второго счетчика, выходы преобразовател  кода подключены к входам цифро- налогового преобразовател , выход оторого подключен к первому входу сумма- ора, второй вход которого  вл етс  входом апр жени  посто нного уровн , выход умматора  вл етс  выходом модул тора, ыход тактового генератора подключен к ;четному входу второго счетчика, выходы оторого соединены с соответствующими зходами преобразовател  кода, М+1-й выход которого соединен с входом обнулени  второго счетчика и с вторым входом элемента И.
3. 3. Система по п. 1,отличающа с  тем, что блок подсчета максимального значени  сигнала содержит компаратор, инвертор , два элемента И-НЕ, три Счетчика, цифроаналоговый преобразователь, два формировател  импульсов, дешифратор и тактовый генератор, причем входом блока  вл етс  первый вход компаратора,Овыход которого подключен к первому входу первого элемента И-НЕ, и через инвертор - к первому входу второго элемента И-НЕ, выход которых подключен к счетным входам первого счетчика, выход переноса которого соединен с соответстсующими счетными входами второго счетчика, а разр дные выходы первого и второго счетчиков подключены к входам цифроаналогового преобразовател , выход которого подключен к второму входу компаратора, выход которого подключен через первый формирователь импульсов к счетному входу третьего счетчика, разр дные выходы которого соединены ,с информационными входами дешифратора, выходы которого  вл ютс  выходами блока, к вторым входам элементов И-НЕ подключен вход генератора, входы обнулени  всех счетчиков соединены через второй формирователь импульсов с входом синхронизации блока.

   Т а б л и ц а 1

   Т а б л и ц а 2

   12

   Продолжение табл.2

   о

   о

   0,195 0,383 555 0,707 0,831 0,924 0,980 1

   0,980 0,924 0,831 0,707 0,555 0,383 0,195 О

   -0,195 -0,383 -0,555 -0,707 -0,831 -0,924 -0,980 -1

   -0,980 -0,924 -0,831 -0,707 -0,555 -0,383 -0,195

   0,5

   0,598

   0,692

   0,777

   0,853

   0,915

   0,962

   0,990

   1

   0,990

   0,962

   0,915

   0,853

   0,777

   0,692

   0,598

   0,5

   0,403

   0,309

   0,223

   0,146

   0,0845

   0,0380

   0,01

   О

   0,01

   0,038

   0,0845

   0,146

   0,223

   0,309

   0,403

   Т аблица 3

   о о о 1 1 1 1 1 1 1 1 1 1 1 о о о 1 1 о о о о о о о о о о о

   о

   о

   1

   о

   о

   1

   1.

   1

   1

   1

   1

   1

   о

   о

   1

   о

   о

   1

   о

   1

   1

   о

   о

   о

   о

   о

   о

   о

   1

   1

   о

   1

   о 1 1

   о 1 о 1 1 1 1 1 о 1 о 1 1 о о о о о 1 о о о о о 1 о о о о

   1 о о 1 о 1 1 1 о о 1 о о о 1 о о 1 1 1

   о

   1

   о

   1

   1

   1

   о

   о

   1

   о

   о

   1

   1

   1

   о

   1

   о

   о

   1

   о

   1

   1

   о

   1

   о

   1

   о

   1

   1

   о

   1

   о

   Т аблица А

   рыг.1

   ff/rrff/r.t

   0/aSff fO

   Фие.

   фиеЗ

   9 лф

   У/

   QOt ACSl

   фиг 8