Изобретение относитс к вычисли тель,ной технике и предназначено дл преобразовани кодов. Известен преобразователь кода, содержащий генератор импульсов, выхо которого подключен к первому входу первого элемента И, входной счетчик, информационные входы которого подклю чены к первой группе внешних шин, а выходы соединены с соответствующими входами дешифратора, выход которого соединен с вторым входом первого элемента И, второй элемент И и выход ной счетчик, выходы которого подключены к второй группе внешних шин f13 Недостатком указанного устройства вл етс наличие цепочки корректирую щих счетчиков с переменными коэффициентами делени , реализаци которых представл ет немалую сложность и уменБшает надежность преобразовател Известен также преобразователь ко да, содержащий генератор импульсов, двоично-дес тичный счетчик, двоичный счетчик, первый и второй делитель частоты, установочные входы которых и установочный вход двоично-дес тичн го счетчика соединены с шиной установки в исходное состо ние, дешифрато нул ,-элемент И, первый вход которого соединен с выходом генератора импуль сов, второй вход соединен с выходом дешифратора нул , а выход элемента И соединен с входами первого и второго делителей частоты, выход первого де;пител частоты соединён с входом . двоичного счетчика, выходы разр дов которого соединенн с входами дешифратора нул С2. Однако упрощение устройства путем исключени сложных и реализации корректирующих счетчиков с переменными коэффициентами делени и введени делителей частоты на входах двоичного и двоично-дес тичного счетчиков повлекло за собой существенное снижение быстродействи преобразовател Цель изобретени - упрощение преобразовател без сниХсени его быстродействи . .Указанна цель достигаетс тем, что в преобразователь кода, содержащий генератор импульсов, выходной двоично-дес тичный счетчик, входной двоичный счетчик, разр дные выходы которого подключены к входам дешифра« тора нул , выход которого соединен с одним из входов первого элемента И другой вход которого подключен к выходу генератора импульсов, введена цепочка последовательно соединенных корректирующих управл емых дешифраторов , соеди1 енных входами с выходами соответствующих разр дов входного двоичного счетчика, выход первого дешифратора соединен с перг вым входом второго элемента И, второй вход которого соединен ,с выходом первого элемента и и входом входного двоичного счетчика, а выход - с входом выходного двоично1гдес тичного счетчика, выход которого подключен к выходу устройства, выход каждого последующего дешифратора соединен с управл ющим входом предыдущего. На чертеже изображена блок-схема предлагаемого преобразовател . Преобразователь содержит генератор 1 импульсов, первый элемент И 2, входной двоичный счетчик 3, выходной лзоично-дес тичный счетчик 4, дешифг ратор 5 нул , второй элемент И б, цепочку последовательно соединенных корректирующих управл юг влх даиифраторов 7-9, входные 10 и выходные 11 шины. Устройство работает следуюищм об-т разом. Генератор 1 импульсов внрабатывае последовательность импульсов, кото-, ра не проходит через первый элемент И 2 до тех пор, пока входной счетчик 3 находитс в нулевом состо нии . После записи в счетчик 3 преобразуемого числа по шинам 10 сигналом с дешифратора 5 нул открываетс первый элемент И 2 и последовательность импульсов поступает одновременно в счетчик 3/ работающий на вычитание, и через второй элемент И 6 в счетчик 4, работающий на сложение импульсов. В момент равенства числа счетных импульсов двоичном числу, записанному ранее в счетчик 3, Дешифратор 5 нул выдает сигнал на первый элемент И 2, который прекращает подачу импульсов в оба счетчика. При этом в счетчике 4 (на выходных шиг: нах 11) фиксируетс выходное число ВТ1ДВОИЧНО-дес тичном коде. При преобразовании, например, 18 разр дного двоичного кода угловой величины цена единицы младшего разр да входного двоичного кода равна C, 4.9438476 62 Тогда цена каждого счетного импульса на входе счетчика 3 равна Cg.., т. е. 4,94384765625. Если цена каждого счетного импульса lia входе счетчика 4 (т, е. цена единицы младшего разр да выходйого двоично-дес тичного кода Сдых равна 5,то-и цены счетных импульсов на входах счетчиков 3 и 4 отличаютс на 0,05615234375, что в случае преобраг зовани наибольшего двоичногочисла соответствующего углу 359°5955, дает набегающую положительную ошибку 0;05615234375 X (2- I ) , 9. Эта..ошибка уменьшаетс путем использовани корректирующего управл емого дешифратора 7 и второго элемента И 6. Дешифратор 7 дешифрирует состо ние счетчика 3, соответствующе набеганию ошибки до величины 5, равной цене одного счетного импульса на входе счетчика 4. Так как в данно случае цикл набегани ошибки равен 0,05615234375 89,04347... (импульсаО го дешифратор 7 должен дешифрировать состо ние двоичного с етчика 3, соот ветствующее дес тичному числу 89, т. е. 000000000001011001. Отсюда следует,- что из каждых 89 входных импульсов запрещаетс один импульс, а ВВ-Проход т на счетчик 4 через второй элемент И б. . При этом неточность компенсации из-за целочисленного значени дешифрируемого состо ни S(числа) определ етс разностью 0,05615234375 - 89 - 5 -0,00244140625 Эта разность дает вторичную отрицательную набегающую ошибку, котора в случае преобразовани максимально двоичного числа достигла бы величины iSi -7,19, что превышает допустимую ± 5. Дл уменьшени этой вторичной . служит втррой корректирующий управл емый дешифратор 8, дешифрирующий состо ние двоичного счетчика, равное дес тичному числу - 0,05615234375 X 89 0,00244140525 23 89 2047 или соответственно в двоичном коде 000000011111111111,, и увеличивающий на единицу состо ние, дешифрируемое дешифратором 7 раз за каждые 2047 импульсов, поступающих на вход счетчика 3. Здесь неточность компенсации ошибки из-за целочисленного значени дешифрируемого состо ни (числа) равна нулю. В других случа х может по витьс третична набегающа ошибка, котора больше будет компенсироватьс с помсщью дешифратора 9 и т. д. Перед каждым новым гщклом преобразовани счетчик 4 устанавливаетс в нулевое состо ние. Преимуществами предлагаемого прет образовател по сравнению с известным вл ютс его простота и повышение надежности путем исключени сложных корректирующих счетчиков с nej)eменными коэффициентами делени без снижени быстродействи .