RU1798815C - Динамическое запоминающее устройство с восстановлением информации - Google Patents
Динамическое запоминающее устройство с восстановлением информацииInfo
- Publication number
- RU1798815C RU1798815C SU904885653A SU4885653A RU1798815C RU 1798815 C RU1798815 C RU 1798815C SU 904885653 A SU904885653 A SU 904885653A SU 4885653 A SU4885653 A SU 4885653A RU 1798815 C RU1798815 C RU 1798815C
- Authority
- RU
- Russia
- Prior art keywords
- information
- drive
- input
- output
- trigger
- Prior art date
Links
Landscapes
- Hardware Redundancy (AREA)
Description
Обращение к устройству дл восстановлени информации определ етс тем, что на входе 20 устройства устанавливаетс состо ние логического нул на врем ,необходимое дл просмотра всего объема пам ти и исправлени ошибок. В этом случае со входа 20 устройства логический нуль поступает на вход управлени мультиплексора 3, что устанавливает его в режим передачи информации с выхода мультиплексора 4 на вход установки триггера 16, тем самым разрешаетс его работа, и на вход блока 11 управлени . Блок 11 управлени начинает вырабатывать сигналы выборки строк и столбцов, которые поступают в накопители 2 и 5. Под воздействием этих сигналов в накопител х 2 и 5 происходит считывание информации по адресу, который поступает на адресные входы накопителей с выходов адресного счетчика 7 через мультиплексоры 1 и 6. Считанна информаци поступает на информационные входы блока 13 сравне; ни и информационные входы мультиплексора 4, который под воздействием управл ющего сигнала с выхода блока 11 управлени пропускает на вход блока 12 контрол информацию из накопител 2. В блоке контрол информаци контролируетс путем свертки по модулю два, а результат контрол поступает на вход блока 11 управлени . Одновременно блок 13 сравнени производит сравнение информации, считанной из накопителей 2 и 5, а результат сравнени поступает на информационный вход триггера 15. Когда врем , необходимое дл распространени сигналов с блока 12 контрол и с блока 13 сравнени , закончитс , блок 11 управлени переключает сигнал управлени мультиплексора 4, по которому происходит запоминание результата сравнени в триггере 15. а мультиплексор 4 пропустит на входы блока 12 контрол информацию с выходов накопител 5. Информаци , поступивша на входы блока 12 контрол , контролируетс путем свертки по модулю два, в результате.поступает на вход блока 11 управлени .
Если блоком 12 контрол не обнаружено ошибок в информации из накопител 2 и в информации из накопител 5. то результат сравнени с выхода триггера 15 переписываетс з триггер 16 после сн ти сигнала выборки столбцов накопител 5. Выход триггера 16 вл етс выходом 21 ошибки устройства. Отсутствие ошибок в контролируемой чейке пам ти соответствует уровню логической единицы на этом выходе.
Если блоком 12 контрол обнаружена ошибка в информации из накопител 2 и не обнаружена ошибка в информации из накопител 2 и не обнаружена в информации из накопител 5, то блок 11 управлени подает в накопитель 2 сигнал записи, по которому в накопителе 2 происходит запись информации из накопител 5, котора с выхода мультиплексора 4 через мультиплексор 3 поступает на информационные входы накопител 2. Одновременно сигнал записи в накопитель 2 через элемент И 14 подаетс
0 на вход установки триггера 15 и устанавливает его выход в состо ние логической единицы , котора после сн ти сигналов выборки столбцов накопителей переписываетс в триггер 16 и поступает на выход 21
5 устройства. .
Если блоком 12 контрол не обнаружено ошибок в информации из накопител 2, но обнаружены ошибки в информации из накопител 5, то блок 11 управлени пере0 ключает мультиплексор 4 обратно на передачу информации из накопител 2 и подает в накопитель 5 сигнал записи, по которому в накопителе 5 записываетс поступивша с выхода мультиплексора 4 через мульти5 плексор 3 информаци из накопител 2. Одновременно сигнал записи в накопитель 5 через элемент И 14 подаетс на вход установки триггера 15 и устанавливает его выход в.состо ние логической единицы,
0 котора после сн ти сигналов выборки столбцов накопителей переписываетс в триггер 16 и с его выхода поступает на выход 21 устройства.
Если блоком 12 контрол обнаружены в
5 обоих накопител х, то сигналов записи в накопители не поступает, но блок управлени вырабатывает сигнал ошибки, который поступает на вход обнаружени триггера 15 и устанавливает его выход в состо ние логи0 ческого нул , который после сн ти выборки столбцов переписываетс в триггер 16, выход которого вл етс выходом 21 ошибки устройства.
По окончании цикла восстановлени ад5 ресный счетчик 7 наращиваетс на единицу и в устройстве аналогично проводитс следующий цикл восстановлени информации. Описанный процесс будет до тех пор, пока не будет сн то с входа 20 устройства обра0 щение по восстановлению, информации. Длительность этого .обращени должна быть таковой, чтобы устройство успело проконтролировать всю хранимую в нем информацию .
5После сн ти обращени по восстанов- i лению информации с входа 20 устройства триггер 16 устанавливаетс в состо ние логической единицы.
Таким образом, устройство позвол ет в режиме восстановлени информации исправн ть ошибки путем перезаписи из накопителей , содержащих одинаковую информацию , а ошибки, которые устройство не может исправить, обнаруживаютс с высокой степенью достоверности путем сравнени содержимого накопителей.
Использование, предложенного технического решени по отношению к известному позвол ет в режиме восстановлени информации за счет сравнени двух накопителей , в которых хранитс одинакова информаци , повысить достоверность обнаружени ошибок и этим повысить эксплуатационную надежность устройства. Ф о р м у л а и з о б р е т е н и Динамическое запоминающее устройство с восстановлением информации по авт. св. № 1689990, о т л и ч а ю щ е е с тем, что, с целью повышени надежности устройства , в него введены блок сравнени , второй и третий триггеры и элемент И, первый и второй входы которого соединены соответственно с входами записи первого и второго накопителей, выход элемента И соединен с входом установки второго триггера , информационный вход которого
соединен с выходом блока сравнени , стро- бирующий вход второго триггера соединен с управл ющим входом третьего мультиплексора , вход сброса второго триггера соединен с одиннадцатым выходом блока
управлени , выход второго триггера соединен с информационным входом третьего триггера, вход установки которого подключен к входу восстановлени информации устройства , выход третьего триггера вл етс
выходом ошибки устройства, стробирую- щий вход третьего триггера соединен с входом выборки столбца второго накопител , выходы которого подключены к информационным входам первой группы блока сравнени , информационные входы второй группы которого соединены с выходами первого накопител .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU904885653A RU1798815C (ru) | 1990-08-13 | 1990-08-13 | Динамическое запоминающее устройство с восстановлением информации |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU904885653A RU1798815C (ru) | 1990-08-13 | 1990-08-13 | Динамическое запоминающее устройство с восстановлением информации |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1689990A Addition SU405730A1 (ru) | 1971-08-03 | 1971-08-03 | Установка для центробежной отливки полимерных изделий |
Publications (1)
Publication Number | Publication Date |
---|---|
RU1798815C true RU1798815C (ru) | 1993-02-28 |
Family
ID=21547027
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU904885653A RU1798815C (ru) | 1990-08-13 | 1990-08-13 | Динамическое запоминающее устройство с восстановлением информации |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU1798815C (ru) |
-
1990
- 1990-08-13 RU SU904885653A patent/RU1798815C/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4989181A (en) | Serial memory device provided with high-speed address control circuit | |
KR950009435A (ko) | 프로그램된 디바이스의 동작 조종 방법 및 장치 | |
EP0398545A1 (en) | Method and apparatus for storing data in a non-volatile memory | |
EP0845788B1 (en) | A memory array test circuit with failure notification | |
KR940022576A (ko) | 메모리의 잔류 결함을 검출하는 방법 및 장치 | |
US6078547A (en) | Method and structure for controlling operation of a DRAM array | |
US5892705A (en) | Apparatus for maintaining non-volatility in ferroelectric ramdom access memory and method therefor | |
RU1798815C (ru) | Динамическое запоминающее устройство с восстановлением информации | |
JPS5583915A (en) | Data recorder | |
KR880004490A (ko) | 반도체 기억장치 | |
JP2000065904A (ja) | 半導体試験装置 | |
SU1582202A1 (ru) | Устройство дл поиска информации на ленточном носителе записи | |
SU1392594A1 (ru) | Одноразр дное стековое запоминающее устройство | |
SU584338A1 (ru) | Устройство дл контрол блоков посто нной пам ти | |
SU1104588A1 (ru) | Запоминающее устройство с самоконтролем | |
SU1003151A1 (ru) | Запоминающее устройство с контролем информации при записи | |
SU1596333A1 (ru) | Устройство дл обнаружени ошибок при передаче информации | |
KR100517257B1 (ko) | 메모리어레이테스트회로 | |
SU1437923A1 (ru) | Буферное запоминающее устройство | |
SU1302321A1 (ru) | Последовательное буферное запоминающее устройство с самоконтролем | |
JP3256119B2 (ja) | 記憶素子制御回路 | |
SU1647573A1 (ru) | Устройство дл контрол последовательностей импульсов | |
SU1282107A1 (ru) | Устройство дл ввода информации | |
SU579659A1 (ru) | Запоминающее устройство с самоконтролем | |
KR19990073988A (ko) | 반도체메모리소자의 리프래쉬회로 |