RU15036U1

RU15036U1 - DEVICE FOR INTERFACE OF THE INTERNAL PARALLEL HIGHWAY WITH THE EXTERNAL HIGHWAY PARALLEL INTERFACE

Info

Publication number: RU15036U1
Application number: RU2000112781/20U
Authority: RU
Inventors: Е.З. Глушкин; Г.С. Рубин
Original assignee: Общество с ограниченной ответственностью "Авионика-Вист"
Priority date: 2000-05-23
Filing date: 2000-05-23
Publication date: 2000-09-10

Abstract

Устройство сопряжения внутрисистемной параллельной магистрали с внешним магистральным параллельным интерфейсом, характеризующееся тем, что оно содержит блок управления ведущего устройства, формирователь прерываний, регистр адреса чтения-записи, мультиплексор адреса-данных, регистр данных записи ведущего устройства, регистр данных чтения ведущего устройства, магистральный приемопередатчик сигналов управления внешнего магистрального параллельного интерфейса ведущего устройства, блок формирования контрольных разрядов данных ведущего устройства, магистральный приемопередатчик сигналов контрольных разрядов данных внешнего магистрального параллельного интерфейса ведущего устройства, магистральный приемопередатчик сигналов адреса-данных внешнего магистрального параллельного интерфейса ведущего устройства, блок управления ведомого устройства, мультиплексор адреса чтения-записи в оперативное запоминающее устройство, регистр данных записи ведомого устройства, регистр данных чтения ведомого устройства, оперативное запоминающее устройство, регистр адреса оперативного запоминающего устройства, регистр разрешенных зон адресов внешнего магистрального параллельного интерфейса, блок сравнения адреса, магистральный приемопередатчик сигналов адреса-данных внешнего магистрального параллельного интерфейса ведомого устройства, блок формирования контрольных разрядов данных ведомого устройства, магистральный приемопередатчик сигналов контрольных разрядов данных внешнего магистрального параллельного интерфейса ведомого устройства, магистральный приемопередатчик сигналов управления внешнA device for interconnecting an intra-system parallel trunk with an external trunk parallel interface, characterized in that it contains a control unit for the master device, an interrupt driver, a read-write address register, a data-address multiplexer, a write data register of the master device, a read-data register of the master device, a trunk transceiver control signals of the external main parallel interface of the master device, the unit for the formation of control bits of data lead the main device, the main transceiver of the control bits of the data of the external main parallel interface of the master device, the main transceiver of the data address signals of the external main parallel interface of the master device, the control unit of the slave device, the read / write address multiplexer in the random access memory, the data register of the slave device, slave read data register, random access memory, op address register iterative storage device, register of allowed zones of addresses of the external main parallel interface, block of address comparison, the main transceiver of the data address signals of the external main parallel interface of the slave device, the unit for generating control bits of the data of the slave device, the main transceiver of the signals of the control bits of the data of the external main parallel interface of the slave device , trunk transceiver control signals externally

Description

УСТРОЙСТВО СОПРЯЖЕНИЯ ВНУТРИСИСТЕМНОЙ ПАРАЛЛЕЛЬНОЙ МАГИСТРАЛИ С ВНЕШНИМ МАГИСТРАЛЬНЫМ ПАРАЛЛЕЛЬНЫМ ИНТЕРФЕЙСОМDEVICE FOR INTERFACE OF THE INTERNAL PARALLEL HIGHWAY WITH THE EXTERNAL HIGHWAY PARALLEL INTERFACE

Полезная модель относится к вычислительной технике и может быть использована в вычислительных системах различного назначения для передачи информации между различными частями распределенных вычислительных систем.The utility model relates to computer technology and can be used in computer systems for various purposes to transfer information between different parts of distributed computing systems.

В результате проведенных патентно-информационных исследований аналогов предлагаемой полезной модели не обнаружено.As a result of patent information studies, analogues of the proposed utility model were not found.

Задачей полезной модели является создание устройства, обеспечивающего сопряжение внутрисистемной параллельной магистрали с внешним магистральным параллельным интерфейсом с возможностью самотестирования устройства сопряжения а также с возможностью приема и выдачи разовых команд.The objective of the utility model is to create a device that provides pairing of the intrasystem parallel trunk with an external trunk parallel interface with the ability to self-test the pairing device and also with the ability to receive and issue one-time commands.

Сущность полезной модели заключается в том, что устройство сопряжения внутрисистемной параллельной магистрали с внешним магистралы1ым параллельным интерфейсом содержит блок управления ведущего устройства, формирователь прерываний, регистр адреса чтения-записи, мультиплексор адреса-данных, регистр данных записи ведущего устройства, регистр данных чтения ведущего устройства, магистральный приемопередатчик сигналов управления внешнего магистрального параллельного интерфейса ведущего устройства, блок формирования контрольных разрядов данных ведущего устройства, магистральный приемопередатчик сигналов контрольных разрядов данных внешнего магистрального параллельного интерфейса ведущего устройства, магистральный приемопередатчик сигналов адреса-данных внешнего магистрального параллельного интерфейсаThe essence of the utility model lies in the fact that the device for interfacing an internal system parallel highway with an external highway The first parallel interface contains a control unit for the master device, an interrupt driver, a read-write address register, a data-address address multiplexer, a write data register of the master device, a read data register of the master device, trunk transceiver of control signals of the external main parallel interface of the master device, control bit formation unit rows of data the master device, a main signal transceiver control data bits parallel main external master unit addresses the transceiver main-data signal external main parallel interface

G06F 13/00G06F 13/00

ведущего устройства, блок управления ведомого устройства, мультиплексор адреса чтения-записи в оперативное запоминающее устройство, регистр данных записи ведомого устройства, регистр данных чтения ведомого устройства, оперативное запоминающее устройство, регистр адреса оперативного запоминающего устройства, регистр разрешенных зон адресов внещнего магистрального параллельного интерфейса, блок сравнения адреса, магистральный приемопередатчик сигналов адреса-данных внешнего магистрального параллельного интерфейса ведомого устройства, блок формирования контрольных разрядов данных ведомого устройства, магистральный приемопередатчик сигналов контрольных разрядов данных внешнего магистрального параллельного интерфейса ведомого устройства, магистральный приемопередатчик сигналов управления внешнего магистрального параллельного интерфейса ведомого устройства, устройство управления, дешифратор адреса внутрисистемной параллельной магистрали, регистр управления, регистр идентификатора, регистр статуса, согласующее устройство, контроллер разовых команд, формирователь выходных разовых команд, приемник входных разовых команд, магистральный приемопередатчик сигналов данных внутрисистемной параллельной магистрали, магистральный приемопередатчик сигналов адреса внутрисистемной параллельной магистрали, внутреннюю магистраль данных, внутреннюю магистраль управления, магистраль управления ведущего устройства, магистраль управления ведомого устройства, вход-выход данных внутрисистемной параллельной магистрали, вход адреса внутрисистемной параллельной магистрали, вход-выход управления внутрисистемной параллельной магистрали, вход-выход внешнего магистрального параллельного интерфейса, выход разовых команд, вход разовых команд, при этом вход блока управления ведущего устройства, первый вход блока управления ведомого устройства, управляющие входы регистра адреса чтения-записи, регистра управления, регистра идентификатора, регистра статуса, контроллера разовых команд при помощи внутренней магистрали управления соединены со вторым входом-выходом устройства управления, второй выход блока управления ведущего устройства соединен со входом формирователя прерываний, вход-выход блока управления ведущего устройства соединен с первым входом-выходом магистрального приемопередатчика сигналов управления внешнего магистрального параллельного интерфейса ведущего устройства, управляющие входы мультиплексора адреса-данных, регистра данных записи ведущего устройства, регистра данных чтения ведущего устройства, магистрального приемопере СС-{-/2 Wmaster device, slave control unit, read / write address multiplexer in random access memory, slave write data register, slave read data register, random access memory, random access memory address register, register of allowed address zones of the external main parallel interface, block address comparison, the main transceiver of the data-address signals of the external main parallel interface of the slave unit, the unit for generating the control bits of the data of the slave device, the main transceiver of the signals of the control bits of the data of the external main parallel interface of the slave device, the main transceiver of the control signals of the external main parallel interface of the slave device, the control device, the address decoder of the internal system parallel line, control register, identifier register, register status, matching device, controller of one-time commands, ph one-time output single-command instruction receiver, one-time input command receiver, intrasystem parallel highway data signal transceiver, intrasystem parallel highway address signal transceiver, internal data highway, internal control highway, master control highway, slave control highway, intrasystem parallel data input-output trunk, intrasystem parallel trunk address input, control input-output nutrisystem parallel highway, input-output of the external trunk parallel interface, output of one-time commands, input of one-time commands, while the input of the control unit of the master device, the first input of the control unit of the slave device, the control inputs of the register of read / write address, control register, identifier register, register the status, the controller of one-time commands using the internal control line are connected to the second input-output of the control device, the second output of the control unit of the master VA is connected to the input of the interrupt driver, the input-output of the control unit of the master device is connected to the first input-output of the main transceiver of the control signals of the external main parallel interface of the master device, the control inputs of the address data multiplexer, the register data of the master device, the read data register of the master device, SS main transceiver - {- / 2 W

- 2 датчика сигналов контрольных разрядов данных внешнего магистрального параллельного интерфейса ведущего устройства, магистрального приемопередатчика сигналов адреса-данных внешнего магистрального параллельного интерфейса ведущего устройства при помощи магистрали управления ведущего устройства соединены с первым выходом блока управления ведущего устройства, вход мультиплексора адреса-данных соединен с выходом регистра адреса чтения-записи, первый вход-выход мультиплексора адреса-данных соединен со входом регистра данных чтения ведущего устройства и выходом регистра данных записи ведущего устройства, второй вход-выход мультиплексора адреса-данных соединен с первым входом-выходом магистрального приемопередатчика сигналов адресаданных внещнего магистрального параллельного интерфейса ведущего устройства и со входом блока формирования контрольных разрядов данных ведущего устройства, выход которого соединен с первым входомвыходом магистрального приемопередатчика сигналов контрольных разрядов данных внешнего магистрального параллельного интерфейса ведущего устройства, управляющие входы мультиплексора адреса чтения-записи оперативного запоминающего устройства, регистра данных записи ведомого устройства, регистра данных чтения ведомого устройства, оперативного запоминающего устройства , регистра адреса оперативного запоминающего устройства, регистра разрещенных зон адресов внешнего магистрального параллельного интерфейса, магистрального приемопередатчика сигналов адреса-данных внешнего магистрального параллельного интерфейса ведомого устройства, магистрального приемопередатчика сигналов контрольных разрядов данных внешнего магистрального параллельного интерфейса ведомого устройства при помощи магистрали управления ведомого устройства соединены с выходом блока управления ведомого устройства, вход-выход блока управления ведомого устройства соединен с первым входом-выходом магистрального приемопередатчика сигналов управления внешнего магистрального параллельного интерфейса ведомого устройства, к первому входу блока сравнения адреса подключен выход регистра разрешенных зон адресов внешнего магистрального параллельного интерфейса, ко второму входу блока сравнения адреса подключен выход мультиплексора адреса чтения-записи оперативного запоминающего устройства, выход блока сравнения адреса подключен к второму входу блока управления ведомого устройства, выход мультиплексора адреса чтения-записи оперативного запоминающего устройства соединен со входом данных регистра адреса оперативного запоминающего- 2 sensors for signals of control bits of the data of the external main parallel interface of the master device, the main transceiver of the address-data signals of the external main parallel interface of the master device using the control line of the master device connected to the first output of the control unit of the master device, the input of the address-data multiplexer is connected to the register output read / write addresses, the first input-output of the data-address multiplexer is connected to the input of the data register I of the master device and the output of the data record register of the master device, the second input-output of the address-data multiplexer is connected to the first input-output of the main transceiver of the data address signals of the external main parallel interface of the master device and to the input of the control bit data generating unit of the master device, the output of which is connected to the first input of the output of the main transceiver of the signals of the control bits of the data of the external main parallel interface of the leads the other device, the control inputs of the read / write address multiplexer of the random access memory device, the write data register of the slave device, the read data register of the slave device, random access memory, the address register of the random access memory device, the register of resolved zones of the addresses of the external main parallel interface, the main transceiver of the address signals data of the external main parallel interface of the slave device, the main transceiver the sensor signal of the control bits of the data of the external main parallel interface of the slave device using the control line of the slave device is connected to the output of the control unit of the slave device, the input-output of the control unit of the slave device is connected to the first input-output of the main transceiver of the control signals of the external main parallel interface of the slave device, to the first input of the address comparison unit is connected to the output of the register of allowed zones of addresses of the external magis parallel parallel interface, to the second input of the address comparison unit the output of the read-write address multiplexer of the random access memory is connected, the output of the address comparison unit is connected to the second input of the slave control unit, the output of the read-write address multiplexer of the random access memory is connected to the data input of the operational address register memorable

0 0

- 3 устройства, выход которого соединен со входом адреса оперативного запоминающего устройства, входы-выходы данных регистров управления, идентификатора и статуса, контроллера разовых команд, входы данных регистра адреса чтения-записи, регистров данных записи ведущего и ведомого устройств, регистра разрещенных зон адресов внещнего магистрального параллельного интерфейса, выходы данных регистров данных чтения ведущего и ведомого устройств соединены при помощи внутренней магистрали данных со вторым входом-выходом магистрального приемопередатчика сигналов данных внутрисистемной параллельной магистрали, первый вход-выход которого является входом-выходом данных внутрисистемной параллельной магистрали, вход дешифратора адреса внутрисистемной параллельной магистрали соединен с выходом магистрального приемопередатчика сигналов адреса внутрисистемной параллельной магистрали, вход которого является входом данных внутрисистемной параллельной магистрали, выход дешифратора адреса внутрисистемной параллельной магистрали соединен со входом устройства управления, первый вход-выход устройства управления, первый и второй выходы формирователя прерываний образуют вход-выход управления внутрисистемной параллельной магистрали, вход регистра данных чтения ведомого устройства, выход регистра данных записи ведомого устройства, первый вход мультиплексора адреса чтения-записи оперативного запоминающего устройства, вход-выход данных оперативного запоминающего устройства, вход блока формирования контрольных разрядов данных ведомого устройства соединены с первым входом-выходом магистрального приемопередатчика сигналов адреса-данных внешнего магистрального параллельного интерфейса ведомого устройства, выход блока формирования контрольных разрядов данных ведомого устройства соединен с первым входом-выходом магистрального приемопередатчика сигналов контрольных разрядов данных внешнего магистрального параллельного интерфейса ведомого устройства, второй вход мультиплексора адреса чтения-записи оперативного запоминающего устройства соединен с выходом регистра адреса чтения-записи, вторые выходы-выходы магистральных приемопередатчиков сигналов адреса-данных внешнего магистрального параллельного интерфейса ведущего и ведомого устройств, вторые выходы-выходы магистральных приемопередатчиков сигналов контрольных разрядов данных внешнего магистрального параллельного интерфейса ведущего и ведомого устройств, вторые выходы-выходы магистральных приемопередатчиков сигналов управления внещнего магистрального параллельного интерфейса- 3 devices, the output of which is connected to the address of the random access memory, inputs / outputs of data from the control registers, identifier and status, controller of one-time commands, data inputs from the register of read and write addresses, data registers from the master and slave devices, register of resolved zones of external addresses the main parallel interface, the data outputs of the read data registers of the master and slave devices are connected using the internal data highway with the second input-output of the main reception of an intra-system parallel highway data signal transmitter, the first input-output of which is an intra-system parallel highway data input-output, the input of an intrasystem parallel highway address decoder is connected to the output of an intra-system parallel highway address signal transceiver, whose input is an intra-system parallel highway data input, an address decoder output the intrasystem parallel line is connected to the input of the control device, p the first input-output of the control device, the first and second outputs of the interrupt generator form the input-output of the control of the intra-system parallel line, the input of the read data register of the slave device, the output of the write data register of the slave device, the first input of the read-write address multiplex of the random access memory, input-output data of the random access memory device, the input of the unit for generating control bits of the data of the slave device is connected to the first input-output of the main receiver the signal address data signal transmitter of the external master parallel interface of the slave device, the output of the slave device for generating the control bits of the data of the slave device is connected to the first input-output of the master transceiver of the data bits of the external master parallel interface of the slave device, the second input of the read-write address of the random access memory device is connected with the output of the register address read-write, the second outputs-outputs of the main transceiver sensors of address-data signals of the external main parallel interface of the master and slave devices, second outputs-outputs of the main transceivers of the signals of the control bits of the data of the external main parallel interface of the master and slave devices, the second outputs-outputs of the main transceivers of the control signals of the external main parallel interface

ведущего и ведомого устройств соединены с первьом вход ом-выходом согласующего устройства, второй вход-выход которого является входомвыходом внещнего магистрального параллельного интерфейса, выход контроллера разовых команд соединен со входом формирователя выходных разовых команд, выход которого является выходом разовых команд, вход контроллера разовых команд соединен с выходом приемника входных разовых команд, вход которого является входом разовых команд.the master and slave devices are connected to the first input by the ohm-output of the matching device, the second input-output of which is the input-output of the external main parallel interface, the output of the controller of one-time commands is connected to the input of the generator of the output of one-time commands, the output of which is the output of the one-time commands, the input of the controller of one-time commands is connected with the output of the receiver of input one-time commands, the input of which is the input of one-time commands.

Сущность полезной модели поясняется чертежом, на котором обозначены:The essence of the utility model is illustrated in the drawing, on which are indicated:

1- блок управления ведущего устройства;1- control unit of the master device;

2- формирователь прерываний;2- shaper of interruptions;

3- регистр адреса чтения-записи;3- register address read-write;

4- мультиплексор адреса-данных;4- address data multiplexer;

5- регистр данных записи ведущего устройства;5 - register data of the master record;

6- регистр данных чтения ведущего устройства;6- register data read master device;

7- магистральный приемопередатчик сигналов управления внешнего магистрального параллельного интерфейса ведущего устройства;7- trunk transceiver of control signals of the external trunk parallel interface of the master device;

8- блок формирования контрольных разрядов данных ведущего устройства;8- unit for generating control bits of the data of the master device;

9- магистральный приемопередатчик сигналов контрольных разрядов данных внещнего магистрального параллельного интерфейса ведущего устройства;9- trunk transceiver of the signals of the control bits of the data of the external trunk parallel interface of the master device;

10- магистральный приемопередатчик сигналов адреса-данных внешнего магистрального параллельного интерфейса ведущего устройства;10- trunk transceiver of the address-data signals of the external main parallel interface of the master device;

11- блок управления ведомого устройства;11- slave control unit;

12- мультиплексор адреса чтения-записи оперативного запоминающего устройства;12 - the multiplexer of the read-write address of the random access memory;

13- регистр данных записи ведомого устройства;13 - slave device write data register;

14- регистр данных чтения ведомого устройства;14- slave read data register;

15- оперативное запоминающее устройство (ОЗУ);15 - random access memory (RAM);

16- регистр адреса оперативного запоминающего устройства;16-register address of random access memory;

17- регистр разрешенных зон адресов внешнего магистрального параллельного интерфейса;17 - register of allowed zones of addresses of the external trunk parallel interface;

18- блок сравнения адреса;18- address comparison unit;

19- магистральный приемопередатчик сигналов адреса-данных внешнего магистрального параллельного интерфейса ведомого устройства;19 - trunk transceiver of the address data signals of the external main parallel interface of the slave device;

20- блок формирования контрольных разрядов данных ведомого устройства;20- unit for generating control bits of the slave data;

21- магистральный приемопередатчик сигналов контрольных разрядов данных внешнего магистрального параллельного интерфейса ведомого устройства;21 - trunk transceiver of the signals of the control bits of the data of the external main parallel interface of the slave device;

22- магистральный приемопередатчик сигналов управления внешнего магистрального параллельного интерфейса ведомого устройства;22 - trunk transceiver of control signals of the external main parallel interface of the slave device;

23- устройство управления;23- control device;

24- дешифратор адреса внутрисистемной параллельной магистрали;24- decoder addresses intrasystem parallel trunk;

25- регистр управления;25- control register;

26- регистр идентификатора;26- register of identifier;

27- регистр статуса;27- status register;

28- согласующее устройство;28- matching device;

29- контроллер разовых команд;29- controller of one-time commands;

30- формирователь выходных разовых команд;30-shaper output one-time commands;

31- приемник входных разовых команд;31- receiver of one-time input commands;

32- магистральный приемопередатчик сигналов данных внутрисистемной параллельной магистрали;32- trunk transceiver of data signals of an intra-system parallel highway;

33- магистральный приемопередатчик сигналов адреса внутрисистемной параллельной магистрали;33 - trunk transceiver of the signals of the address of the intrasystem parallel trunk;

34- внутренняя магистраль данных;34- internal data highway;

35- внутренняя магистраль управления;35- internal control highway;

36- магистраль управления ведущего устройства;36- master control line;

37- магистраль управления ведомого устройства;37- slave control line;

38- вход-выход данных внутрисистемной параллельной магистрали;38 - input-output data of the intra-system parallel line;

39- вход адреса внутрисистемной параллельной магистрали;39 - input addresses intrasystem parallel highway;

40- вход-выход управления внутрисистемной параллельной магистрали ;40 - input-output control of an intrasystem parallel line;

41- вход-выход внешнего магистрального параллельного интерфейса;41 - input-output of an external trunk parallel interface;

42- выход разовых команд;42 - exit of one-time teams;

43- вход разовых команд.43- entry of one-time teams.

В предлагаемом устройстве сопряжения внутрисистемной параллельной магистрали с внешним магистральным параллельным интерфейсом:In the proposed device for interfacing an intrasystem parallel trunk with an external trunk parallel interface:

Вход блока 1 управления ведущего устройства, первый вход блока 11 управления ведомого устройства, управляющие входы (У) регистра 3 адреса чтения-записи, регистра 25 управления, регистра 26 идентификатора, регистра 27 статуса, контроллера 29 разовых команд при помощи внутренней магистрали 35 управления соединены со вторым входомвыходом устройства 23 управления.The input of the control unit 1 of the master device, the first input of the control unit 11 of the slave device, control inputs (U) of register 3 of read / write address, control register 25, identifier register 26, status register 27, one-time controller 29 are connected via an internal control line 35 with the second input of the output of the control device 23.

йш///г /ysh /// g /

- б Второй выход блока 1 управления ведущего устройства соединен со входом формирователя 2 прерываний.- b The second output of the control unit 1 of the master device is connected to the input of the shaper 2 interrupts.

Вход-выход блока 1 управления ведущего устройства соединен с первым входом-выходом магистрального приемопередатчика 7 сигналов управления внешнего магистрального параллельного интерфейса ведущего устройства.The input-output of the control unit 1 of the master device is connected to the first input-output of the main transceiver 7 of the control signals of the external main parallel interface of the master device.

Управляющие входы (У) мультиплексора 4 адреса-данных, регистра 5 данных записи ведущего устройства, регистра б данных чтения ведущего устройства, магистрального приемопередатчика 9 сигналов контрольных разрядов данных внешнего магистрального параллельного интерфейса ведущего устройства, магистрального приемопередатчика 10 сигналов адреса-данных внещнего магистрального параллельного интерфейса ведущего устройства при помощи магистрали 36 управления ведущего устройства соединены с первым выходом блока 1 управления ведущего устройства.The control inputs (U) of the multiplexer 4 data address, register 5 data record of the master device, register b read data of the master device, the main transceiver 9 signals of the control bits of the data of the external main parallel interface of the master device, the main transceiver 10 signals of the address data of the external main parallel interface the master device using the master control line 36 connected to the first output of the master control unit 1 .

Вход мультиплексора 4 адреса-данных соединен с выходом регистра 3 адреса чтения-записи, первый вход-выход мультиплексора 4 адресаданных соединен со входом регистра б данных чтения ведущего устройства и выходом регистра 5 данных записи ведущего устройства, второй вход-выход мультиплексора 4 адреса-данных соединен с первым входомвыходом магистрального приемопередатчика 10 сигналов адреса-данных внещнего магистрального параллельного интерфейса ведущего устройства и со входом блока 8 формирования контрольных разрядов данных ведущего устройства, выход которого соединен с первым входом-выходом магистрального приемопередатчика 9 сигналов контрольных разрядов данных внещнего магистрального параллельного интерфейса ведущего устройства.The input of the data address multiplexer 4 is connected to the read / write address register 3, the first input / output of the data address multiplexer 4 is connected to the input of the master read data register b and the output of the master data record register 5, the second input / output of the data address multiplexer 4 connected to the first input of the output of the main transceiver 10 signals of the address data of the external main parallel interface of the master device and to the input of the unit 8 of the formation of the control bits of the data of the master device -keeping, whose output is connected to a first input-output of the transceiver 9 of the main signal data check bits vneschnego main parallel interface master.

Управляющие входы (У) мультиплексора 12 адреса чтения-записи ОЗУ, регистра 13 данных записи ведомого устройства, регистра 14 данных чтения ведомого устройства, ОЗУ 15, регистра 16 адреса ОЗУ, регистра 17 разрешенных зон адресов внешнего магистрального параллельного интерфейса, магистрального приемопередатчика 19 сигналов адреса-данных внешнего магистрального параллельного интерфейса ведомого устройства, магистрального приемопередатчика 21 сигналов контрольных разрядов данных внешнего магистрального параллельного интерфейса ведомого устройства при помощи магистрали 37 управления ведомого устройства соединены с выходом блока 11 управления ведомого устройства.Control inputs (U) of the multiplexer 12 of the read / write address of the RAM, the register 13 of the write data of the slave device, the register 14 of the read data of the slave device, the RAM 15, the register 16 of the address of the RAM, the register 17 of the allowed address zones of the external main parallel interface, the main transceiver 19 of the address signals - data of the external main parallel interface of the slave device, the main transceiver 21 signals of control bits of data of the external main parallel interface of the slave device -keeping via line 37 slave control devices are connected to the output control unit 11 of the slave.

- 7 управления внешнего магистрального параллельного интерфейса ведомого устройства.- 7 controls the external trunk parallel interface of the slave device.

К первому входу блока 18 сравнения адреса подключен выход регистра 17 разрешенных зон адресов внешнего магистрального параллельного интерфейса, ко второму входу блока 18 сравнения адреса подключен выход мультиплексора 12 адреса чтения-записи ОЗУ, выход блока 18 сравнения адреса подключен к второму входу блока 11 управления ведомого устройства.The output of the register 17 of allowed zones of addresses of the external trunk parallel interface is connected to the first input of the address comparison unit 18, the output of the multiplexer 12 of the RAM read / write address is connected to the second input of the address comparison unit 18, the output of the address comparison unit 18 is connected to the second input of the slave device control unit 11 .

Выход мультиплексора 12 адреса чтения-записи ОЗУ соединен со входом данных регистра 16 адреса ОЗУ, выход регистра 16 адреса ОЗУ соединен со входом адреса (А) ОЗУ 15.The output of the multiplexer 12 of the address of the read-write RAM is connected to the data input of the register 16 of the RAM address, the output of the register 16 of the RAM address is connected to the input of the address (A) of the RAM 15.

Входы-выходы данных регистров 25, 26 и 27 управления, идентификатора и статуса, контроллера 29 разовых команд, входы данных регистра 3 адреса чтения-записи, регистров 5 и 13 данных записи ведушего и ведомого устройств, регистра 17 разрешенных зон адресов внешнего магистрального параллельного интерфейса, выходы данных регистров 6 и 14 данных чтения ведущего и ведомого устройств соединены при помоши внутренней магистрали 34 данных со вторым входом-выходом магистрального приемопередатчика 32 сигналов данных внутрисистемной параллельной магистрали, первый вход-выход которого является входом-выходом 38 данных внутрисистемной параллельной магистрали данных.The inputs and outputs of the data of the control registers 25, 26 and 27, the identifier and status, the controller of 29 one-time commands, the data of the register 3 of the read / write address, registers 5 and 13 of the write data of the master and slave devices, register 17 of the allowed address zones of the external main parallel interface , the outputs of the data registers 6 and 14 of the read data of the master and slave devices are connected using the internal data highway 34 with the second input-output of the main transceiver 32 data signals of the intra-system parallel highway, the first input-output of which is the input-output 38 of the data of the intra-system parallel data highway.

Вход дешифратора 24 адреса внутрисистемной параллельной магистрали соединен с выходом магистрального приемопередатчика 33 сигналов адреса внутрисистемной параллельной магистрали, вход которого является входом 39 адреса внутрисистемной параллельной магистрали устройства сопряжения.The input of the decoder 24 of the intrasystem parallel line address is connected to the output of the main transceiver 33 of the signals of the address of the intrasystem parallel line, the input of which is the input 39 of the address of the intrasystem parallel line of the interface device.

Выход дешифратора 24 адреса внутрисистемной параллельной магистрали соединен со входом устройства 23 управления.The output of the decoder 24 addresses of the intra-system parallel line is connected to the input of the control device 23.

Первый вход-выход устройства 23 управления, первый и второй выходы формирователя 2 прерываний образуют вход-выход 40 управления внутрисистемной параллельной магистрали устройства сопряжения.The first input-output of the control device 23, the first and second outputs of the interrupt generator 2 form the control input-output 40 of the intrasystem parallel line of the interface device.

Вход регистра 14 данных чтения ведомого устройства, выход регистра 13 данных записи ведомого устройства, первый вход мультиплексора 12 адреса чтения-записи ОЗУ, вход-выход данных (Д) ОЗУ 15, вход блока 20 формирования контрольных разрядов данных ведомого устройства соединены с первым входом-выходом магистрального приемопередатчика 19 сигналов адреса-данных внешнего магистрального параллельного интерфейса ведомого устройства, выход блока 20 формирования контрольных разрядов данных ведомого устройства соединены с первым входом-выходом магистрального приемопередатчика 21 сигналов контрольных разрядов данных внешнего магистрального параллельного интерфейса ведомого устройства.The input of the read data register 14 of the slave device, the output of the register 13 of the data record of the slave device, the first input of the multiplexer 12 of the read / write address of the RAM, the input / output of the data (D) of the RAM 15, the input of the unit for generating the control bits of the data of the slave device are connected to the first input the output of the main transceiver 19 of the address-data signals of the external main parallel interface of the slave device, the output of the unit 20 for generating control bits of the data of the slave device are connected to the first input-output eral transceiver 21 signals control data bits parallel main external slave device.

Второй вход мультиплексора 12 адреса чтения-записи ОЗУ соединен с выходом регистра 3 адреса чтения-записи.The second input of the multiplexer 12 of the read / write address of the RAM is connected to the output of the register 3 of the read / write address.

Вторые вьосоды-выходы магистральных приемопередатчиков 10 и 19 сигналов адреса-данных внешнего магистрального параллельного интерфейса ведущего и ведомого устройств, вторые выходы-выходы магистральных приемопередатчиков 9 и 21 сигналов контрольных разрядов данных внешнего магистрального параллельного интерфейса ведущего и ведомого устройств, вторые выходы-выходы магистральных приемопередатчиков 7 и 22 сигналов управления внешнего магистрального параллельного интерфейса ведущего и ведомого устройств соединены с первым входом-выходом согласуюшвго устройства 28, второй вход-выход которого является входом-выходом 41 внешнего магистрального параллельного интерфейса устройства сопряжения внутрисистемной параллельной магистрали с внешним магистральным параллельным интерфейсом.The second output signals of the main transceivers 10 and 19 of the data address signals of the external main parallel interface of the master and slave devices, the second outputs and outputs of the main transceivers 9 and 21 of the data control bits of the external main parallel interface of the master and slave devices, the second outputs and outputs of the main transceivers 7 and 22 control signals of the external main parallel interface of the master and slave devices are connected to the first input-output soglasuyushvgo device 28, the second input-output of which is input-output of the external trunk 41 parallel interfaces intra parallel pipe with an external trunk parallel interface.

Выход контроллера 29 разовых команд соединен со входом формирователя 30 выходных разовых команд, выход которого является выходом 42 разовых команд устройства сопряжения, вход контроллера 29 разовых команд соединен с выходом приемника 31 входных разовых команд, вход которого является входом 43 разовых команд устройства сопряжения.The output of the controller 29 one-time commands is connected to the input of the shaper 30 of the output one-time commands, the output of which is the output of 42 one-time commands of the interface device, the input of the controller 29 of the one-time commands is connected to the output of the receiver 31 of the input one-time commands, the input of which is the input of 43 one-time commands of the interface device.

Устройство сопряжения внутрисистемной параллельной магистрали с внешним магистральным параллельным интерфейсом обеспечивает связь различных вычислительных устройств (например, бортовой цифровой вычислительной машины) с устройствами и системами по внешнему магистральному параллельному интерфейсу в соответствии с ГОСТ 26765.51-86.A device for interconnecting an intra-system parallel backbone with an external main parallel interface provides the connection of various computing devices (for example, an on-board digital computer) with devices and systems via an external main parallel interface in accordance with GOST 26765.51-86.

Вычислительное устройство, использующее устройство сопряжения внутрисистемной параллельной магистрали с внешним магистральным параллельным интерфейсом может являться ведомым (пассивным) или ведущим (активным) устройством на внешнем магистральном параллельном интерфейсе. Режим работы устанавливается программно по командам вычислительного устройства. При работе в режиме ведущего устройства устройство сопряжения внутрисистемной параллельной магистрали с внещним магистральным параллельным интерфейсом обеспечивает режим одиночного адресного обмена, осуществляя по командам вычислительного устройства чтение или запись данных (шестнадцатиразрядных слов). ОстальныеA computing device using a device for interconnecting an intrasystem parallel backbone with an external backbone parallel interface can be a slave (passive) or master (active) device on an external backbone parallel interface. The operating mode is set programmatically by the commands of the computing device. When operating in the master device mode, the device connecting the intrasystem parallel trunk with the external trunk parallel interface provides a single address exchange mode, by reading or writing data (sixteen-bit words) by the commands of the computing device. Rest

(внешние) устройства, подключенные к магистрали вьшолняют роль ведомых (пассивных) устройств. Устройство сопряжения внутрисистемной параллельной магистрали с внешним магистральным параллельным интерфейсом обеспечивает режим передачи управления магистралью по запросам устройств, готовых к выполнению функции ведущего.(external) devices connected to the trunk play the role of slave (passive) devices. A device for interconnecting an intra-system parallel trunk with an external trunk parallel interface provides the transmission control mode of the trunk at the request of devices ready to perform the function of the master.

По завершению процедуры передачи управления магистралью, вычислительное устройства, использующее устройство сопряжения внутрисистемной параллельной магистрали с внешним магистральным параллельным интерфейсом становится ведомым устройством на внешнем магистральном параллельном интерфейсе. Данный режим устанавливается по включению питания изделия или программно. При этом обмен информацией между вычислительным устройством и устройством, ставшим ведущим, осушествляется через ОЗУ 15, входящее в состав устройства сопряжения внутрисистемной параллельной магистрали с внешним магистральным параллельным интерфейсом. При снятии сигнала Подтверждение Запроса (ПЗ), вычислительное устройство снова становится ведущим устройством на внешнем магистральном параллельном интерфейсе.Upon completion of the trunk control transfer procedure, a computing device using an inter-system parallel trunk interface device with an external trunk parallel interface becomes a slave device on the external trunk parallel interface. This mode is set by turning on the power of the product or programmatically. In this case, the exchange of information between the computing device and the device, which has become the leader, is carried out through RAM 15, which is part of the device for interfacing an intra-system parallel backbone with an external main parallel interface. When the Request Acknowledgment (PZ) signal is removed, the computing device again becomes the master device on the external trunk parallel interface.

Устройство сопряжения внутрисистемной параллельной магистрали с внешним магистральным параллельным интерфейсом обеспечивает прием одного системного радиального прерывания.A device for interconnecting an intrasystem parallel trunk with an external trunk parallel interface provides reception of one system radial interrupt.

Устройства сопряжения внутрисистемной параллельной магистрали с внешним магистральным параллельным интерфейсом обеспечивает прием и выдачу 8-ми разовых команд в соответствии с ГОСТ18997-79.Interfacing devices for an intrasystem parallel trunk with an external trunk parallel interface provides reception and issuance of 8 one-time commands in accordance with GOST 18997-79.

Устройство 23 управления управляет взаимодействием устройства сопряжения внутрисистемной параллельной магистрали с внешним магистральным параллельным интерфейсом с процессором вычислительного устройства, подключенного к выходу-выходу 38, входу 39 и входу-выходу 40 данных, адреса и управления внутрисистемной параллельной магистрали .The control device 23 controls the interaction of the intrasystem parallel trunk interface device with the external trunk parallel interface with the processor of the computing device connected to the output-output 38, input 39 and input-output 40 of the data, address and control of the intra-system parallel highway.

Дешифратор 24 адреса внутрисистемной параллельной магистрали обеспечивает распознавание адреса при обращении к устройству сопряжения внутрисистемной параллельной магистрали с внешним магистральным параллельным интерфейсом со стороны внутрисистемной параллельной магистрали.The intrasystem parallel trunk address decoder 24 provides address recognition when accessing the intrasystem parallel trunk interface device with an external parallel trunk interface from the intrasystem parallel trunk.

При обращении к устройству сопряжения, устройство 23 управления формирует сигналы управления устройствами устройства сопряжения внутрисистемной параллельной магистрали с внешним магистральным параллельным интерфейсом на внутренней магистрали 35 управления, аWhen accessing the interface device, the control device 23 generates control signals of the devices of the interface device of the inter-system parallel highway with an external main parallel interface on the internal control highway 35, and

- 10 также сигналы управления магистральными приемопередатчиками 32 и 33 сигналов данных и адреса внутрисистемной параллельной магистрали.- 10 also control signals of the main transceivers 32 and 33 of the data signals and addresses of the intrasystem parallel line.

Блок 1 управления ведущего устройства, регистр 3 адреса чтениязаписи, мультиплексор 4 адреса-данных, регистр 5 данных записи ведущего устройства, регистр б данных чтения ведущего устройства, магистральный приемопередатчик 7 сигналов управления внешнего магистрального параллельного интерфейса ведущего устройства, блок 8 формирования контрольных разрядов данных ведущего устройства, магистральный приемопередатчик 9 сигналов контрольных разрядов данных внешнего магистрального параллельного интерфейса ведущего устройства, магистральный приемопередатчик 10 сигналов адреса-данных внещнего магистрального параллельного интерфейса ведущего устройства обеспечивают обмен данными по внещнему магистральному параллельному интерфейсу в режиме ведущего устройства, контроль времени обмена по внешнему магистральному параллельному интерфейсу, прием и формирование сигналов передачи управления магистральным параллельным интерфейсом, формирование контрольных разрядов данных и формирование сигнала прерывания.The control unit 1 of the master device, register 3 of the read-write address, the multiplexer 4 of the data address, the register 5 of write data of the master device, the register of read data of the master device, the main transceiver 7 of the control signals of the external main parallel interface of the master device, the block 8 of the formation of control bits of the master data devices, main transceiver 9 signals of control bits of data of the external main parallel interface of the master device, main transceiver 10 of the address-data signals of the external main parallel interface of the master device provide data exchange via the external main parallel interface in the master device mode, control of the exchange time via the external main parallel interface, reception and generation of control transmission signals of the main parallel interface, formation of control bits of data and generation interrupt signal.

Блок 1 управления ведущего устройства обеспечивает формирование сигналов записи и чтения данных для регистров 5 и 6 данных записи и чтения ведущего устройства, формирование сигналов управления магистральными приемопередатчиками 7, 9, 10 сигналов управления, контрольных разрядов данных и адреса-данных внешнего магистрального параллельного интерфейса ведущего устройства, формирование временной диаграммы обмена в соответствии с ГОСТ26765.51-86 (ведущее устройство), прием и формирование сигналов передачи управления магистральным параллельным интерфейсом, контроль времени обмена по внешнему магистральному параллельному интерфейсу и формирование сигнала прерывания на внутрисистемной параллельной магистрали при отсутствии сигнала ответа в течении заданного времени.The control unit 1 of the master device provides the formation of signals for writing and reading data for registers 5 and 6 of data for writing and reading the master device, the formation of control signals for the main transceivers 7, 9, 10 of control signals, control bits of the data and data address of the external main parallel interface of the master device , the formation of a temporary diagram of the exchange in accordance with GOST26765.51-86 (master), the reception and formation of control transmission signals of the main parallel Interfaces, time sharing control of the external trunk parallel interface and the formation of an interrupt signal to the intra-parallel pipe when no signal response within a predetermined time.

Регистр 5 данных записи ведущего устройства предназначен для хранения данных, подготовленных для передачи от данного устройства сопряжения в устройства, подключенные к внещнему магистральному параллельному интерфейсу при работе устройства сопряжения в режиме ведущего устройства. По завершению обращения к данному регистру со стороны внутрисистемной параллельной магистрали под управлением блока 1 управления ведущего устройства формируется циклограмма записи по внешнему магистральному параллельному интерфейсу.The register 5 of the recording data of the master device is designed to store data prepared for transmission from this pairing device to devices connected to the external trunk parallel interface when the pairing device is in master mode. Upon completion of the appeal to this register from the side of the intrasystem parallel highway under the control of the control unit 1 of the master device, a recording cyclogram is formed on the external main parallel interface.

Регистр б данных записи ведущего устройства предназначен для хранения данных, принятых по внешнему магистральному параллельному интерфейсу при работе устройства сопряжения внутрисистемной параллельной магистрали с внешним магистральным параллельным интерфейсом в режиме ведущего устройства. По завершению обращения к данному регистру, под управлением блока 1 управления ведущего устройства формируется циклограмма чтения по внешнему магистральному параллельному интерфейсу.The master data record register b is intended for storing data received via an external main parallel interface during operation of an inter-system parallel main interface device with an external main parallel interface in the master mode. Upon completion of the appeal to this register, under the control of the control unit 1 of the master device, a reading cyclogram is formed on the external main parallel interface.

Регистр 3 адреса записи-чтения содержит адрес запоминающих устройств, подключенных к внещнему магистральному параллельному интерфейсу при операциях чтении-записи по внешнему магистральному параллельному интерфейсу, когда устройство сопряжения работает в режиме ведущего устройства. Когда устройство сопряжения работает в режиме ведомого устройства, регистр 3 адреса чтения-записи содержит адрес ОЗУ 15 устройства сопряжения.The write-read address register 3 contains the address of the storage devices connected to the external trunk parallel interface during read-write operations on the external trunk parallel interface when the coupler is operating in the master device mode. When the interface device is in slave mode, the read-write address register 3 contains the RAM address 15 of the interface device.

При записи данных по внешнему магистральному параллельному интерфейсу блок 8 формирования контрольных разрядов данных ведущего устройства обеспечивает аппаратное формирование и вьщачу контрольных разрядов данных (дополнение до нечетного количества единиц в каждом байте данных).When writing data via an external main parallel interface, the unit 8 for generating the control bits of the data of the master device provides the hardware generation and performance of the control bits of the data (addition to an odd number of units in each data byte).

Магистральные приемопередатчики 7, 9 и 10 сигналов управления, контрольных разрядов данных и адреса-данных внещнего магистрального параллельного интерфейса ведущего устройства обеспечивают электрическое сопряжение устройства сопряжения внутрисистемной параллельной магистрали с внешним магистральным параллельным интерфейсом с согласующим устройством 28.The main transceivers 7, 9 and 10 of the control signals, control bits of the data and the data address of the external trunk parallel interface of the master device provide electrical coupling of the interface device of the intrasystem parallel highway with the external trunk parallel interface with the matching device 28.

Согласующее устройство 28 обеспечивает согласование нагрузки.Matching device 28 provides load balancing.

Блок 11 управления ведомого устройства, регистр 3 адреса чтения-записи, мультиплексор 12 адреса чтения-записи в ОЗУ, регистр 13 данных записи ведомого устройства, регистр 14 данных чтения ведомого устройства, ОЗУ 15, регистр 16 адреса ОЗУ, регистр 17 разрешенных зон адресов внешнего магистрального параллельного интерфейса, блок 18 сравнения адреса, магистральный приемопередатчик 22 сигналов управления внешнего магистрального параллельного интерфейса ведомого устройства, блок 20 формирования контрольных разрядов данных ведомого устройства, магистральный приемопередатчик 21 сигналов контрольных разрядов данных внешнего магистрального параллельного интерфейса ведомого устройства, магистральный приемопередатчик 19 сигналов адliuo // 2f/Slave control unit 11, read-write address register 3, multiplexer 12 read-write addresses in RAM, slave write data register 13, slave read data register 14, RAM 15, RAM address register 16, register 17 of allowed external address zones the main parallel interface, block 18 comparing the address, the main transceiver 22 of the control signals of the external main parallel interface of the slave, the block 20 of the formation of the control bits of the data of the slave, magic trawling transceiver 21 check bits of the main data signals external parallel interface slave trunk transceiver 19 signals adliuo // 2f /

- 12 реса-данных внешнего магистрального параллельного интерфейса ведомого устройства обеспечивают обмен данными по внешнему магистральному параллельному интерфейсу в режиме ведомого устройства, контроль разрешенных зон адресов внешнего магистрального параллельного интерфейса, формирование обрашений к ОЗУ 15, формирование контрольных разрядов данных.- 12 data resets of the external main parallel interface of the slave device provide data exchange via the external main parallel interface in the mode of the slave device, control of allowed zones of addresses of the external main parallel interface, the formation of addresses to RAM 15, the formation of control bits of data.

Блок 11 управления ведомого устройства обеспечивает формирование сигналов обмена в соответствии с временной диаграммой по ГОСТ 26765,51-86 (ведомое устройство), формирование сигналов чтения и записи в ОЗУ 15, а также формирование сигналов записи и чтения в регистры 13 и 14 данных записи и чтения ведомого устройства и регистр 16 адреса ОЗУ, а также формирование сигналов управления магистральными приемопередатчиками 22, 21, 19 сигналов управления, контрольных разрядов данных и адреса-данных внешнего магистрального параллельного интерфейса ведомого устройства.The control unit 11 of the slave device provides the formation of exchange signals in accordance with the time chart in accordance with GOST 26765.51-86 (slave device), the formation of read and write signals in RAM 15, as well as the formation of write and read signals in registers 13 and 14 of the recording data and read slave device and register 16 addresses of RAM, as well as the formation of control signals of the main transceivers 22, 21, 19 control signals, control bits of the data and data address of the external main parallel interface of the slave triplets.

Регистр 13 данных записи ведомого устройства предназначен для хранения данных, подготовленных для записи в ОЗУ 15.The register 13 of the recording data of the slave device is designed to store data prepared for recording in RAM 15.

Регистр 14 данных чтения ведомого устройства предназначен для хранения данных, прочитанных из ОЗУ 15. При обращении к регистру 14 данных чтения ведомого устройства, осуществляется чтение данных из ОЗУ 15.The slave device read data register 14 is designed to store data read from the RAM 15. When accessing the slave device read data register 14, data is read from the RAM 15.

Оперативного запоминающее устройство 15 служит для хранения данных вьщаваемых и принимаемых по внешнему магистральному параллельному интерфейсу при работе в режиме ведомого устройства (пассивном режиме). Доступ к ОЗУ 15 со стороны внутрисистемной параллельной магистрали (вычислительного устройства, использующего устройство сопряжения) осуществляется через регистры 13 и 14 данных записи и чтения ведомого устройства.The operational storage device 15 is used for storing data received and received via an external main parallel interface when operating in slave mode (passive mode). Access to RAM 15 from the side of the intrasystem parallel highway (a computing device using a coupler) is through the registers 13 and 14 of the data of the write and read slave device.

Мультиплексор 12 адреса чтения-записи в ОЗУ обеспечивает передачу или адреса из регистра 3 адреса чтения-записи (при обращении со стороны внутрисистемной параллельной магистрали, то есть со стороны вычислительного устройства, использующего устройство сопряжения), или адреса, принятого по внешнему магистральному параллельному интерфейсу. При обращении со стороны внешнего магистрального параллельного интерфейса для временного хранения адреса ОЗУ 15, принятого по внешнему магистральному параллельному интерфейсу используется регистр 16 адреса ОЗУ.The multiplexer 12 of the read-write address in RAM ensures the transfer of either addresses from the register 3 of the read-write address (when accessed from the side of the intrasystem parallel line, that is, from the side of the computing device using the interface device), or the address received via the external main parallel interface. When accessing from the side of the external main parallel interface for temporary storage of the RAM address 15 received via the external main parallel interface, the RAM address register 16 is used.

- 13 При записи данных по внешнему магистральному параллельному интерфейсу блок 20 формирования контрольных разрядов данных ведомого устройства обеспечивает аппаратное формирование и выдачу контрольных разрядов данных (дополнение до нечетного количества единиц в каждом байте данных).- 13 When recording data via an external main parallel interface, the unit 20 for generating control bits of the data of the slave device provides the hardware generation and output of control bits of data (addition to an odd number of units in each data byte).

При обращении к ОЗУ 15 по внешнему магистральному параллельному интерфейсу блок 18 сравнения адреса сравнивает старшие разряды принятого адреса с данными регистра 17 разрешенных зон адресов внешнего магистрального параллельного интерфейса. Если принятый адрес соответствует диапазону адресов внешнего магистрального параллельного интерфейса, отведенному для данного устройства сопряжения внутрисистемной параллельной магистрали с внешним магистральным параллельным интерфейсом блок 18 сравнения адреса формирует соответствующий сигнал, который поступает на второй вход блока 11 управления ведомого устройства, что разрешает обмен по внешнему магистральному параллельному интерфейсу.When accessing RAM 15 via an external parallel main interface, the address comparison unit 18 compares the upper bits of the received address with the register data 17 of the allowed address areas of the external parallel main interface. If the received address corresponds to the address range of the external main parallel interface allocated for the given device for interfacing the internal system parallel line with the external main parallel interface, the address comparing unit 18 generates a corresponding signal that is fed to the second input of the slave device control unit 11, which allows exchange via the external main parallel to the interface.

Магистральные приемопередатчики 22, 21 и 19 сигналов управления, контрольных разрядов данных и адреса-данных внешнего магистрального параллельного интерфейса ведомого устройства обеспечивают электрическое сопряжение с согласуюшям устройством 28.The main transceivers 22, 21 and 19 of the control signals, control bits of the data and the data address of the external main parallel interface of the slave device provide electrical interfacing with the matching device 28.

Контроллер 29 разовых команд содержит регистр для хранения 8-ми выходных разовых команд, а также, содержит вход входных разовых команд данных с 8-ми разрядного приемника входных разовых команд.The controller 29 one-time commands contains a register for storing 8 output one-time commands, and also contains the input of one-time input data commands with an 8-bit receiver of input one-time commands.

Приемник 31 входных разовых команд выполнены на компараторах, и обеспечивают прием разовых команд, поступающих со входа 43 разовых команд в виде сигнала «ключ на корпус/разрыв. Входная цепь каждого разряда входных разовых команд содержит резистор привязки к напряжению питания и защитный диод, обеспечивающий прием входных сигналов напряжением до 27В. С выхода компараторов сигналы разовых команд через контроллер 29 разовых команд доступны по чтению через соответствующий порт ввода-вывода внутрисистемной параллельной магистрали.The receiver 31 input one-time commands are made on comparators, and provide reception of one-time commands coming from the input of 43 one-time commands in the form of a signal "key to the case / gap. The input circuit of each discharge of the input one-time commands contains a resistor for binding to the supply voltage and a protective diode, which provides input signals up to 27V. From the output of the comparators, the signals of one-time commands through the controller 29 one-time commands are available for reading through the corresponding input-output port of the intrasystem parallel line.

Выходные разовые команды, выдаваемые через выход 42 разовых команд, формируются записью в соответствующий порт ввода-вывода по внутрисистемной параллельной магистрали и сохраняются в регистре выходных разовых команд контроллера 29 разовых команд. Выход каждого разряда регистра разовых команд контроллера 29 разовых команд подключен к схеме формирования выходных разовых команд формирователя 30 выходных разовых команд.Output one-time commands issued through the output of 42 one-time commands are generated by writing to the corresponding I / O port via the intrasystem parallel line and stored in the register of one-time output commands of the controller 29 one-time commands. The output of each category of the register of one-time commands of the controller 29 one-time commands is connected to the circuit for generating the output one-time commands of the shaper 30 of the output one-time commands.

- 14 Схемы формирования выходных разовых команд формирователя 30 выходных разовых команд выполнены на транзисторах с открытым истоком. Выходные разовые команды выдаются в виде сигнала «ключ на корпус/разрыв цепи. В качестве занцкЕТНого элемента в каждую блок формирования выходных разовых команд установлен резистор.- 14 Schemes for the formation of output one-time commands of the shaper 30 of the output one-time commands are made on transistors with an open source. Output one-time commands are issued in the form of a signal "key to the housing / open circuit. As an optional element, a resistor is installed in each unit for generating output one-time commands.

Взаимодействие вычислительного устройства, подключенного к устройству сопряжения внутрисистемной параллельной магистрали с внешним магистральным параллельным интерфейсом производится по внутрисистемной параллельной магистрали через порты ввода-вывода внутрисистемной параллельной магистрали (магистрали ISA), чем обеспечивается доступ к регистрам устройства сопряжения внутрисистемной параллельной магистрали с внешним магистральным параллельным интерфейсом.The interaction of the computing device connected to the inter-system parallel highway interface device with the external parallel main interface is performed via the intra-system parallel highway through the I / O ports of the intra-system parallel highway (ISA highway), which provides access to the registers of the inter-system parallel highway interface device with the external main parallel interface.

Управление режимами работы устройства сопряжения внутрисистемной параллельной магистрали с внешним магистральным параллельным интерфейсом (ведущее или ведомое устройство на внешнем магистральном параллельном интерфейсе, разрешение или запрещение формирования прерываний на внутрисистемной параллельной магистрали при поступлении сигналов прерывания по внешнему магистральному параллельному интерфейсу или при поступлении запроса на передачу функции ведущего устройства к другому устройству, управление режимами передачи функций ведущего устройства) осуществляется путем записи соответствующих разрядов регистра 25 управления.Control of the operating modes of the device connecting the intrasystem parallel trunk to the external main parallel interface (master or slave device on the external main parallel interface, allowing or prohibiting the generation of interruptions on the intrasystem parallel main line when interrupt signals are received via the external main parallel interface or when receiving a request to transfer the function of the master devices to another device, control the transfer of functions in duschego device) is carried out by writing the respective bits of the control register 25.

Регистр 26 идентификатора обеспечивает выдачу на внутрисистемную параллельную магистраль кода идентификатора платы устройства сопряжения внутрисистемной параллельной магистрали с внешним магистральным параллельным интерфейсом.The identifier register 26 provides for the issuance of an identifier code of the board ID of the interface device of the intrasystem parallel trunk with an external trunk parallel interface on the intrasystem parallel highway.

Регистр 27 статуса используется для осуществления контроля за работой устройства сопряжения внутрисистемной параллельной магистрали с внещним магистральным параллельным интерфейсом (контроля за состоянием обмена по внешнему магистральному параллельному интерфейсу).Status register 27 is used to monitor the operation of the device connecting the intra-system parallel backbone with the external backbone parallel interface (monitoring the status of the exchange via the external backbone parallel interface).

Так как доступ к внешнему магистральному параллельному интерфейсу в режиме ведущего и ведомого устройства обеспечиваются независимо различными элементами устройства сопряжения, причем, обмен в режиме ведомого устройства приходит независимо от обмена по внутрисистемной параллельной магистрали (независимо от вычислительного устройства, используюшего устройство сопряжения внутрисистемной параллельной магистрали с внешним магистральным параллельным интерфейсом) , то возможен режим, когда часть элементов устройства сопряже- 15 ния, обеспечивающая работу в режиме ведущего устройства, осуществляет лоступ по внещнему магистральному параллельному интерфейсу к ОЗУ 15, то есть, другая часть элементов устройства сопряжения одновременно обеспечивает обмен по внешнему магистральному параллельному интерфейсу в режиме ведомого устройства. Для этого адрес на внешнем магистральном параллельном интерфейсе, задаваемый ведущим устройством должен соответствовать диапазону, который определен значением, записанном в регистре 17 разрешенных зон адресов внешнего магистрального параллельного интерфейса. Это обеспечивает возможность самотестирования устройства сопряжения внутрисистемной параллельной магистрали с внещним магистральным параллельным интерфейсом.Since access to the external main parallel interface in the master and slave mode is provided independently by various elements of the interface device, moreover, the exchange in the mode of the slave device comes independently from the exchange via the intrasystem parallel highway (regardless of the computing device that uses the interface between the intrasystem parallel highway and the external main parallel interface), then a mode is possible when some of the elements of the interface device 15 effectiveness to work in master mode, carries on Plaça vneschnemu trunk parallel interface to the RAM 15, i.e., the other part of the elements of the coupling device at the same time provides for the exchange of the external trunk parallel interface in the slave mode. For this, the address on the external trunk parallel interface specified by the master must correspond to the range defined by the value recorded in the register 17 of the allowed zones of the addresses of the external trunk parallel interface. This makes it possible to self-test the interface device of the intrasystem parallel trunk with the external trunk parallel interface.

Устройство сопряжения внутрисистемной параллельной магистрали с внешним магистральным параллельным интерфейсом работает следующим образом.A device for connecting an intrasystem parallel trunk to an external trunk parallel interface operates as follows.

При работе в режиме ведущего устройства (активном режиме) обмен по магистральному параллельному интерфейсу инициируется сигналами, поступающими по внутрисистемной параллельной магистрали.When operating in the master device mode (active mode), the exchange via the parallel main interface is initiated by signals arriving via the intrasystem parallel highway.

Запись данным по внешнему магистральному параллельному интерфейсу происходит следующим образом. Режим записи данных в устройства, подключенные к внешнему магистральному параллельному интерфейсу (к входу-выходу 41 внешнего магистрального параллельного интерфейса) инициируется по завершению записи данных в регистр 5 записи данных ведущего устройства. Запись данных в регистр 5 записи данных ведущего устройства происходит при появлении сигнала записи в случае, когда адрес, выставленный на внутрисистемной параллельной магистрали соответствует адресу порта ввода-вывода данного регистра. Устройство сопряжения внутрисистемной параллельной магистрали с внешним магистральным параллельным интерфейсом автоматически разворачивает циклограмму записи в соответствии с ГОСТ 26765.51-86, осуществляя запись данных из регистра 5 записи данных ведущего устройства, хранящемуся в регистре 3 адреса чтения-записи. Для этого под управлением блока 1 управления ведущего устройства (сигналы от этого устройства поступают к соответствующим устройствам устройства сопряжения внутрисистемной параллельной магистрали с внешним магистральным параллельным интерфейсом по магистрали 36 управления ведущего устройства), вначале мультиплексор 4 адреса-данных подключает к первому входу-выходу магистрального приемопередатчика 10 сигналов адреса-данных внешнего магистрального параллельного интерфейса ведущего устройства и коData recording via an external trunk parallel interface is as follows. The mode of writing data to devices connected to an external trunk parallel interface (to the input-output 41 of the external trunk parallel interface) is initiated upon completion of data recording in the data register 5 of the master device. Writing data to the data register 5 of the master device occurs when a recording signal appears in the case when the address set on the intra-system parallel highway corresponds to the address of the input-output port of this register. A device for interconnecting an intra-system parallel trunk with an external trunk parallel interface automatically expands the recording sequence in accordance with GOST 26765.51-86, recording data from register 5 of the data record of the master device stored in register 3 of the read-write address. To do this, under the control of the control unit 1 of the master device (the signals from this device are sent to the corresponding devices of the inter-system parallel interface bus interface with an external main parallel interface via the master control line 36), first the data-address multiplexer 4 connects to the first input-output of the main transceiver 10 signals of the address data of the external trunk parallel interface of the master device and

0 /1 /0/1 /

- 16 входу блока 8 формирования сигналов контрольных разрядов данных ведущего устройства выход регистра 3 адреса чтения-записи, и адрес из регистра 3 адреса чтения-записи поступает через магистральный приемопередатчик 10 сигналов адреса-данных внешнего магистрального параллельного интерфейса ведущего устройства и согласующее устройство 28 на внещний магистральный параллельный интерфейс, при этом также выдаются контрольные разряды с выхода блока 8 формирования контрольных разрядов данных ведущего устройства через магистральный приемопередатчик 9 сигналов контрольных разрядов данных внещнего магистрального параллельного интерфейса ведущего устройства, выдаются и принимаются соответствующие сигналы управления с входа-выхода блока 1 управления ведущего устройства через магистральный приемопередатчик 7 сигналов управления внещнего магистрального параллельного интерфейса ведущего устройства. Затем мультиплексор 4 адреса-данных подключает к первому входу-выходу магистрального приемопередатчика 10 сигналов адреса-данных внешнего магистрального параллельного интерфейса ведущего устройства и ко входу блока 8 формирования сигналов контрольных разрядов данных ведущего устройства выход регистра 5 данных записи ведущего устройства и данные из этого регистра аналогичным образом передаются по внешнему магистральному параллельному интерфейсу.- 16 input block 8 of the formation of signals of the control bits of the data of the master device, the output of the register 3 of the read-write address, and the address from the register 3 of the read-write address is received through the main transceiver 10 of the signal address-data of the external main parallel interface of the master device and the matching device 28 to the external the main parallel interface, while the control bits are also output from the output of the unit 8 of the formation of the control bits of the data of the master device through the main receiver transmitter 9 of the signals of the control bits of the data of the external main parallel interface of the master device, the corresponding control signals from the input-output of the control unit 1 of the master device are issued and received via the main transceiver 7 of the control signals of the external main parallel interface of the master device. Then, the data-address multiplexer 4 connects to the first input-output of the trunk transceiver 10 signals of the data-address of the external main parallel interface of the master device and to the input of the data signal control block 8 of the master device and the output of the master data record register 5 and the data from this register are similar are transmitted over an external trunk parallel interface.

Режим чтения данных из устройств, подключенные к внещнему магистральному параллельному интерфейсу (к входу-выходу 41 внешнего магистрального параллельного интерфейса) инициируется либо по завершению записи адреса в регистр 3 адреса чтения-записи, либо по завершению чтения данных из регистра б данных чтения ведущего устройства. При этом устройство сопряжения внутрисистемной параллельной магистрали с внешним магистральным параллельным интерфейсом автоматически разворачивает циклограмму чтения в соответствии с ГОСТ 26765.51-86, осуществляя чтение данных в регистр 6 данных чтения ведущего устройства из устройств, подключенных к внешнему магистральному параллельному интерфейсу по адресу, хранящемуся в регистре 3 адреса чтениязаписи. При этом, в начале также как и при операции записи происходит передача адреса из регистра 3 адреса чтения-записи на магистральный параллельны интерфейс, а затем, когда мультиплексор 4 подключает вход регистра 6 данных чтения ведущего устройства к первому входу-выходу магистрального приемопередатчика 10 сигналов адресаданных внешнего магистрального параллельного интерфейса ведущегоThe mode of reading data from devices connected to an external trunk parallel interface (to the input-output 41 of the external trunk parallel interface) is initiated either upon completion of writing to the address 3 of the read / write address, or upon completion of reading data from the read register from the master read data. At the same time, the device connecting the intrasystem parallel trunk to the external trunk parallel interface automatically expands the reading sequence in accordance with GOST 26765.51-86, reading data into the register 6 of the read data of the master device from devices connected to the external trunk parallel interface at the address stored in register 3 read address At the same time, at the beginning, as well as during the write operation, the address is transferred from the register 3 of the read-write address to the main interface, and then, when the multiplexer 4 connects the input of the register 6 of the read data of the master device to the first input-output of the main transceiver 10 address data signals external master parallel interface of the master

i9liz i9liz

- 17 устройства, происходит передача данных с внешнего магистрального параллельного интерфейса в регистр б данных чтения ведущего устройства . Эти данные затем могут быть прочитаны вычислительным устройством, подключенным к устройству сопряжения внутрисистемной параллельной магистрали с внешним магистральным параллельным интерфейсом путем чтения соответствующего порта ввода-вывода внутрисистемной параллельной магистрали.- 17 devices, there is a transfer of data from an external trunk parallel interface to the master data read register b of the master device. This data can then be read by a computing device connected to an inter-system parallel trunk interface coupler with an external parallel parallel interface by reading the corresponding I / O port of the intra-system parallel bus.

При операциях чтения и записи в режиме ведущего устройства в регистр 27 статуса выдается информация о нахождении устройства сопряжения внутрисистемной параллельной магистрали с внешним магистральным параллельным интерфейсом в состоянии взаимодействия по внешнему магистральному параллельному интерфейсу. При этом осуществляется приостановка циклов внутрисистемной параллельной магистрали до момента завершения цикла обмена по внешнему магистральному параллельному интерфейсу.When the read and write operations in the mode of the master device in the register 27 status information is received on the location of the device pairing of the intrasystem parallel backbone with an external backbone parallel interface in a state of interaction via an external backbone parallel interface. In this case, the cycles of the intrasystem parallel trunk are suspended until the exchange cycle is completed via the external trunk parallel interface.

Устройство сопряжения внутрисистемной параллельной магистрали с внешним магистральным параллельным интерфейсом контролирует время от момента формирования сигналов чтения или записи до появления сигнала ответа (сигнала квитирования). При отсутствии сигнала ответа (сигнала квитирования) в течение заданного времени автоматически прерывает процедуру обмена по внешнему магистральному параллельному интерфейсу и формирует соответствующий разряд в регистре 27 статуса, который обнуляется по завершению обращения к порту данного регистра.The device for interfacing an intrasystem parallel trunk with an external trunk parallel interface controls the time from the moment the read or write signals are generated until the response signal (acknowledgment signal) appears. If there is no response signal (acknowledgment signal) for a predetermined time, it automatically interrupts the exchange procedure via an external trunk parallel interface and generates the corresponding bit in the status register 27, which is reset when the call to the port of this register is completed.

При успешном завершении обмена по внешнему магистральному параллельному интерфейсу осушествляется увеличение состояния младшего байта регистра 3 адреса чтения-записи на единицу.Upon successful completion of the exchange via the external trunk parallel interface, the state of the low byte of the register 3 of the read / write address is increased by one.

При поступлении по магистральном параллельному интерфейсу сигнала запроса на управление внешним магистральным параллельным интерфейсом в соответствующем разряде регистра 27 статуса устанавливается признак запроса на управление внешним магистральным параллельным интерфейсом, а также при помощи формирователя 2 прерывания формируется сигнал прерывания на внутрисистемной параллельной магистрали. В случае, если при этом вычислительное устройство, подключенное к устройству сопряжения внутрисистемной параллельной магистрали с внешним магистральным параллельным интерфейсом получив сигнал прерывания принимает решение о передаче управления внешним магистральным параллельным интерфейсом и записывает в соответствующий разряд регистра 25 управления признак разрешения передачи управления внешним магист 0001 2; //When a request signal for controlling an external main parallel interface is received via the main parallel interface in the corresponding category of the status register 27, the sign of the request for controlling the external main parallel interface is set, and an interrupt signal is generated on the intrasystem parallel line using the interrupt driver 2. In the event that, at the same time, the computing device connected to the inter-system parallel interface interface device with the external main parallel interface receives an interrupt signal, decides to transfer control to the external main parallel interface and writes in the corresponding bit of the control register 25 a control permission sign for external master 0001 2 control; //

- 18 ральным параллельным интерфейсом, то инициируется процедура передачи управления внешним магистральным параллельным интерфейсом устройству, готовому к выполнению функции ведущего. Устройство сопряжения внутрисистемной параллельной магистрали с внешним магистральным параллельным интерфейсом становится ведомым устройством на внешнем магистральном параллельном интерфейсе.- 18 parallel interface, the procedure for transferring control of the external trunk parallel interface to the device, ready to perform the function of the master, is initiated. A device connecting an intrasystem parallel backbone to an external backbone parallel interface becomes a slave on an external backbone parallel interface.

Обмен информацией между устройством сопряжения внутрисистемной параллельной магистрали с внешним магистральным параллельным интерфейсом и устройством, ставшим ведущим, осуществляется через ОЗУ 15 следующим образом. Адрес, поступающий по внешнему магистральному параллельному интерфейсу через магистральный приемопередатчик 19 сигналов адреса-данных внешнего магистрального параллельного интерфейса ведомого устройства и мультиплексор 12 адреса чтения-записи в ОЗУ поступает на вход блока 18 сравнения адреса, а также записывается в регистр 16 адреса ОЗУ и поступает на адресный вход (А) ОЗУ 15. Блок 18 сравнения адреса сравнивает старшие разряды принятого адреса с данными регистра 17 разрешенных зон адресов внешнего магистрального параллельного интерфейса. Если принятый адрес соответствует диапазону адресов внешнего магистрального параллельного интерфейса, отведенному для данного устройства сопряжения внутрисистемной параллельной магистрали с внешним магистральным параллельным интерфейсом, блок 18 сравнения адреса формирует соответствующий сигнал, который поступает на второй вход блока 11 управления ведомого устройства, которое выдает по магистрали 37 управления ведомого устройства на управляющий вход (У) ОЗУ 15 соответствующую команду чтения или записи.The exchange of information between the device connecting the intrasystem parallel trunk with an external trunk parallel interface and the device, which has become the master, is carried out through RAM 15 as follows. The address received via the external main parallel interface through the main transceiver 19 of the address-data signals of the external main parallel interface of the slave device and the read / write address multiplexer 12 in RAM are supplied to the input of the address comparison unit 18, and also recorded in the RAM address register 16 and received on address input (A) of RAM 15. The address comparison unit 18 compares the upper digits of the received address with the data of the register 17 of the allowed address zones of the external trunk parallel interface. If the received address corresponds to the address range of the external main parallel interface allocated for the given device for interfacing the internal system parallel line with the external main parallel interface, the address comparing unit 18 generates a corresponding signal that is supplied to the second input of the slave device control unit 11, which outputs along the control line 37 slave device to the control input (U) RAM 15 corresponding command read or write.

При чтении ОЗУ 15 вьщает через свой вход-выход данных (Д) данные на первый вход-выход магистрального приемопередатчик 19 сигналов адреса-данных внешнего магистрального параллельного интерфейса ведомого устройства и на вход блока 20 формирования контрольных разрядов данных ведомого устройства. Эти данные через магистральный приемопередатчик 19 сигналов адреса-данных внешнего магистрального параллельного интерфейса ведомого устройства и согласующее устройство 28 выдаются на внешний магистральный параллельный интерфейс, при этом также выдаются контрольные разряды с выхода блока 20 формирования контрольных разрядов данных ведомого устройства через магистральный приемопередатчик 21 сигналов контрольных разрядов данных внешнего магистрального параллельного интерфейса ведомого устройства, выдают ia Л2 When reading RAM 15, it feeds data through its input-output data (D) to the first input-output of the main transceiver 19 of the address-data signals of the external main parallel interface of the slave device and to the input of the unit 20 for generating control bits of the data of the slave device. This data is transmitted through the main transceiver 19 of the data-address signals of the external main parallel interface of the slave device and the matching device 28 to the external main parallel interface, while the control bits from the output of the unit 20 for generating the control bits of the data of the slave device through the main transceiver 21 of the control bits data of the external trunk parallel interface of the slave device, ia L2

19 СЯ и принимаются соответствующие сигналы управления с входа-выхода блока 11 управления ведомого устройства через магистральный приемопередатчик 22 сигналов управления внешнего магистрального параллельного интерфейса ведомого устройства.19 SN and the corresponding control signals are received from the input-output of the slave device control unit 11 through the main transceiver 22 of the control signals of the external main parallel interface of the slave device.

При записи данных по внешнему магистральному параллельному интерфейсу в ОЗУ 15, эти данные поступают через магистральный приемопередатчик 19 сигналов адреса-данных внешнего магистрального параллельного интерфейса ведомого устройства на вход-выход данных (Д) ОЗУ 15 и записываются в него, а также поступают и передаются соответствующие сигналы управления через магистральный приемопередатчик 22 сигналов управления внешнего магистрального параллельного интерфейса ведомого устройства.When recording data via an external main parallel interface in RAM 15, this data is received through the main transceiver 19 of the address-data signals of the external main parallel interface of the slave device to the data input / output (D) of the RAM 15 and written to it, as well as the corresponding control signals through the main transceiver 22 of the control signals of the external main parallel interface of the slave device.

Доступ к ОЗУ 15 обеспечивается также и со стороны внутрисистемной параллельной магистрали. При этом запись данных инициируется при обрашении к регистру 13 данных записи ведомого устройства. Для осуществления операции записи в ОЗУ 15, вначале в регистр 3 адреса чтения-записи записывается адрес, по которому будет производиться запись в ОЗУ 15, при этом, блок 11 управления ведомого устройства переключает мультиплексор 12 адреса чтения-записи в ОЗУ, и адрес с выхода регистра 3 адреса чтения-записи записывается в регистр 16 адреса ОЗУ и с его выхода поступает на адресный вход (А) ОЗУ 15. Затем в регистр 13 данных записи ведомого устройства записываются данные для записи, которые с выхода регистра 13 данных записи ведомого устройства поступают на вход-выход данных (Д) ОЗУ 15.Access to RAM 15 is also provided by the intrasystem parallel highway. In this case, data recording is initiated when the slave device records data is accessed to register 13. To perform a write operation in RAM 15, first, the address to be written to RAM 15 is written to the read-write address register 3, while the slave control unit 11 switches the multiplexer 12 of the read-write address in RAM and the output address register 3 of the read-write address is recorded in the register 16 of the RAM address and from its output goes to the address input (A) of the RAM 15. Then, data for writing is written to the register 13 of the write data of the slave device, which I receive from the output of the register 13 of the write data of the slave device input-output data (D) RAM 15.

Чтение данных со стороны внутрисистемной параллельной магистрали из ОЗУ 15 инициируется при обращении к регистру 14 данных чтения ведомого устройства. При этом, аналогично операции записи, вначале в регистр 3 адреса чтения-записи записывается адрес, по которому будет производиться чтение из ОЗУ 15. Затем производиться чтение, данные с входа-выхода данных (Д) ОЗУ 15 поступают на вход регистра 14 данных чтения ведомого устройства, записываются в него и передаются на внутрисистемную параллельную магистраль.Reading data from the side of the intra-system parallel line from RAM 15 is initiated when the slave device read data register 14. At the same time, similarly to the write operation, first, the address at which the reading will be made from RAM 15 is written to the register 3 of the read-write address. Then the read is performed, the data from the data input / output (D) of the RAM 15 are fed to the input of the slave read data register 14 devices are recorded in it and transferred to the intrasystem parallel highway.

После завершения цикла обмена по внутрисистемной параллельной магистрали, адрес, хранящийся в регистре 3 адреса чтения-записи автоматически увеличивается на единицу, что позволяет производить дальнейшие операции чтения или записи без записи нового адреса в регистр 3 адреса чтения-записи.After completion of the exchange cycle along the intra-system parallel highway, the address stored in the register 3 of the read-write address is automatically increased by one, which allows further read or write operations without writing a new address to the register 3 of the read-write address.

u(0 y/ Mu (0 y / M

- 20 Устройство сопряжения внутрисистемной параллельной магистрали с внешним магистральным параллельным интерфейсом обеспечивает равноприоритетный доступ к ОЗУ 15 как со стороны внешнего магистрального параллельного интерфейса, так и со стороны внутрисистемной параллельной магистрали.- 20 A device for interconnecting an intrasystem parallel trunk with an external trunk parallel interface provides equal priority access to RAM 15 both from the side of the external trunk parallel interface and from the side of the intrasystem parallel highway.

Если адрес на внешнем магистральном параллельном интерфейсе, задаваемый устройством сопряжения внутрисистемной параллельной магистрали с внешним магистральным параллельным интерфейсом при работе в режиме ведущего устройства соответствует диапазону, который определен значением, записанном в регистре 17 разрешенных зон адресов внешнего магистрального параллельного интерфейса, то часть элементов устройства сопряжения внутрисистемной параллельной магистрали с внешним магистральным параллельным интерфейсом, отвечающая за работу в режиме ведомого устройства, одновременно обеспечивает обмен по внешнему магистральному параллельному интерфейсу в режиме ведомого устройства, то есть осуществляется доступ по внешнему магистральному параллельному интерфейсу к ОЗУ 15. Это обеспечивает возможность самотестирования устройства сопряжения внутрисистемной параллельной магистрали с внешним магистральным параллельным интерфейсом.If the address on the external trunk parallel interface specified by the interface device for connecting the intrasystem parallel trunk to the external trunk parallel interface when operating in the master device mode corresponds to the range defined by the value recorded in the register of 17 allowed zones of the addresses of the external trunk parallel interface, then some of the elements of the intrasystem pairing device parallel trunk with an external trunk parallel interface, responsible for work in The slave device mode simultaneously provides exchange via an external main parallel interface in the slave mode, i.e., access is made via the external main parallel interface to the RAM 15. This allows self-testing of the device connecting the intrasystem parallel main to the external main parallel interface.

Таким образом, предлагаемая полезная модель обеспечивает сопряжение внутрисистемной параллельной магистрали с внешним магистральным параллельным интерфейсом с возможностью самотестирования устройства сопряжения, а также с возможностью приема и выдачи разовых команд.Thus, the proposed utility model provides interfacing of an intra-system parallel trunk with an external trunk parallel interface with the possibility of a self-test of the interface device, as well as with the possibility of receiving and issuing one-time commands.

Представленные чертежи и описание устройства сопряжения внутрисистемной параллельной магистрали с внешним магистральным параллельным интерфейсом позволяют, используя существующую элементную базу, изготовить его промышленным способом и использовать в вычислительных устройствах различного назначения, что характеризует предлагаемую полезную модель как промьшхленно применимую.The presented drawings and a description of the device for interfacing an intra-system parallel backbone with an external main parallel interface allow using the existing element base to be manufactured industrially and used in computing devices for various purposes, which characterizes the proposed utility model as industrially applicable.

KAS-Cni /KAS-Cni /

- 21 ФормулаПеречень обозначений к чертежу- 21 Formula List of designations for the drawing

2- формирователь прерываний;2- shaper of interruptions;

9- магистральный приемопередатчик сигналов контрольных разрядов данных внешнего магистрального параллельного интерфейса ведущего устройства;9- trunk transceiver of the signals of the control bits of the data of the external main parallel interface of the host device;

15- оперативное запоминающее устройство (ОЗУ) ;15 - random access memory (RAM);

18- блок сравнения адреса;18- address comparison unit;

23- устройство управления;23- control device;

25- регистр управления;25- control register;

26- регистр идентификатора;26- register of identifier;

27- регистр статуса;27- status register;

28- согласующее устройство;28- matching device;

40- вход-выход управления внутрисистемной параллельной магистрали;40 - input-output control of an intrasystem parallel line;

42- выход разовых команд;42 - exit of one-time teams;

Устройство сопряжения ...Interface device ...

Claims

A device for interconnecting an intrasystem parallel trunk with an external trunk parallel interface, characterized in that it comprises a control unit for the master device, an interrupt driver, a read-write address register, a data address multiplexer, a write data register of the master device, a read data register of the master device, and a trunk transceiver control signals of the external main parallel interface of the master device, the unit for the formation of control bits of data lead the main device, the main transceiver of the control bits of the data of the external main parallel interface of the master device, the main transceiver of the data address signals of the external main parallel interface of the master device, the control unit of the slave device, the read / write address multiplexer in the random access memory, the data register of the slave device, slave read data register, random access memory, op address register iterative storage device, register of allowed zones of addresses of the external main parallel interface, block of address comparison, the main transceiver of the data address signals of the external main parallel interface of the slave device, the unit for generating control bits of the data of the slave device, the main transceiver of the signals of the control bits of the data of the external main parallel interface of the slave device , trunk transceiver control signals externally its main parallel interface of the slave device, control device, intrasystem parallel line address decoder, control register, identifier register, status register, matching device, one-time command controller, one-time output command shaper, one-time input command receiver, one-way parallel main data signal transceiver, trunk transceiver of the signals of the address of the intrasystem parallel highway, the internal highway d data, internal control highway, master control highway, slave control highway, intrasystem parallel highway data input-output, intrasystem parallel highway address input, intrasystem parallel highway control input-output, external parallel main interface input-output, one-time command output, input of one-time commands, while the input of the control unit of the master device, the first input of the control unit of the slave device, the control inputs of the register read / write addresses, control register, identifier register, status register, one-time command controller using the internal control line are connected to the second input-output of the control device, the second output of the control unit of the master device is connected to the input of the interrupt driver, the input-output of the control unit of the master device connected to the first input-output of the main transceiver of the control signals of the external main parallel interface of the master device, control inputs a data address multiplexer, a record register of a master device, a read data register of a master device, a trunk transceiver of control bits of data of an external main parallel interface of a master device, a main transceiver of signals of an address data of an external main parallel interface of a master device using a control line of the master device the first output of the control unit of the master device, the input of the address multiplexer-d data is connected to the output of the read-write address register, the first input-output of the address-data multiplexer is connected to the input of the read data register of the master device and the output of the write data register of the master device, the second input-output of the address-data multiplexer is connected to the first input-output of the main transceiver signals of the address data of the external main parallel interface of the master device and with the input of the unit for generating control bits of the data of the master device, the output of which is connected to the first the input-output of the main transceiver of the signals of the control bits of the data of the external main parallel interface of the master device, the control inputs of the multiplexer of the read-write address of the random access memory, the register of the write data of the slave device, the read data register of the slave device, random access memory, address register of the random access memory, register of allowed zones of addresses of the external trunk parallel interface, trunk about the transceiver of the signal data address of the external main parallel interface of the slave device, the main transceiver of the signals of the control bits of the data of the external main parallel interface of the slave device using the control line of the slave device connected to the output of the control unit of the slave device, the input-output of the control unit of the slave device is connected to the first input - the output of the main transceiver of the control signals of the external main parallel interface of the slave device, the output of the register of allowed zones of addresses of the external main parallel interface is connected to the first input of the address comparison unit, the output of the read / write address multiplexer of the random access memory is connected to the second input of the address comparison unit, the output of the address comparison unit is connected to the second input of the slave control unit devices, the output of the multiplexer read / write addresses of the random access memory is connected to the data input of the address register of the operative memory device, the output of which is connected to the address of the random access memory device, inputs and outputs of control registers, identifier and status, one-time command controller, data inputs of the read-write address register, write data registers of the master and slave devices, register of allowed external address zones the main parallel interface, the data outputs of the data registers for reading the master and slave devices are connected using an internal data highway with the second input-output of the magician a common transceiver of the intra-system parallel highway data signals, the first input-output of which is the intra-system parallel highway data input-output, the input of the intra-system parallel highway address decoder is connected to the output of the main transceiver of the intra-system parallel highway address signals, the input of which is the data input of the intra-system parallel highway, the decoder output addresses of the intrasystem parallel line connected to the input of the device VA control, the first input-output of the control device, the first and second outputs of the interrupt generator form the control input-output of the intra-system parallel line, the input of the read data register of the slave device, the output of the write data register of the slave device, the first input of the read / write address multiplex of the random access memory, input / output of data of the random access memory, input of the unit for generating control bits of the data of the slave device are connected to the first input-output of the master of the transceiver of the address-data signals of the external main parallel interface of the slave device, the output of the data control unit for the control bits of the data of the slave device is connected to the first input-output of the main transceiver of the signals of the control bits of the data of the external main parallel interface of the slave device, the second input of the read-write address multiplex connected to the output of the register address read-write, the second input-output trunk the transceivers of the signal data address of the external main parallel interface of the master and slave devices, the second inputs and outputs of the main transceivers of the signals of the control bits of the data of the external main parallel interface of the master and slave devices, the second inputs and outputs of the main transceivers of the control signals of the external main parallel interface of the master and slave devices connected to the first input-output of the matching device, the second input-output cat This is the input-output of the external trunk parallel interface, the output of the one-time command controller is connected to the input of the output one-time command generator, the output of which is the output of one-time commands, the input of the one-time controller controller is connected to the output of the receiver of one-time input commands, the input of which is the input of one-time commands.