RU143656U1 - Селектор импульсов - Google Patents

Abstract

Селектор импульсов, содержащий укорачивающую цепь, вход которой является входом устройства и логическую схему И, выход которой является выходом устройства, отличающийся тем, что введены вторая укорачивающая цепь, первая и вторая логические схемы И-НЕ и первый и второй триггеры, при этом вход второй укорачивающей цепи является вторым входом устройства, первые выходы первой и второй укорачивающих цепей подключены соответственно к первому и второму входам первой логической схемы И-НЕ, второй выход первой укорачивающих цепи подключен к первому входу второй логической схемы И-НЕ, второй выход второй укорачивающей цепи соединен со вторым входом второй логической схемы И-НЕ, выходы первой и второй логических схем И-НЕ подключены соответственно к S-входам первого и второго триггера, выходы которых соответственно подключены к первому и второму входам логической схемы И, при этом R-входы триггеров подключены ко входу сброса.

Description

Предлагаемая полезная модель относится к импульсной и цифровой технике и может быть использована в устройствах анализа импульсов на идентичность их длительностей и временного расположения.

Известны селекторы импульсов (см. книгу Хесин А.Я. Импульсная техника, изд. 2-е, пер. и доп., «Энергия», 1971, стр. 154, рис. 122a.), содержащие сумматор и селектор максимальной амплитуды, при этом входной и селекторный импульсы подключены к двум входам сумматора, выход которого подключен ко входу селектора максимальной амплитуды, выход которого является выходом устройства.

Недостатком устройства является низкая точность временной селекции и отсутствие селекции по длительности.

Наиболее близким техническим решением к предлагаемому является селектор импульсов (см. книгу Ицхоки Я.С., Овчинников Н.И. Импульсные и цифровые устройства. М., «Советское радио». 1972, стр. 554, рис. 9), содержащий укорачивающую цепь, элемент задержки и логическую схему И, при этом вход укорачивающей цепи является входом устройства, а ее выход подключен к первому входу логической схемы И и через элемент задержки - ко второму входу логической схемы И, выход которой является выходом устройства.

Недостатком устройства является отсутствие временной селекции при наличии селекции импульсов по длительности.

Техническим результатом предлагаемой полезной модели является обеспечение высокой точности селекции импульсов и по времени и по длительности.

Сущность полезной модели состоит в том, что селектор импульсов содержит укорачивающую цепь, вход которой является входом устройства и логическую схему И, выход которой является выходом устройства.

Новым в предлагаемой полезной модели является то, что введены вторая укорачивающая цепь, первая и вторая логические схемы И-НЕ и первый и второй триггеры, при этом вход второй укорачивающей цепи является вторым входом устройства, первые выходы первой и второй укорачивающих цепей подключены соответственно к первому и второму входам первой логической схемы И-НЕ, второй выход первой укорачивающих цепи подключен к первому входу второй логической схемы И-НЕ, второй выход второй укорачивающей цепи соединен со вторым входом второй логической схемы И-НЕ, выходы первой и второй логических схем И-НЕ подключены соответственно к S-входам первого и второго триггера, выходы которых соответственно подключены к первому и второму входам логической схемы И, при этом R-входы триггеров подключены ко входу сброса.

На Фиг. 1 представлена схема селектора импульсов,

На Фиг. 2 - пример построения укорачивающей цепи,

На фиг. 3 - диаграмма работы устройства,

На фиг. 4 - диаграмма работы укорачивающей цепи.

Устройство содержит первую и вторую укорачивающие цепи 1 и 2 соответственно, первые выходы которых подключены ко входам первой логической схемы И-НЕ 3, а вторые выходы - ко входам второй логической схемы И-НЕ 4, выходы логических схем И-НЕ 3 и 4 подключены соответственно к S-входам первого и второго триггеров 5 и 6, выходы которых подключены ко входам логической схемы И 7, выход которой является выходом устройства, при этом входы первой и второй укорачивающих цепей являются соответственно первым и вторым входами устройства, а R-входы триггеров 5 и 6 подключены ко входу сброса.

На фиг. 2 представлен пример построения укорачивающей цепи, которая содержит сдвиговый регистр 8, две логические схемы НЕ 9 и 10 и две логические схемы И 11 и 12, при этом вход импульса подключен к D-входу сдвигового регистра 8, первому входу первой логической схемы И 11 и через вторую логическую схему НЕ 10 - к первому входу второй логической схемы И 12. Выход «i» сдвигового регистра 8 подключен ко второму входу второй логической схемы И 12 и через первую логическую схему НЕ 9 - ко второму входу первой логической схемы И 11, при этом С-вход сдвигового регистра 8 является входом частоты, выходы первой и второй логических схем И 11 и 12 являются соответственно выходами укороченных импульсов по переднему и заднему фронту входного импульса. Селектор импульсов функционирует следующим образом.

В исходном состоянии первый и второй триггеры 5 и 6 сброшены сигналом Сброс (момент T1 на Фиг. 3). Импульсы, формируемые укорачивающими цепями 1 и 2 одинаковы по длительности. Предположим, что на первый вход поступил входной импульс, полностью совпавший с селекторным импульсом на втором входе (T2…T4), на выходах укорачивающих цепей 1 и 2 соответственно появятся укороченные импульсы по переднему фронту импульса, совпадающие по времени (T2…T3) и по заднему фронту импульса, совпадающие по времени (T4…T5).

Первый триггер 5 взведется по S-входу (T2), т.к. на входах первой логической схемы И-НЕ 3 произойдет совпадение укороченных импульсов по передним фронтам входного и селекторного импульсов.

Второй триггер 6 взведется по S-входу (T4), т.к. на входах второй логической схемы И-НЕ 4 произойдет совпадение укороченных импульсов по задним фронтам входного и селекторного импульсов.

В момент T4 произойдет совпадение сигналов с триггеров 5 и 6 и на выходе логической схемы И 7 появится сигнал селекции единичного уровня, который будет обнулен очередным импульсом сброса (T6).

Предположим, что на первый вход поступил входной импульс (T7…T11), передний фронт которого опережает передний фронт селекторного импульса (T9…T12) на величину, большую чем ширина укороченных импульсов с выходов укорачивающих схем 1 и 2. Тогда совпадения укорачивающих импульсов по передним фронтам на первой логической схеме 3 не произойдет и первый триггер 5 не взведется. Второй триггер 6 взведется в момент T12, т.к. имеет место перекрытие укороченных импульсов по задним фронтам входного и селекторного импульсов.

В момент T12 не произойдет совпадение сигналов с первого и второго триггеров 5 и 6 и на выходе логической схемы И 7 не появится сигнал селекции единичного уровня.

Если хотя бы один из фронтов входного и селекторного импульсов разойдутся по времени более чем на ширину укороченных импульсов, то хотя бы один из триггеров 5 и 6 не будет взведен и сигнал селекции не сформируется.

Фиг. 4 поясняет работу укорачивающей цепи, показанной на фиг. 2. Импульс на входе D сдвигового регистра 8 (T15…T18 на фиг. 4) будет продвигаться положительными фронтами частоты на C-входе на выходы 1…i сдвигового регистра 8 (для примера взято i=2).

Укороченный импульс по переднему фронту сформирован совпадением на первой логической схеме И 11 входного импульса и инвертированного импульса с выхода 2 сдвигового регистра 8 (T15…T17).

Укороченный импульс по заднему фронту сформирован совпадением на второй логической схеме И 12 инвертированного входного импульса и импульса с выхода 2 сдвигового регистра 8 (T18…T20). Выбирая номер выхода i сдвигового регистра 8 и частоту на его C-входе можно формировать заданную ширину укороченных импульсов с необходимой точностью.

Таким образом, введение новых узлов и связей обеспечило точную временную селекцию и селекцию по длительности входных импульсов по отношению к селекторному импульсу за счет допускового контроля совпадения их начала и окончания, при этом допуск определяется шириной укороченных импульсов.

Claims (1)

1. Селектор импульсов, содержащий укорачивающую цепь, вход которой является входом устройства и логическую схему И, выход которой является выходом устройства, отличающийся тем, что введены вторая укорачивающая цепь, первая и вторая логические схемы И-НЕ и первый и второй триггеры, при этом вход второй укорачивающей цепи является вторым входом устройства, первые выходы первой и второй укорачивающих цепей подключены соответственно к первому и второму входам первой логической схемы И-НЕ, второй выход первой укорачивающих цепи подключен к первому входу второй логической схемы И-НЕ, второй выход второй укорачивающей цепи соединен со вторым входом второй логической схемы И-НЕ, выходы первой и второй логических схем И-НЕ подключены соответственно к S-входам первого и второго триггера, выходы которых соответственно подключены к первому и второму входам логической схемы И, при этом R-входы триггеров подключены ко входу сброса.