RU122196U1 - Обобщенный регистр сдвига - Google Patents
Обобщенный регистр сдвига Download PDFInfo
- Publication number
- RU122196U1 RU122196U1 RU2012121402/08U RU2012121402U RU122196U1 RU 122196 U1 RU122196 U1 RU 122196U1 RU 2012121402/08 U RU2012121402/08 U RU 2012121402/08U RU 2012121402 U RU2012121402 U RU 2012121402U RU 122196 U1 RU122196 U1 RU 122196U1
- Authority
- RU
- Russia
- Prior art keywords
- input
- output
- shift register
- functional element
- trigger
- Prior art date
Links
Landscapes
- Error Detection And Correction (AREA)
Abstract
Обобщенный регистр сдвига, состоящий из нескольких последовательно расположенных триггеров, отличающийся тем, что содержит дополнительно функциональные элементы с двумя входами и одним выходом, количество функциональных элементов на единицу меньше количества триггеров, причем выход каждого триггера, кроме последнего, соединен с первым входом своего функционального элемента, второй вход функционального элемента является управляющим входом, выход каждого функционального элемента соединен со входом последующего триггера, сам функциональный элемент реализует функцию от двух аргументов, которая при любом фиксированном значении любого аргумента является перестановкой другого аргумента, и указанный функциональный элемент является элементом, реализующим функцию сложения по модулю мощности алфавита регистра.
Description
Область техники
Полезная модель относится к области вычислительной техники и может быть использована при построении универсальных и специализированных устройств обработки информации.
Уровень техники
Наиболее близким техническим решением является однонаправленный регистр сдвига с последовательным вводом и параллельным выводом, являющийся последовательным соединением нескольких триггеров [1, стр.825].
Регистры сдвига используют для обработки информации. Например, при выполнении арифметических операций операнды загружаются в регистры сдвига, значения результата операции вычисляют как функции значений выходов регистров сдвига.
В качестве недостатка регистра сдвига отметим следующее. Состоянием триггера считают значение его выхода, а состоянием регистра сдвига - упорядоченный набор состояний его элементов. При анализе цифровых устройств с памятью часто время полагают дискретным, равным числу поданных тактовых импульсов от начала работы устройства. Триггер из любого состояния может перейти при подаче тактового импульса (т.е. в следующий момент времени) в любое состояние (в зависимости от значения входа). Однако, регистр сдвига, состоящий из нескольких триггеров, в алфавите мощностью М при любом n≥2, где n-разрядность регистра, в следующий дискретный момент времени может перейти только в M состояний. Отметим, что такой регистр сдвига имеет Mn состояний. Следовательно, устройства, в схеме которых все элементы памяти находятся в одном регистре сдвига, реализуют узкий класс последовательностных отображений.
Раскрытие полезной модели
Задачей полезной модели является расширение функциональных возможностей обобщенного регистра сдвига в части обеспечения возможности его перехода в следующий (дискретный) момент времени из любого состояния в любое требуемое состояние. При этом при любой последовательности значений входов обобщенного регистра сдвига на его основном выходе в любой дискретный момент времени t реализуется перестановка значений его основного входа в дискретный момент времени (t-n), где n - разрядность регистра сдвига.
Поставленная задача решается тем, что обобщенный регистр сдвига состоит из нескольких последовательно расположенных триггеров, содержит дополнительно функциональные элементы с двумя входами и одним выходом, количество функциональных элементов на единицу меньше количества триггеров, причем выход каждого триггера, кроме последнего, соединен с первым входом своего функционального элемента, второй вход функционального элемента является управляющим входом, выход каждого функционального элемента соединен со входом последующего триггера. Сам функциональный элемент реализует функцию от двух аргументов на своих входах, указанная функция при любом фиксированном значении любого аргумента является перестановкой другого аргумента (такой функцией является, например, сложение по модулю мощности М алфавита регистра). Входом обобщенного регистра сдвига является вход первого триггера. Выход каждого триггера соединен с первым входом функционального элемента, а вторые входы функциональных элементов - суть управляющие входы обобщенного регистра сдвига. Выходы триггеров являются выходами обобщенного регистра сдвига.
Нетрудно проверить, что заявляемое устройство - обобщенный регистр сдвига обладает свойством перехода из любого состояния в любое другое свое состояние в следующий дискретный момент времени. При этом при любой последовательности значений его управляющих входов на основном выходе в любой дискретный момент времени t реализуется перестановка значений его основного входа в дискретный момент времени (t-n), где n - разрядность регистра. Отметим, что если функциональный элемент обобщенного триггера реализует сумму значений его входов по модулю мощности М алфавита, то при значениях управляющих входов, равных нулю, функционирование n-разрядного обобщенного регистра сдвига совпадает с функционированием обычного n-разрядного регистра сдвига. Кроме того, любое устройство с памятью, имеющее не более Мn состояний, можно реализовать схемой, содержащей одно предлагаемое устройство и элементы с одним состоянием, образующие функционально полную систему (например, дизъюнкция и отрицание).
Перечень фигур
На фиг.1 показана схема обобщенного регистра сдвига.
Осуществление полезной модели
Предлагаемое устройство - n-разрядный (n≥2) обобщенный регистр сдвига состоит из n-триггеров 1 и (n-1) функциональных элементов 2 с двумя входами и одним выходом, реализующих функцию, которая при любом фиксированном аргументе является перестановкой другого аргумента (такой функцией является, например, сложение по модулю мощности М алфавита регистра). Входом 3 обобщенного регистра сдвига является вход первого триггера. Каждый триггер соединен с общей тактовой линией 5. Выход 7 каждого триггера, кроме последнего, присоединен к первому входу своего функционального элемента. Вторые входы 6 функциональных элементов - суть управляющие входы обобщенного регистра сдвига. Выход функционального элемента 2 присоединен ко входу последующего триггера. Выходы 7 триггеров являются выходами обобщенного регистра сдвига, при этом основным выходом 4 обобщенного триггера является выход последнего триггера. Применение устройства позволяет расширить возможности разработчиков устройств автоматики, применяемых, например, в области компьютерной лингвистики.
Источники информации:
1. Джон Ф. Уэйкерли. Проектирование цифровых устройств, том 1, 2 (том 2, стр.825) Перевод с английского Е.В.Воронова, А.Л.Ларина, ПОСТМАРКЕТ, М., 2002, 1088 с. - том 2, стр.825
Claims (1)
- Обобщенный регистр сдвига, состоящий из нескольких последовательно расположенных триггеров, отличающийся тем, что содержит дополнительно функциональные элементы с двумя входами и одним выходом, количество функциональных элементов на единицу меньше количества триггеров, причем выход каждого триггера, кроме последнего, соединен с первым входом своего функционального элемента, второй вход функционального элемента является управляющим входом, выход каждого функционального элемента соединен со входом последующего триггера, сам функциональный элемент реализует функцию от двух аргументов, которая при любом фиксированном значении любого аргумента является перестановкой другого аргумента, и указанный функциональный элемент является элементом, реализующим функцию сложения по модулю мощности алфавита регистра.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2012121402/08U RU122196U1 (ru) | 2012-05-24 | 2012-05-24 | Обобщенный регистр сдвига |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2012121402/08U RU122196U1 (ru) | 2012-05-24 | 2012-05-24 | Обобщенный регистр сдвига |
Publications (1)
Publication Number | Publication Date |
---|---|
RU122196U1 true RU122196U1 (ru) | 2012-11-20 |
Family
ID=47323636
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2012121402/08U RU122196U1 (ru) | 2012-05-24 | 2012-05-24 | Обобщенный регистр сдвига |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU122196U1 (ru) |
-
2012
- 2012-05-24 RU RU2012121402/08U patent/RU122196U1/ru not_active IP Right Cessation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2533079C1 (ru) | Мажоритарный модуль | |
WO2015127796A1 (zh) | 一种处理串行任务的数据处理装置及方法 | |
RU180966U1 (ru) | Вероятностное арифметическое устройство | |
RU2417404C1 (ru) | Логический преобразователь | |
RU2518669C1 (ru) | Логический преобразователь | |
RU122196U1 (ru) | Обобщенный регистр сдвига | |
RU2629451C1 (ru) | Логический преобразователь | |
RU2475952C1 (ru) | Формирователь парафазного сигнала с низким активным уровнем входа управления | |
RU2474875C1 (ru) | Аналоговый процессор | |
RU2626345C1 (ru) | Логический вычислитель | |
RU188000U1 (ru) | Вероятностное устройство нахождения аналитической вероятности для полной группы несовместных событий в неориентированном графе | |
RU2504826C1 (ru) | Логический вычислитель | |
RU2641446C2 (ru) | Логический вычислитель | |
RU2595958C1 (ru) | Логический вычислитель | |
RU75072U1 (ru) | Устройство для вычисления тригонометрических функций | |
CN205281474U (zh) | 一种可配置的两级流水线六操作数快速加法器 | |
RU2595906C1 (ru) | Устройство для вычисления функций | |
TWI564735B (zh) | 資料分配裝置、訊號處理裝置及其資料分配方法 | |
RU2328767C1 (ru) | Электронно-вычислительное устройство | |
RU2624581C1 (ru) | Многозначный триггер | |
RU2717628C1 (ru) | Импульсный селектор | |
RU2693319C1 (ru) | Самосинхронный динамический двухтактный d-триггер с единичным спейсером | |
RU2446427C1 (ru) | Нониусный преобразователь время-код | |
RU2691852C2 (ru) | Регистр сдвига | |
RU2008117667A (ru) | Способ и устройство выполнения сложения, вычитания и логических операций |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM9K | Utility model has become invalid (non-payment of fees) |
Effective date: 20180525 |