RO102023B1 - Metoda si circuit electronic pentru controlul memoriilor semiconductoare, dinamice - Google Patents
Metoda si circuit electronic pentru controlul memoriilor semiconductoare, dinamiceInfo
- Publication number
- RO102023B1 RO102023B1 RO133748A RO13374888A RO102023B1 RO 102023 B1 RO102023 B1 RO 102023B1 RO 133748 A RO133748 A RO 133748A RO 13374888 A RO13374888 A RO 13374888A RO 102023 B1 RO102023 B1 RO 102023B1
- Authority
- RO
- Romania
- Prior art keywords
- requests
- memory
- electronic circuit
- multiaccess
- systems
- Prior art date
Links
- 238000000034 method Methods 0.000 title abstract 4
- 239000004065 semiconductor Substances 0.000 title abstract 2
- 230000015654 memory Effects 0.000 abstract 7
- 230000001360 synchronised effect Effects 0.000 abstract 2
- 238000005070 sampling Methods 0.000 abstract 1
- 238000010200 validation analysis Methods 0.000 abstract 1
Landscapes
- Dram (AREA)
Abstract
Metoda si circuitul electronic pentru controlul memoriilor semiconductoare dinamice se refera la proiectarea memoriilor multiacces din cadrul sistemelor multiprocesor, cu memorie comuna, controlul realizându-se prin esantionarea si sincronizarea cererilor multiple de acces simultan la memorie, inclusiv a cererii de reîmprospatare, arbitrarea cererilor sincronizate, în vederea declansarii unui ciclu de memorie si stabilirii prioritatii de validare a cererilor externe sau a cererilor de reîmprospatare si generarea de seturi de semnale de timp (RAS, CAS, WE) sincrone, active în concordanta cu rezultatele arbitrarii si aplicate unor zone de memorie distincte, posibil întretesute, fiecare zona eservin o sursa de cereri de acces externe, permitându-se astfel onorarea, în paralel, a cererilor de memorie. metoda si circuitul propuse pot fi aplicate si utilizate în toate arhitecturile de sisteme de calcul cu memorii semiconductoare dinamice multiacces, cum sunt sistemele multiprocesor sau sistemele multitasking proiectate, de exemplu pentru controlul în timp real al proceselor prin executarea în paralel a mai multor task-uri.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RO1988133748A RO102023A2 (ro) | 1988-05-30 | 1988-05-30 | Metoda si circuit electronic pentru controlul memoriilor semiconductoare, dinamice |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RO1988133748A RO102023A2 (ro) | 1988-05-30 | 1988-05-30 | Metoda si circuit electronic pentru controlul memoriilor semiconductoare, dinamice |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| RO102023B1 true RO102023B1 (ro) | 1991-08-30 |
| RO102023A2 RO102023A2 (ro) | 1991-11-25 |
Family
ID=20121795
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RO1988133748A RO102023A2 (ro) | 1988-05-30 | 1988-05-30 | Metoda si circuit electronic pentru controlul memoriilor semiconductoare, dinamice |
Country Status (1)
| Country | Link |
|---|---|
| RO (1) | RO102023A2 (ro) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| MD3984G2 (ro) * | 2008-07-14 | 2010-06-30 | Генадие БОДЯН | Memorie operativă cu autotestare compactă |
-
1988
- 1988-05-30 RO RO1988133748A patent/RO102023A2/ro unknown
Also Published As
| Publication number | Publication date |
|---|---|
| RO102023A2 (ro) | 1991-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5440711A (en) | Method for controlling DRAM memory in a microcomputer | |
| DE3169774D1 (en) | Method and device to control the conflicts posed by multiple accesses to a same cache-memory of a digital data processing system comprising at least two processors each possessing a cache | |
| DE3585519D1 (de) | Datenverarbeitungssystem und -verfahren. | |
| GB1520485A (en) | Data processing system | |
| TW330257B (en) | The apparatus for semiconductor IC and memory, and its control circuit | |
| CA2050129A1 (en) | Dynamic bus arbitration with grant sharing each cycle | |
| ES8205073A1 (es) | Perfeccionamientos en dispositivos de asignacion de fuentes de recursos | |
| EP0605887A3 (en) | Synchronous LSI memory device | |
| KR910005174A (ko) | 이중영역 기억장치 제어기 및 그 제어방법 | |
| RO102023B1 (ro) | Metoda si circuit electronic pentru controlul memoriilor semiconductoare, dinamice | |
| ATE247850T1 (de) | Vorrichtung zur kommunikation zwischen informationsverarbeitungseinheiten und mit einem gemeinsamen bus verbundenenen prozessoren | |
| US5283902A (en) | Multiprocessor system having time slice bus arbitration for controlling bus access based on determined delay time among processors requesting access to common bus | |
| KR930002962A (ko) | 프로그램 가능한 제어기 | |
| EP0239916A3 (en) | Refresh address counter test control circuit for dynamic random access memory system | |
| JPS5613587A (en) | Refreshment system | |
| SU1543398A1 (ru) | Устройство дл ввода информации | |
| KR950012500B1 (ko) | 마이크로프로세서간의 동기화 회로 | |
| DE68923021D1 (de) | Mikrocomputersystem, fähig zum Speicherzugriff mit hoher Geschwindigkeit. | |
| RU93052160A (ru) | Полупроводниковая память | |
| GB1520484A (en) | Data processing system | |
| JP3230489B2 (ja) | メモリ制御回路 | |
| JPS54133847A (en) | Control system of memory unit | |
| JPH027145A (ja) | バスアクセス競合調停回路 | |
| KR970076289A (ko) | 고속 d-램 엑세스 방법 | |
| JPS6482237A (en) | Memory address control system |