PT103284B - Circuito contador de frequência do tipo endereçamento - Google Patents
Circuito contador de frequência do tipo endereçamento Download PDFInfo
- Publication number
- PT103284B PT103284B PT103284A PT10328405A PT103284B PT 103284 B PT103284 B PT 103284B PT 103284 A PT103284 A PT 103284A PT 10328405 A PT10328405 A PT 10328405A PT 103284 B PT103284 B PT 103284B
- Authority
- PT
- Portugal
- Prior art keywords
- clock
- value
- counter
- circuit
- addressing
- Prior art date
Links
- 230000005540 biological transmission Effects 0.000 claims description 14
- 230000000750 progressive effect Effects 0.000 claims description 3
- 230000001360 synchronised effect Effects 0.000 claims 1
- 230000010354 integration Effects 0.000 abstract description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K21/00—Details of pulse counters or frequency dividers
- H03K21/38—Starting, stopping or resetting the counter
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K21/00—Details of pulse counters or frequency dividers
Landscapes
- Logic Circuits (AREA)
- Information Transfer Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Complex Calculations (AREA)
Abstract
É DESCRITO UM CIRCUITO CONTADOR DE FREQUÊNCIA DO TIPO ENDEREÇAMENTO, QUE RECEBE UM PARÂMETRO MÚLTIPLO E UM RELÓGIO DE INSERÇÃO DE ENDEREÇAMENTO DE UM CIRCUITO EXTERNO E UTILIZA ENDEREÇO DE HARDWARE PARA REALIZAR A OPERAÇÃO DE ENDEREÇAMENTO PARA PRODUZIR UM VALOR DE RELÓGIO, DESTE MODO, UTILIZANDO A MEMÓRIA DE FORMA MAIS EFICIENTE, REDUZINDO OS CUSTOS ADQUIRINDO MENOS MEMÓRIA PARA CONSEGUIR O MESMO DESEMPENHO E MELHORANDO A INTEGRAÇÃO DO CIRCUITO CONTADOR DE FREQUÊNCIA DO TIPO ENDEREÇAMENTO.
Description
DESCRIÇAO
CIRCUITO CONTADOR DE FREQUÊNCIA DO TIPO ENDEREÇAMENTO
ANTECEDENTES DA INVENÇÃO
1. Área da invenção
A presente invenção relaciona-se com um circuito contador de frequência e, mais particularmente, com um circuito contador de frequência do tipo endereçamento.
2. Descrição da Técnica Relacionada
Actualmente, a CPU (Unidade Central de Processamento) é composta de uma unidade de controlo, uma unidade aritmética e lógica e registos. A unidade de controlo é utilizada para controlar os dados de transmissão de cada unidade da CPU. A unidade aritmética e lógica é composta de uma unidade aritmética e uma unidade lógica, para realizar operações aritméticas (soma, subtracçâo, multiplicação e divisão) e operações lógicas (AND, OR e NOT) e apresentar os resultados das operações das unidade aritmética e lógica para os registos. A unidade aritmética e lógica compreende um contador de frequência em que, à medida que a CPU recebe um relógio do dispositivo externo, o contador de frequência começa a contar o relógio e apresentar o resultado à CPU. A utilização da CPU para registar endereço para o contador de frequência não só desperdiça a energia como também diminui a eficiência do trabalho. Deste modo, é desejável proporcionar um circuito melhorado para reduzir e/ou evitar os problemas acima mencionados.
SUMÁRIO DA INVENÇÃO
A presente invenção foi realizada nas circunstâncias pretendidas. É, portanto, o principal objectivo da presente invenção proporcionar um circuito contador de frequência do tipo endereçamento 10, que utiliza a transmissão de dados do tipo endereçamento para controlar a transmissão de dados de modo a utilizar a memória de uma maneira mais eficiente e para reduzir os custos, adquirindo menos memória para conseguir o mesmo desempenho. É um outro objectivo da presente invenção proporcionar um circuito contador de frequência do tipo endereçamento, que utiliza a transmissão de dados do tipo endereçamento para controlar a transmissão de dados para melhorar a integração do circuito contador de frequência do tipo endereçamento 10.
Para atingir este e outros objectivos da presente invenção, um circuito contador de frequência do tipo endereçamento 10 para receber um parâmetro múltiplo de um relógio de entrada de endereçamento a partir de um circuito externo, utilizando um endereço de hardware para realizar a operação de endereçamento para produzir um valor de relógio, compreende: um barramento 11; um controlador de aquisição de dados 12 ligado electricamente ao barramento 11, para receber endereço e dados do barramento 11; uma pluralidade de pinos de controlo, utilizados para controlar a transmissão de dados do circuito contador de frequência do tipo endereçamento 10; um registo de entrada do tipo endereçamento 13 utilizado para armazenar o parâmetro múltiplo da entrada de endereçamento do circuito externo e de saída do parâmetro múltiplo; um contador decrementador 14 utilizado para receber o parâmetro múltiplo do registo de entrada do tipo endereçamento 13 e um relógio do circuito externo, de modo a realizar uma operação de largura de relógio para produzir um valor de largura do relógio; um registo de largura de relógio 141 utilizado para receber e armazenar um valor de largura de relógio do contador decrementador 14; um contador incrementador 16 para receber o valor da largura do relógio do registo de largura de relógio 141 e um relógio local, que compara a largura do relógio com o relógio local para gerar um valor de relógio múltiplo; um registo de relógio múltiplo 161 para receber e armazenar um valor de relógio múltiplo a partir do valor de relógio múltiplo; e um registo de saída do tipo endereçamento 18 para receber o valor de relógio múltiplo a partir do registo de relógio múltiplo 161 e fornecer para o circuito externo.
Além disso, cada vez que o contador decrementador 14 realiza uma operação de valor de largura do relógio o contador decrementador 14 realiza uma contagem regressiva a começar do parâmetro múltiplo até atingir um valor limiar. Em que, cada vez que o contador incrementador 16 realiza uma operação de valor de relógio múltiplo, o contador incrementador 16 realiza uma contagem progressiva desde o valor inicial até o parâmetro múltiplo e fornece o valor de relógio múltiplo para o registo de saída do tipo endereçamento 18.
A pluralidade de pinos de controlo compreende um pino ALE 101 (Address Latch Enable, Habilitador da Trava de Endereços), um pino NWR 102 (de escrita) e um pino NRD 103 (de leitura), utilizados para controlar a transmissão dos dados do barramento.
Outros objectivos, vantagens e novas características da invenção tornar-se-ão mais evidentes a partir da descrição pormenorizada a seguir quando tomada em conjunto com os desenhos em anexo.
BREVE DESCRÇÃO DOS DESENHOS
A FIG. 1 é um diagrama funcional da presente invenção em que:
(10) refere-se a um circuito contador de frequência do tipo endereçamento;
(11) refere-se ao barramento;
(12) refere-se ao controlador de aquisição de dados;
(101) é o pino ALE;
(102) é o pino NDR;
(103) é o pino NWR;
(13) refere-se ao registo de entrada do tipo endereçamento;
(14) refere-se ao contador decrementador;
(141) refere-se ao registo de largura do relógio;
(16) refere-se ao contador incrementador;
(161) refere-se ao registo de relógio múltiplo; e (18) refere-se ao registo de saída do tipo endereçamento.
DESCRIÇÃO PORMENORIZADA DA FORMA DE REALIZAÇÃO PREFERIDA
Com referência à FIG. 1, está ilustrado um circuito contador de frequência do tipo endereçamento, que é composto de um barramento 11, um controlador de aquisição de dados 12, um pino ALE 101, um pino NRD 102, um pino NWR 103, um registo de entrada do tipo endereçamento 13 um contador decrementador 14, um registo de largura do relógio 141, um contador incrementador 16, um registo de relógio múltiplo 161 e um registo de saída do tipo endereçamento 18. Nesta forma de realização, o barramento 11 é um barramento geral utilizado tanto como um barramento de endereço como um barramento de dados. 0 controlador de aquisição de dados 12 está electricamente ligado ao barramento 11 utilizado para receber dados e endereço do barramento 11. 0 pino ALE, o pino NRD 102 e o pino NWR são utilizados para controlar a transmissão de dados do circuito contador de frequência do tipo endereçamento 10. O registo de entrada do tipo endereçamento 13, é utilizado para armazenar o parâmetro múltiplo N de entrada de endereçamento do circuito externo. O contador decrementador 14 é utilizado para receber o parâmetro múltiplo N do registo de entrada do tipo endereçamento 13 e um relógio do circuito externo. O registo de largura do relógio 141 é utilizado para receber e armazenar um valor de largura do relógio TEMP do contador decrementador 14. O contador incrementador 16 é utilizado para receber o valor da largura do relógio TEMP e um relógio local (local_clk) e comparar a largura do relógio com o relógio local para gerar um valor de relógio múltiplo Μ. O registo de relógio múltiplo 161 é utilizado para receber o valor de relógio múltiplo M do contador incrementador 16. O registo de saída do tipo endereçamento 18 é utilizado para receber o valor de relógio múltiplo M e fornecer para um circuito externo.
Nesta forma de realização, o barramento 11 utiliza aplicações contendo endereço e dados para realizar a transmissão de dados. 0 endereço da aplicação é utilizado para comparar com o pino ALE 101, o pino NRD 102 e o pino NWR 103 para determinar se o endereço da aplicação é equivalente ao endereço dos pinos, e se for, dar início à realização da transmissão dos dados.
Nesta forma de realização, o utilizador pode montar um endereço de hardware do circuito contador de frequência do tipo endereçamento 10 para realizar a operação de endereçamento e armazenar o endereço de hardware num registo. Quando o circuito contador de frequência do tipo endereçamento 10 recebe um sinal de endereço do circuito externo, o circuito contador de frequência do tipo endereçamento 10 determinará se o endereço de hardware do sinal de endereço é equivalente ao endereço de hardware do circuito contador de frequência do tipo endereçamento 10, e se for, começa a receber os dados do barramento 11.
Com referência à FIG. 1, em primeiro lugar, o circuito contador de frequência do tipo endereçamento 10 deve ser reiniciado antes de realizar a operação de endereçamento a fim de confirmar a precisão dos dados do circuito contador de frequência do tipo endereçamento 10. Enquanto o circuito externo transmite dados ao circuito contador de frequência do tipo endereçamento 10 através do barramento 11, o controlador de aquisição de dados 12 dividirá os dados do barramento 11 em endereço e dados. Além disso, o circuito contador de frequência do tipo endereçamento 10 transmite o parâmetro múltiplo N para o registo de entrada do tipo endereçamento 13 utilizando o pino NWR 103. Nesta forma de realização, se o contador decrementador 14 receber o parâmetro múltiplo N do registo de entrada do tipo endereçamento 13 e um relógio do circuito externo, o contador decrementador 14 dará inicio à realização de uma operação de largura do relógio para fornecer um valor de largura do relógio TEMP para o registo de largura do relógio 141, Em que, cada vez que o contador decrementador 14 calcular um valor de largura do relógio, o contador decrementador 14 realiza uma contagem regressiva a começar do parâmetro múltiplo N até atingir um valor limiar. Nesta forma de realização, o parâmetro múltiplo N é 10 e o valor limiar é 0. Nesta forma de realização, o registo da largura do relógio 141 recebe de forma sincronizada o valor da largura do relógio TEMP do contador decrementador 14 e produz o valor da largura do relógio TEMP para o contador incrementador 16.
Além disso, o contador incrementador 16 compara o valor de largura do relógio M com o relógio local para gerar um valor de relógio múltiplo M inserido no registo de relógio múltiplo 161. Em que, cada vez que o contador incrementador 16 calcula um valor de largura do relógio Μ, o contador incrementador 16 realiza uma contagem progressiva a começar do valor inicial para o parâmetro múltiplo N e produz o valor de relógio múltiplo M para o registo de saída do tipo endereçamento 161. O registo de saída do tipo endereçamento 161 é utilizado para transmitir o valor de relógio múltiplo M para o registo e saida do tipo endereçamento 18 para fornecer para o circuito externo.
Embora a presente invenção tenha sido explicada em relação à sua forma de realização preferida, deve ser entendido que muitas outras modificações e variações possíveis podem ser feitas, sem afastamento do espírito e do âmbito da invenção, conforme aqui reivindicada.
Claims (12)
- REIVINDICAÇÕES1. Circuito contador de frequência do tipo endereçamento (10) para receber um parâmetro múltiplo e um relógio de entrada de endereçamento a partir de um circuito externo, utilizando um endereço de hardware para realizar a operação de endereçamento para produzir um valor de relógio, caracterizado por compreender:um barramento (11);um controlador de aquisição de dados (12) ligado electricamente ao barramento (11), para receber endereço e dados do barramento (11);uma pluralidade de pinos de controlo, utilizados para controlar a transmissão de dados do circuito contador de frequência do tipo endereçamento (10);um registo de entrada do tipo endereçamento (13) utilizado para armazenar o parâmetro múltiplo da entrada de endereçamento do circuito externo e de saida do parâmetro múltiplo;um contador decrementador (14) utilizado para receber o parâmetro múltiplo do registo de entrada do tipo endereçamento (13) e um relógio do circuito externo, de modo a realizar uma operação de largura de relógio para produzir um valor de largura do relógio;um registo de largura de relógio (141) utilizado para receber e armazenar um valor de largura de relógio do contador decrementador (14);um contador incrementador (16) para receber o valor da largura do relógio do registo de largura de relógio (141) e um relógio local, que compara a largura do relógio com o relógio local para gerar um valor de relógio múltiplo;um registo de relógio múltiplo (161) para receber e armazenar um valor de relógio múltiplo a partir do valor de relógio múltiplo; e um registo de saída do tipo endereçamento (18) para receber o valor de relógio múltiplo a partir do registo de relógio múltiplo (161) e fornecer para o circuito externo.
- 2. Circuito de acordo com a reivindicação 1, caracterizado por cada vez que o contador decrementador (14) realiza uma operação de valor de largura do relógio, o contador decrementador (14) realiza uma contagem regressiva a começar do parâmetro múltiplo até atingir um valor limiar.
- 3. Circuito de acordo com a reivindicação 2, caracterizado por o valor limiar do contador decrementador (14) ser 0.
- 4. Circuito de acordo com a reivindicação 1, caracterizado por cada vez que o contador incrementador (16) realiza uma operação de valor de relógio múltiplo, o contador incrementador (16) realiza uma contagem progressiva desde o valor inicial até o parâmetro múltiplo e produz o valor de relógio múltiplo para o registo de saída do tipo endereçamento (18) .
- 5. Circuito de acordo com a reivindicação 4, caracterizado por o valor inicial do contador (16) ser 0.
- 6. Circuito de acordo com a reivindicação 1, caracterizado por o registo da largura do relógio (141) receber, de forma sincronizada, o valor da largura do relógio do contador decrementador (141) e produzir o valor de largura do relógio para o contador incrementador (16).
- 7. Circuito de acordo com a reivindicação 1, caracterizado por a pluralidade de pinos de controlo compreender um pino ALE (101) .
- 8. Circuito de acordo com a reivindicação 1, caracterizado por a pluralidade de pinos de controlo compreender um pino NWR (103).
- 9. Circuito de acordo com a reivindicação 1, caracterizado por a pluralidade de pinos de controlo compreender um pino NRD (102) .
- 10. Circuito de acordo com a reivindicação 1, caracterizado por quando o circuito contador de frequência do tipo endereçamento (10) utiliza um pino ALE (101) para controlar a transmissão de dados do barramento (11), os dados do barramento (11) são um endereço.
- 11. Circuito de acordo com a reivindicação 1, caracterizado por quando o circuito contador de frequência do tipo endereçamento (10) utiliza o pino NWR (103) para controlar a transmissão de dados do barramento (11), os dados do barramento (11) são inseridos no circuito contador de frequência do tipo endereçamento (10).
- 12. Circuito de acordo com a reivindicação 1, caracterizado por quando o circuito contador de frequência do tipo endereçamento (10) utiliza o pino NRD (102) para controlar a transmissão de dados do barramento (11), os dados do barramento (11) são fornecidos do circuito contador de frequência do tipo endereçamento (10).
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW093117163A TWI236800B (en) | 2004-06-15 | 2004-06-15 | Addressing type frequency counter circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
PT103284A PT103284A (pt) | 2006-12-29 |
PT103284B true PT103284B (pt) | 2007-04-30 |
Family
ID=35505737
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PT103284A PT103284B (pt) | 2004-06-15 | 2005-06-03 | Circuito contador de frequência do tipo endereçamento |
Country Status (4)
Country | Link |
---|---|
US (1) | US7577863B2 (pt) |
ES (1) | ES2289869B2 (pt) |
PT (1) | PT103284B (pt) |
TW (1) | TWI236800B (pt) |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4303989A (en) * | 1979-07-17 | 1981-12-01 | The Singer Company | Digital data sorter external to a computer |
JPS58115375A (ja) * | 1981-12-28 | 1983-07-09 | Yuasa Battery Co Ltd | 蓄電池残存容量計 |
JPS6349906A (ja) * | 1986-08-20 | 1988-03-02 | Sumitomo Heavy Ind Ltd | 射出成形機の位置検出回路 |
US4771422A (en) * | 1986-12-04 | 1988-09-13 | Itt Corporation, Defense Communications Division | Priority user protection in multiple priority switching systems |
JPH07120938B2 (ja) * | 1987-09-30 | 1995-12-20 | 日本電気株式会社 | パルス出力装置 |
JPH04274061A (ja) * | 1991-02-28 | 1992-09-30 | Olympus Optical Co Ltd | ディジタル信号再生装置 |
JPH04360217A (ja) * | 1991-06-06 | 1992-12-14 | Fujitsu Ltd | カウンタの読出し方法 |
KR0143247B1 (ko) * | 1995-02-06 | 1998-08-17 | 이민화 | 실시간 디지탈 수신집속 방법 및 장치 |
US5842006A (en) * | 1995-09-06 | 1998-11-24 | National Instruments Corporation | Counter circuit with multiple registers for seamless signal switching |
JP3603755B2 (ja) * | 2000-06-30 | 2004-12-22 | 松下電器産業株式会社 | データ出力装置およびデータ出力方法 |
TWI264683B (en) * | 2004-06-15 | 2006-10-21 | Tatung Co | Addressing type coin-dropping detecting circuit |
-
2004
- 2004-06-15 TW TW093117163A patent/TWI236800B/zh not_active IP Right Cessation
-
2005
- 2005-05-24 US US11/135,356 patent/US7577863B2/en not_active Expired - Fee Related
- 2005-06-03 PT PT103284A patent/PT103284B/pt not_active IP Right Cessation
- 2005-06-09 ES ES200501381A patent/ES2289869B2/es not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
PT103284A (pt) | 2006-12-29 |
ES2289869B2 (es) | 2008-07-16 |
TWI236800B (en) | 2005-07-21 |
ES2289869A1 (es) | 2008-02-01 |
US20050286677A1 (en) | 2005-12-29 |
TW200541215A (en) | 2005-12-16 |
US7577863B2 (en) | 2009-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Lee et al. | Simultaneous multi-layer access: Improving 3D-stacked memory bandwidth at low cost | |
US5522064A (en) | Data processing apparatus for dynamically setting timings in a dynamic memory system | |
US7565563B2 (en) | Non-volatile memory arrangement and method in a multiprocessor device | |
KR930005797B1 (ko) | 마이크로 프로세서 리세트회로 및 방법과 컴퓨터시스템 | |
JP3740250B2 (ja) | データ・プロセッサにおいてサイクル毎に待受状態を判定する方法および装置 | |
US10929320B1 (en) | Control circuit for dynamic bifurcation control | |
EP0471382B1 (en) | Microcomputer including serial data communication unit | |
TWI406293B (zh) | 用於在高速動態隨機存取記憶體中處理訊號的系統及方法 | |
JP2762138B2 (ja) | メモリコントロールユニット | |
JPS62502574A (ja) | マイクロプロセッサシステム | |
JPS6045828A (ja) | シングルチツプマイコン | |
KR900002438B1 (ko) | 프로세서간 결합방식 | |
TW200847183A (en) | Method for controlling clock of memory slots | |
PT103284B (pt) | Circuito contador de frequência do tipo endereçamento | |
CN104160354A (zh) | 时基外围装置 | |
CN205486087U (zh) | 一种基于pci9052的pci总线接口卡 | |
JPH0679289B2 (ja) | マイクロコントローラユニット | |
US10763829B2 (en) | Counter circuitry and method | |
US7181605B2 (en) | Deterministic shut down of memory devices in response to a system warm reset | |
TW200933385A (en) | Microcontroller having dual-core architecture | |
JPH096462A (ja) | データ処理システム及び半導体集積回路 | |
JP2001175586A (ja) | データプロセッサ及びデータ処理システム | |
US7475237B2 (en) | Timer with periodic channel service | |
TWI816032B (zh) | 多核心處理器電路 | |
JP6778785B1 (ja) | 情報処理装置、プログラム、及び乱数生成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
BB1A | Laying open of patent application |
Effective date: 20050927 |
|
FG3A | Patent granted, date of granting |
Effective date: 20070328 |
|
MM4A | Annulment/lapse due to non-payment of fees, searched and examined patent |
Free format text: LAPSE DUE TO NON-PAYMENT OF FEES Effective date: 20151203 |