Przedmiotem wynalazku jest automatyczny tester mierników cyfrowych, przeznaczony do kontroli jakosci metrologicznej elektronicznych cyfrowych przyrzadów pomiarowych, glównie zas do kontroli cyfrowych woltomierzy napiecia stalego z zastosowaniem testów statystycznych o zmiennej ilosci prób.Stan techniki. Znane sa elektroniczne kalkulatory programowane, przeznaczone do automatycznego przetwarzania danych i do zestawiania informacyjnydi systemów pomiarowych.W omawianych kalkulatorach uklad pamieci poprzez deszyfrator rozkazów jest polaczony z blokiem procedur wewnetrznych, a wyjscie tego bloku jest polaczone z wejsciem ukladu wybierania pamieci i z wejsciem ukladu taktujacego, polaczonego z ukladem sterujacym urzadzeniami peryferyjnymi np. drukarki, pamieci magnetycznej oraz z blokiem arytmetycznym i zewnetrznym cyfrowym woltomierzem napiecia stalego.Wymienione bloki i uklady wspólpracuja ze soba w ten sposób, ze program umieszczony w ukladzie pamieci jest realizowany automatycznie przez blok procedur wewnetrznych oraz blok arytmetyczny wykonujacy obliczanie. Natomiast uklady sterujace urzadzeniami peryferyjnymi umozliwiaja uzyskanie wyników lub oddzialywuja na urzadzenia tworzace wraz z kalkulatorem programowanym system do okreslonego celu np. system pomiarowy.Znane sa równiez z publikacji Hewlett Packard „Computing -Counter Measurement Systems", december, 1970, przeliczajace cyfrowe systemy pomiarowe zbudowane z bloku miernika czestotliwosci, zaopatrzonego w blok arytmetyczny, który polaczony z programerem tworzy informacyjny system pomiarowy.Z programerem sa polaczone przyrzady oraz urzadzenia peryferyjne.Wspomniany blok miernika czestotliwosci jest dodatkowo polaczony z przetwornikiem mierzonej wielkosci na czestotliwosc.Istota wynalazku. W automatycznym testerze mierników cyfrowych, uklad wybierania pamieci jest jednoczesnie polaczony z ukladem pamieci diodowej i z ukladem wprowadzania danych cyfrowych z przyrzadów pomiarowych do bloku arytmetycznego, przy czym uklad wprowadzania danych cyfrowych2 99 340 wejsciem jest polaczony z wyjsciem zespolu rejestrów przelacznikowych, z wyjsciem zespolu rejestrów liczników, z wyjsciem programowanego generatora wartosci cyfrowych oraz z wyjsciem zewnetrznego cyfrowego woltomierza napieciowego, z kolei jednym informacyjnym wyjsciem, generator jest polaczony z wejsciem zewnetrznego cyfrowego programowanego zródla napiec wzorcowych, zas drugim wyjsciem wspomniany generator jest polaczony z wyjsciem taktujacego ukladu.W odniesieniu do znanego stanu techniki zastosowanie w automatycznym testerze ukladu wprowadzania danych cyfrowych, sterowanego przez uklad wybierania pamieci i rozszerzenie zakresu tej pamieci na zespoly rejestrów przelacznikowych i liczników oraz na programowany generator wartosci cyfrowych, ma ten korzystny skutek, ze przedmiot wynalazku mozna zastosowac zamiast minikomputerów do automatycznego przetwarzania danych i sterowania procesem pomiarowym.Dodatkowa zaleta rozwiazania wedlug wynalazku jest mozliwosc uzyskania informacyjnego systemu pomiarowego o znacznie korzystniejszych gabarytach, przy wydatnym zmniejszeniu kosztów w stosunku do rozwiazania z zastosowanym minikomputerem.Objasnienie rysunku. Przedmiot wynalazku jest uwidoczniony w przykladzie wykonania na ry&unku przedstawiajacym schemat blokowy ukladu automatycznego testera mierników cyfrowych.Przyklad realizacji wynalazku. Automatyczny tester mierników cyfrowych jest zaopatrzony w blok arytmetyczny, który jednym wejsciem jest polaczony poprzez przelacznik 1 z ukladem diodowej pamieci 2 i ukladem 3 wprowadzania danych cyfrowych. Drugim wejsciem blok arytmetyczny jest polaczony poprzez drugi przelacznik 4 z taktujacym ukladem 5 polaczonym z ukladem wybierania pamieci 6, który steruje ukladem diodowej pamieci 2 i ukladem 3 wprowadzania danych cyfrowych. Z kolei uklad diodowej pamieci 2 steruje przelacznikiem 4 i jednoczesnie jest polaczony z deszyfratorem rozkazów 7, którego wyjscia sa polaczone z blokiem procedur wewnetrznych 8 sterujacym przelacznikiem 1, ukladem wybierania pamieci 6 i taktujacym ukladem 5. Do wejscia ukladu 3 sa podlaczone wyjscia zespolu 9 rejestrów przelacznikowych, zespolu 10 rejestrów liczników, programowanego generatora 11 wartosci cyfrowych i kontrolowanego cyfrowego woltomierza napiecia stalego, przy czym programowany generator 11 jest dodatkowo polaczony zwejsdem zewnetrznego cyfrowego programowanego zródla napiec wzorcowych oraz z taktujacym ukladem 5. Jedno z wyjsc bloku arytmetycznego jest polaczone z ukladem 12 sterujacym drukarka. Natomiast drugie wyjscie synchronizacyjne bloku arytmetycznego oraz synchronizacyjne wyjscie ukladu 12, generatora 11 oraz zewnetrznego kontrolowanego cyfrowego woltomierza sa polaczone z wejsciem synchronizacyjnym taktujacego ukladu 5. Wyjscia inicjujace deszyfratora rozkazów 7 sa polaczone z wejsciami inicjujacymi zewnetrznego kontrolowanego cyfrowego woltomierza, wejsciem inicjujacym generatora 11 i ukladu 12 sterujacego drukarka.Dzialanie ukladu testera. Taktujacy uklad 5 impulsami T steruje uklad wybierania pamieci 6, który wyznacza jednoczesnie sekwencje wybierania rozkazów zakodowanych w pamieci diodowej i sekwencje zmiany cyfrowej informaqi równoleglej na równolegla uszeregowana zgodna z wymaganiami ukladu arytmetycznego.Sygnaly II generowane przez pamiec diodowa sa dostarczane do deszyfratora rozkazów 7 i przelacznika 1, którego wyjscie jest polaczone z gniazdem bloku arytmetycznego. Rozdzial rozkazów przeznaczonych dla bloku arytmetycznego lub deszyfratora rozkazów 7 umozliwia przelacznik 4 sterowany bezposrednio jednym bitem slowa pamieci diodowej, który przylacza impulsy strobujace S do deszyfratora rozkazów 7 lub gniazda bloku arytmetycznego. Deszyfrator rozkazów 7 sterowany slowem z pamieci kieruje impulsy strobujace S w formie impulsów inicjujacych B..n do bloków realizujacych odpowiednie procedury pomiarowe, obliczeniowe lub wewnetrzne. Procedury wewnetrzne takie jak skok, skok warunkowy, wprowadzanie danych cyfrowych z ukladu 3 do bloku arytmetycznego, stop dynamiczny, sa realizowane przez blok procedur wewnetrznych 8 za pomoca impulsów P..n.Pamiec uzupelniaja zespoly: rejestrów przelacznikowych 9, rejestrów liczników 10 zliczajacych impulsy z odpowiednich wyjsc deszyfratora rozkazów 7 oraz programowany generator 11 wartosci cyfrowych sterujacy zródlo napiec wzorcowych. wymienione zespoly sa podlaczone do ukladu 3 wprowadzania danych cyfrowych.Gniazdo bloku arytmetycznego jest polaczone z ukladem 12 sterujacym drukarka. Blok arytmetyczny, uklad 12 i generator 11 oddzialywuja na taktujacy uklad 5 impulsami blokady M.ji w celu synchronizacji pracy tych zespolów z praca ukladu wybierania pamieci 6. Wyjscie informacyjne 13 generatora 11 jest polaczone z gniazdem programowanego zródla napiec wzorcowych, zas gniazdo kontrolowanego woltomierza napiecia stalego wyjsciem 16 jest polaczone z ukladem 3 wprowadzenia danych cyfrowych oraz wyjsciem M6 blokujacym taktujacy uklad 5 i wyjsciem B6 z deszyfratorem rozkazów 7, co umozliwia sterowanie tymi przyrzadami. PL