Pierwszenstwo Zgloszenie ogloszono: 30.05.1973 Opis patentowy opublikowano: 30.09.1975 74 977 KI. 42m*,7/48 MKPG06f 7/48 Twórca wynalazku: Jan Ligaszewski Uprawniony z patentu tymczasowego: Osrodek Badawczo-Rozwojowy Po¬ miarów i Automatyki Elektronicz¬ nej, Wroclaw (Polska) Uklad cyfrowego pierwiastkowania kwadratowego Przedmiotem wynalazku jest uklad cyfrowego pierwiastkowania kwadratowego, znajdujacy za¬ stosowanie w elektronicznej aparaturze pomiaro¬ wej oraz ukladach automatyki i sterowania, jako blok operacji algebraicznej.Znany jest uklad cyfrowego pierwiastkowania kwadratowego, skladajacy sie z przerzutnika typu JK, licznika wyniku pierwiastkowania, zbudowa¬ nego z licznika dziesietnego kodowanego dwój¬ kowo, ukladu dopelnienia dziewiatkowego i ukla¬ du dopelnienia jedynkowego oraz licznika pomoc¬ niczego, zlozonego z licznika dekadowego i liczni¬ ka czterostopniowego dwójkowego i funktorów lo¬ gicznych typu NAND. Na wejsciu ukladu znajdu¬ je sie bramka zlozona z dwóch funiktorów typu NAND, której jedno wejscie jest polaczone z prze- rzutnikiem typu JK, a drugie wejscie jest wejs¬ ciem calego ukladu pierwiastkowania. Wyjscie bramki polaczone jest z jednym z wejsc licznika wyniku pierwiastkowania, którego wyjscia sa po¬ laczone poprzez uklad dopelnienia dziewiatkowego z wejsciami programujacymi licznika dekadowego i poprzez uklad dopelnienia jedynkowego z wejs¬ ciami programujacymi licznika czterostopniowego dwójkowego, którego wyjscie jest polaczone przez uklad funktorów logicznych typu NAND z wejs¬ ciami zezwalajacymi na programowanie licznika dekadowego i licznika czterostopniowego dwójko¬ wego oraz z dekadami licznika wyniku pierwiast¬ kowania. Przerzutnik typu JK i dekady licznika 10 15 20 30 wyniku pierwiastkowania oraz dekady licznika po¬ mocniczego polaczone sa z wejsciem zegarowym, przeznaczonym do sygnalu taktujacego.Dzialanie tego znanego ukladu jest nastepujace.Po pierwszym impulsie wejsciowym licznik wyniku pierwiastkowania zapisuje cyfre 1. Nastepnie licz¬ nik pomocniczy odbiera trzy impulsy wejsciowe i wówczas licznik wyniku pierwiastkowania zapisu¬ je cyfre 2, a nastepnie gdy licznik pomocniczy od¬ bierze piec dalszych impulsów wejsciowych, to licznik wyniku pierwiastkowania zapisuje cyfre 3 itd. Omawiany uklad jest ukladem synchronicz¬ nym. Impulsy wejsciowe sa wpisywane do licznika wyniku pierwiastkowania jezeli przerzutnik typu JK ma na wyjsciu stan „1". Licznik pomocniczy jest programowany poprzez uklady uzupelnien na dopelnienie liczby zapisanej w liczniku wyniku pierwiastkowania. Wypelnienie licznika pomocni¬ czego powoduje powstanie na jego wyjsciu stanu „1". Nastepny impuls wejsciowy zmienia stan na wyjsciu przerzutnika typu JK i zaleznie od tego stanu w liczniku wyniku pierwiastkowania zosta¬ nie wpisana lub nie nastepna cyfra. Pojawienie sie stanu „1" na wyjsciu licznika pomocniczego powoduje podanie zezwolenia na jego ponowne zaprogramowanie.Ten znany uklad ma te niedogodnosc, ze do swej budowy wymaga stosowania specjalnych liczników programowanych lub przy stosowaniu liczników prostych, wprowadzenia skomplikowanych ukla- 74 97774 977 3 dów programujacych. Inna niedogodnoscia tego ukladu jest to, ze jest on przystosowany do reali¬ zacji funkcji pierwiastkowania kwadratowego tylko w zapisie dziesietnym kodowanym dwójkowo.Dalsza niedogodnoscia jest koniecznosc wspólpra¬ cy z urzadzeniami wytwarzajacymi sygnal taktu¬ jacy.Celem wynalazku jest usuniecie wymienionych niedogodnosci.Zadaniem technicznym wymagajacym rozwiaza¬ nia jest opracowanie konstrukcji asynchronicznego ukladu cyfrowego pierwiastkowania kwadratowego, przystosowanego do zapisu wyników w dowolnych y/%Hn/h t 7flclAcftnranmm prostych liczników im- AuhfW Jc5Szn¥ciaJ4ofgo sie równoczesnie prostsza pudowa w porównaniu do znanego ukladu.[ Zadanie to zostalofrozwiazane w wynalazku dzie- ki ^t^bSul^ze oNG* budowy ukladu cyfrowego pier¬ wiastkowania kwadratowego zastosowano dwa pro¬ ste liczniki impulsów, jeden jako licznik wyniku a drugi jako pomocniczy, uklad porównania realizu¬ jacy funkcje tozsamosci, dwa przerzutniki statycz¬ ne wejsciowy i sterujacy, trzy bramki realizujace iloczyn logiczny i trzy funktory realizujace sume logiczna i polaczono je ze soba w sposób celowy oraz przystosowano uklad do kasowania zewnetrz¬ nym sygnalem. Wejscie ukladu jest polaczone z zanegowanym wejsciem taktu wejsciowego prze- rzutnika, którego zanegowane wyjscie jest pola¬ czone z dwoma jego wejsciami oraz z wejsciem wejsciowej bramki, której wyjscie jest polaczone z wejsciem licznika wyniku i z wejsciem logicznej sumy przerzutnika sterujacego oraz z wejsciem lo¬ gicznej sumy kasowania liczników. To samo wejscie ukladu jest równoczesnie polaczone z drugim wejs¬ ciem wejsciowej bramki i wejsciem pomocniczego licznika. Wyjscia obu liczników, licznika wyniku i licznika pomocniczego, sa polaczone z wejsciami ukladu porównania. Wejscie sterujacego przerzut¬ nika jest polaczone z wyjsciem wejsciowego prze¬ rzutnika, natomiast wyjscie tego sterujacego prze¬ rzutnika jest polaczone z jego drugim wejsciem, z wejsciem bramki kasowania i wejsciem ostatniej znaczacej cyfry licznika odczytu, zas wyjscie bram¬ ki kasowania jest polaczone z wejsciem logicznej sumy kasowania wejsciowego przerzutnika, któ¬ rej wyjscie jest polaczone z wejsciem kasowania wejsciowego przerzutnika. Zanegowane wyjscie sterujacego przerzutnika jest polaczone z wejsciem sterujacej bramki, polaczonej swoim wyjsciem z wejsciem logicznej sumy sterujacego przerzutnika, której wyjscie jest polaczone z zanegowanym wejs¬ ciem taktu sterujacego przerzutnika. Wyjscie u- kladiu porównywania jest polaczone z jednym z wejsc logicznej sumy kasowania liczników, z dru¬ gim wejsciem sterujacej bramki i drugim wejs¬ ciem bramki, kapowania. Wejscie kasowania ukladu polaczone jest z wejsciem logicznej sumy kasowa¬ nia wejsciowego przerzutnika, wejsciem kasowania sterujacego1 przerzutnika i wejsciem logicznej sumy kasowania liczników, której wyjscie jest polaczo¬ ne z wejsciem kasowania pomocniczego licznika, przy czym tó wejscie kasowania jest równoczesnie polaczone z wejsciem kasowania licznika wyniku.Uklad wedlug wynalazku charakteryzuje sie sze¬ regiem zalet, przede /wszystkim zas tym, ze d* swojej budowy nie wymaga stosowania liczników programowanych lub skomplikowanych ukladów programujacych, a mozna w nim stosowac proste 5 funktory logiczne i proste liczniki impulsów tym, ze czas przeprowadzania operacji pierwiastkowania jest znacznie skrócony w porównaniu do znanego ukladu oraz tym, ze zastosowane liczniki moga pracowac w dowolnym zapisie, dziesietnym, dwój- lt kowych, dziesietnym kodowanym dwójkowo itp.Uklad znajduje zastosowanie w elektronicznej aparaturze pomiarowej do konstrukcji cyfrowych przyrzadów pomiarowych, przetworników w auto¬ matyce i sterowaniu, na wejscie których ppdawa- 15 ne sa wielkosci kwadratowe, np. jako miernik lub przetwornik natezenia przeplywu, miernik mocy itp. oraz do innych zastosowan specjalnych.Uklad pierwiastkowania kwadratowego wedlug wynalazku jest blizej objasniony w przykladzie 20 wykonania na zalaczonym rysunku, który przed- stawia schemat blokowy ukladu.Wejscie ukladu WfE, na które podawana jest liczba podlegajaca pierwiastkowaniu, w postaci ciagu impulsów pojawiajacych sie w dowolnych 25 odstepach czasu, jest polaczone z zanegowanym wejsciem taktu T wejsciowego przerzutnika 1, któ¬ rego zanegowane wyjscie Q jest polaczone dwoma jego wejsciami J i K oraz z wejsciem wejsciowej bramki 2, realizujacej funkcje iloczynu logicznego. 30 Wyjscie tej bramki 2 jest polaczone z wejsciem licznika wyniku 3, w którym zapisywany jest wy¬ nik pierwiastkowania kwadratowego, a ponadto z wejsciem logicznej sumy 4 sterujacego przerzut¬ nika 5 i z wejsciem logicznej sumy 6 kasowania 35 liczników. Wejscie ukladu WE jest ponadto pola¬ czone z drugim wejsciem wejsciowej bramki 2 i wejsciem pomocniczego licznika 7. Wyjscia obu liczników, licznika wyniku 3 i pomocniczego licz¬ nika 7, sa polaczone z wejsciami ukladu porówna- 40 nia 8, realizujacego funkcje tozsamosci.Wyjscie Q wejsciowego przerzutnika 1 jest po¬ laczone z wejsciem J sterujacego przerzutnika 5, którego wyjscie Q jest polaczone z drugim jego wejsciem K, z wejsciem 'bramki kasowania 9, 45 realizujacej funkcje iloczynu logicznego i z wejs¬ ciem ostatniej znaczacej cyfry 10 licznika wyniku 3, zaokraglanej stanem przerzutnika 5 do cyfr 0 lub 5.Wyjscie bramki kasowania 9 jest polaczone z 50 wejsciem logicznej sumy 11 kasowania wejsciowe¬ go przerzutnika 1, której wyjscie jest polaczone z wejsciem R kasowania wejsciowego przerzutni¬ ka 1, natomiast zanegowane wyjscie Q sterujacego przerzutnika 5 jest polaczone z wejsciem steruja- 55 cej bramki 12, realizujacej funkcje iloczynu lo¬ gicznego, polaczonej swoim wyjsciem z wejsciem logicznej sumy 4 sterujacego przerzutnika 5, któ¬ rej wyjscie jest polaczone z zanegowanym wejs¬ ciem taktu T tego sterujacego przerzutnika 5. Wyj- 00 scie ukladu porównania 8 jest polaczone z jednym z wejsc logicznej sumy 6 kasowania liczników, z drugim wejsciem sterujacej bramki 12 i drugim wejsciem bramki kasowania 9. Wejscie KAS kaso¬ wania ukladu, do którego podawany jest impuls 65 kasujacy, jest polaczone z wejsciem logicznej su-74 977 5 6 my 11 kasowania wejsciowego przerzutnika 1, wejsciem kasowania R sterujacego przerzutnika 5 i wejsciem logicznej sumy 6 kasowania liczników, której wyjscie jest polaczone z wejsciem kasowa¬ nia R pomocniczego licznika 7 .Wejscie KAS ka¬ sowania ukladu jest ponadto polaczone z wejsciem kasowania R licznika wyniku 3.Dzialanie ukladu wedlug wynalazku przebiega nastepujaco. Liczba podlegajaca pierwiastkowaniu jest podawana na wejscie WiE ukladu w postaci ciagu impulsów, pojawiajacych sie w dowolnych odstepach czasu, fcrzy czym suma wszystkich impul¬ sów ciagu równa jest tej liczbie pomnozonej przez wspólczynnik 102k, gdzie k = 0, 1, 2, 3.... Wynik pierwiastkowania jest zapisywany w liczniku wy¬ niku 3, zliczajacym te impulsy ciagu, których licz¬ ba jest równa jednosci plus podwojony iloczyn jego zawartosci, wedlug znanego algorytmu. Po wyzerowaniu ukladu wejsciowa bramka 2 jest przy¬ gotowana do przejscia pierwszego impulsu. Tyl tego impulsu oraz tyly nastepnych impulsów przecho¬ dzacych przez te bramke 2 kazdorazowo ustawiaja przerzutniki 1 i 5 w stan „0", powodujacy zamk¬ niecie bramek 2 i 9. Pomocniczy licznik 7 zlicza impulsy znajdujace sie pomiedzy kolejnymi impul¬ sami, przechodzacymi przez wejsciowa bramke 2.W momencie zrównania sie zawartosci pomocni¬ czego licznika 7 z zawartoscia licznika wyniku 3, na wyjsciu ukladu porównania 8 pojawia sie im¬ puls, spowodowany sprzezeniem tego wyjscia, po¬ przez logiczna sume 6 kasowania liczników, z wejs¬ ciem kasowania R pomocniczego licznika 7. W przedziale pomiedzy dwoma kolejnymi impulsami, wpisywanymi do licznika wyniku 3, pomocniczy licznik 7 zlicza dwukrotnie przechodzace impulsy.,, W tym czasie uklad porównania 8 wysyla dwa impulsy porównania, w polowie oraz na koncu tego przedzialu. Pierwszy impuls przechodzi przez sterujaca bramke 12 oraz logiczna sume 4 steru¬ jacego przerzutnika 5, ustawiajac ten przerzutnik 5 w stan „1", otwierajacy bramke kasowania 9, na¬ tomiast drugi impuls porównania przechodzi przez bramke kasowania 9, logiczna sume kasowania 11 wejsciowego przerzutnika V zeruje ten przerzut¬ nik 1, który otwiera wejsciowa bramke 2, na przej¬ scie kolejnego impulsu, zapisywanego w liczniku wyniku 3. W momencie podania na wejscie WE ukladu ostatniego impulsu liczby pierwiastowanej uklad konczy prace, a zawartosc licznika wyniku 3 oraz stan sterujacego przerzutnika 5, bedacy ostat- 5* nia cyfra znaczaca 10 licznika wyniku 3, równa sie pierwiastkowi kwadratowemu z liczby podanej na wejscie WE ukladu z tym, ze ostatnia znacza¬ ca cyfra 10 wyniku pierwiastkowania jest zerem lulb piatka. 5 PL