Przedmiotem wynalazku jest uklad do wyzna¬ czania róznicy miedzy wartoscia zadana d rze¬ czywista przedstawiona w kodzie cyfrowym, prze¬ znaczony do stosowania zwlaszcza w regulato¬ rach cyfrowych.Znane uklady cyfrowe sluzace do wyznaczania róznicy miedzy wartoscia rzeczywista i zadana sa zbudowane w oparciu o uklady arytmetyczne stanowiacej najczesciej sumatory akumulacyjne.Skomplikowana budowa i duza liczba elementów skladowych zmniejsza dokladnosc dzialania tych ukladów oraz utrudnia jego wykonanie.W ukladzie wedlug wynalazku cyfrowa war¬ tosc rzeczywista wpisywana jest poprzez uklad bramkowy do licznika odwrotnego wspólpracuja¬ cego z detektorem jego wartosci zerowej. Cyfro¬ wa wartosc zadana doprowadzona jest do wej¬ scia ukladu porównujacego te wartosc ze stanem licznika prostego. Z generatora impulsów poprzez bramke doprowadzony jest do licznika prostego ten sam ciag impulsów co do wejscia licznika od- wrotaiego, przy czym bramka ta odblokowywana jest na czas niezbedny do wyzerowania sie licz¬ nika odwrotnego, lub osiagniecia przez licznik pro¬ sty stanu równego wartosci zadanej. Detektor ze¬ rowy i uklad porównujacy steruja kazdy prze- rzutnikiem bistabilnym, których sygnfely wyjscio¬ we doprowadzane sa do zespolu trzech bloków realizujacych funkcje logiczne. Pierwszy blok logiczny odblokowuje druga bramke dla impulsów 14) 15 doprowadzonych z wyjsc pierwszej bramki prze¬ puszczajacej impulsy z generatora i podawanych na wejscie drugiego licznika prostego przez okres czasu zawarty miedzy chwila wyzerowania sie licz¬ nika odwrotnego a chwile osiagrjecia przez pierwszy licznik prosty stanu równego wartosci zadanej. Drugi blok logiczny okresla znak róz¬ nicy miedzy wartoscia rzeczywista i zadana i po¬ woduje odpowiednio do tego znaku ustawienie stanu przerzutindka bistabilnego znaku. Trzeci blok powoduje przepisanie zawartosci drugiego licz¬ nika prostego i przerzutmka stanu do rejestru, dzieki czemu w rejestrze tym sa zawarte znak i wartosc róznicy miedzy wartoscia rzeczywista i zadana.Uklad mozna wyposazyc dodatkowo w zespól zlozony z rejestru statycznego, licznika rewersyj- nego, detektora zera i bloku sterujacego licz¬ nikiem rewersyj(r|ym, oo umozliwia wyznaczenie calki z róznicy miedzy wartoscia rzeczywista i zadana.Uklad wedlug wynalazku o prostej budowie uzyskanej dzieki wyeliminowaniu skomplikowa¬ nych ukladów arytmetycznych odznacza sie duza niezawodnoscia dzialania.Budowa i dzialanie \ukladu zostana blizej ob¬ jasnione na podstawie przykladu wykonania po¬ kazanym na rysunku, na którym fig. 1 przed¬ stawia schemat blokowy ukladu do wyznaczania róznicy pomiedzy wartoscia rzeczywista i zadana, 107 1583 107 158 4 fig. 2 przebieg sygnjalów w wazniejszych pun¬ ktach ukladu, a fig. 3 przedstawia schemat blo¬ kowy dodatkowego ukladu do wyznaczania calki róznicy.Cyfrowa wartosc rzeczywista VRz doprowadzo¬ na jest przez uklad bramkowy 3 do wejsc usta¬ wiajacych licznika odwrotnego 4, pracujacego w kodzie zgodnym z kodem wartosci rzeczywi¬ stej VRz. Wartosc rzeczywista przepisywana jest cyklicznie do licznika odwrotnego 4 za pomoca impulsu PI pojawiajacego sie .na wyjsciu bloku sterujacego 19 bezposredniio po kazdym impulsie taMujaicyim ~K -wyfowarzanyim na wyjsciu genera¬ tora ^taktujacego ¦ 18 zapewniajacego cyklicznosc pracy calego ukladu. Do wejscia licznika odwro¬ tnego 4 przylaczone jest wyjscie pierwszej bram¬ ki 2, której /wejscie glówne jest przylaczone dó generatora impulsów 1, zas wejscie blokujace do wyjscia przerzutndka bristabilnego 6. Wejscie zat¬ laczajace przerzutnika 6 jest przylaczone do dru¬ giego wyjscia P2 bloku sterujacego 19, który wytwarza na tym drugim wyjsciu impuls poja¬ wiajacy sie bezposredn|io po impulsie PI na pierw¬ szym wyjsciu, przy kazdym impulsie K na wyj¬ sciu generatora taktujacego 1$. Wyjscia przerzut- ników wchodzacych w sklad licznika odwrotnego 4-przylaczone sa do wejscia detektora zera 5, który przy zerowym stanie licznika 4 w obecnosci sygnalu E = 1 doprowadzonego do dodatkowego wejscia detelkltora z prizeimronika 6, wytwarza ¦¦- na swym wyjsciu sygnal F = 1 doprowadzona do wejscia zalaczajacego ZAL drugiego przerzutnika bistalbilnego 7 o sygnale wyjsciowym C.Cyfrowa wartosc zadana VZAD doprowadzona jest do wejsc ukladu porównujacego 14, do któ¬ rego drugich wejsc doprowadzane sa sygnaly wyjsciowe z licznika prostego 13 pracujacego w kodzie zgodnym z kodem wartosci zadanej VZAD. Do wejscia tegoz licznika 13 przylaczonje jest wyjscie pierwszej bramki 2 (przepuszcza¬ jacej impulsy z generatora impulsów 1). Wyjscie ukladu porównujacego 14 przylaczono do wejscia zalaczajacego ZAL trzeciego przerzutnika bista- bdlnego 15 o sygnale wyjsciowym D.Wykorzystujac sygnal wyjsciowy C z drugiego przerzutnika 7 A sygnal "wyjsciowy D z trzeciego przerzutnika 15 zrealizowano za pomoca zespolu bloków logicznych ii, 16 i 12 nastepujace funk¬ cje logiczne: G = CD + CD w pierwszym bloku U, I = CD w drugim bioteu 16 i H = CD w trzecim bloku 12. Sygnal G pierwszego bloku logicznego 11 doprowadzono do wejscia blokady drugiej bra¬ mki 9, do której wejscia glównego doprowadzono impulsy z wyjscia pierwszej bramki 2, zas wyj¬ scie drugiej bramki 9 przylaczone do wejscia drugiego licznika prostego 10.W czasie odblokowania drugiej bramki 9 prze¬ puszczona zostaje przez nia liczba impulsów równa bezwzglednej róznicy miedzy wartoscia rzeczywista a zadana Vaz — VzXi. Sygnal wyj¬ sciowy I drugiego bloku logicznego 16 doprowa¬ dzony jest do wejscia zalaczajacego ZAL prze¬ rzutndka bniStabilnego znaku 17, którego sygnal wyjsciowy B okresla znak róznicy V»z — VZad- Wyjscia drugiego licznika prostego 10 oraz wyj¬ scie B przerzutnika znaku 17 przylacaorje sa do wejsc rejestru statycznego 8, przy czym wpisy¬ wanie sygnalów wejsciowych do rejestru zacho¬ dzi pod wplywem sygnalu H = 1 powstajacego na wyjsciu trzeciego bloku logicznego 12. Sygnal H wykorzystywany jest takze do zerowania pierw¬ szego przerzutnika 6.Do zerowania liczników 10, 4, i 13 oraz dalszych przerzutin&ków 7, 15 i 17 wykorzystany jest sygnal K powstajacy na wyjsciu generatora taktuja¬ cego 18.Opisany wyzej uklad dziala nastepujaco: przy kazdym impulsie taktowym K nastepuje wyzero¬ wanie liczników .10, 4 i 13 oraz przerzut-ników bi- stalbilnych 7, 15 i 17 — pierwszy przerzutnik 6 zostal wyzerowany juz w poprzednim cyklu prze¬ liczania. Nastepnie impuls PI ukladu* sterujacego 19 powoduje wpisanie wartosci VRZ do licznika odwrotnego 4, zas po pojawieniu sie impulsu P2 pierwszy iprzerzutnik 6 osiaga stan E = 1, co po¬ woduje odblokowanie braimiki 2 przepuszczajacej impulsy z generatora 1 oraz detektora zera 5. Im¬ pulsy pojawiajace sie na wyjsciu tej bramki 2 powoduja zmniejszanie sie stanu licznika odwrot¬ nego 4 oraz zwiejkszanie stanu licznika proste¬ go. 13.Jesli Vrz VZAD, wówczas przed wyzerowaniem licznika odwrotnego 4 pojawi sie impuls na wyj¬ sciu ukladu porównujacego 14 powodujacego usta¬ wienie trzeciego przarzuftnilka 15 do stanu D = 1, co sipowoduje powstanie .sygnalów G = 1, 1 = 1 na wyjsciach bloków logicznych pierwszego i drugie¬ go 11, 16, dzieki czemu przerzutnik znaku 17 ustawi sie do stanu B = 1 (znak dodatni) i nastapi odblokowanie drugiej bramki 9. Przez bramke ta beda przepuszczane impulsy az do chwili wyze¬ rowania sie licznika odwrotnego 4, kiedy to po¬ wstaje imipuls na wyjsciu F detektora zera 5 i sygnal C = 1 na wyjsciu drugiego przerzutnika 7, oo spowoduje powstanie sygnalów G = 0, H = 1 na wyjsciach bloków logicznych pierwszego i trze¬ ciego 11, 12.Dzieki temu zablokowana zostanie druga bram¬ ka 9 oraz wyzerowany pierwszy przerzutnik 6, co spowoduje przy sygnale E = 0 zablokowanie bram¬ ki 2. Sypial H = 1 spowoduje takze przepisanie zawartosci licznika prostego 10 i przerzutnika zna¬ ku 17 do rejestru statycznego 3, dzieki czemu w rejestrze tym znajduje sie znak i wartosc bez¬ wzgledna róznicy: (VRZ — VZAD).Jesli Vrz < VZadi wówczas najpierw nastapi wyzerowanie licznika odwrotnego 4 i ustawienie drugiego przerzutnika 7 do stanu C= 1, co spowo¬ duje odblokowanie drugiej bramki 9, az do chwili powstania impulsu na wyjsciu ukladu porównu¬ jacego 14 i osiagniecia przez trzeci przerzultnik 15 stanu D = 1, co spowoduje powstanie sygnalów logicznych Gs=0# 1 = 0, H = l, a wiec zabloko¬ wanie drugiej bramki 9 i wyzerowanie pierwsze¬ go przerzutnika 6. W rozwazanym przypadku przerzutnik znaku 17 nie zmienil swego stanu i dlatego sygnal B = 0, wobec czego sygnal H=l powoduje przepisanie z licznika prostego 10 i prze¬ rzutnika znaku 17 do rejestru statycznego 8 bezr 10 15 20 25 30- 35 40 45 50 55107 158 5 C wzglednej wartosci róznicy (VRZ — VZAD) i jej znaku w tym wypadku ujemnego.W przypadku, gdy VRZ = VZAD na wyjsciu A bramki drugiej 9 nie powstaja impulsy i stam wyjscia B przerzutnika znaku 17 jest wtedy obo¬ jetny.Wyposazenie ukladu do wyznaczania róznicy miedzy wielkoscia rzeczywista a zadana w dodat¬ kowy uklad pokazany na fig. 3, zlozony z liczni¬ ka rewersyjnego, dekodera zera, bloku sterujacego i rejestru pozwala na wyznaczenie calki róznicy VrZ VZAD» W tym celu sygnaly A z wyjecia drugiej bramki 9 i B z iprzerzutnika znaku 17 doprowadza sie do wejscia dodatkowego bloku sterujacego 20, do którego doprowadzony jest takze sygnal M z de¬ tektora zera 23 wspólpracujacego z licznikiem rewersyjnym 22, do wejsc którego sa doprowadzo¬ ne z ukladu 20 sygnaly sterujace kierunkiem zli¬ czania oraz ciag zliczanych impulsów. Wyjscia ukladu sterujacego 20 oraz licznika rewersyjnego 22 sa polaczone z rejestrem statycznym 21, do którego jest doprowadzony takze sygnal H z trze¬ ciego bloku logicznego 12. Uzyskany na wyjsciu ukladu sterujacego 20 sygnal N okresla znak za¬ wartosci licznika rewersyjnego 22 czyli znak calki z róznicy miedzy wartoscia rzeczywista a zadana.Pod wplywem sygnalu H = l waTtosc licznika ZZ i stan ukladu sterujacego. 20 przepisywane sa do rejestru 21 stanowiacego wyjscie tego ukladu.Zastrzezenia patentowe 1. Uklad do wyznaczania róznicy miedzy war¬ toscia rzeczywista i zadana przedstawiona w ko¬ dzie cyfrowym zawierajacy generator taktujacy zapewniajacy cyklicznosc pracy ukladu, znamien¬ ny tym, ze cyfrowa wartosc rzeczywista wpisy¬ wana jest poprzez uklad bramkowy (3) do licz¬ nika odwrotnego (4) wspólpracujacego z detekto¬ rem (5) jego wartosci zerowej, zas cyfrowa war¬ tosc zadana podana jest na wejscie ukladu (14) porównujacego te wartosc ze stanem licznika pro¬ stego (13), do wejscia którego doprowadzony jest ten sam ciag impulsów co do wejscia licznika 5 odwrotnego (4) z generatora impulsów (1) poprzez pierwsza bramke (2) odblokowywana na czas nie¬ zbedny do wyzerowania sie licznika odwrotnego lub osiagniecia przez licznik prosty stanu równego wartosci zadanej, przy czym detektor zera (5) i uk¬ lad 'porównujacy (14) steruja kazdy jednym prze- rzutnifciem toistalbilnym, (7 i 15) których sygnaly wyjsciowe doprowadzone sa do zespolu bloków lo¬ gicznych (11, 16 i 12), z których pierwszy (11) od¬ blokowuje druga bramke (9) dla impulsów dopro¬ wadzonych z wyjscia pierwszej bramki (2) i poda¬ wanych na wejscie drugiego licznika prostego (10) przez okres czasu zawrty miejdfcy chwila wyzero¬ wania sie licznika odwrotnego (4) a chwila osiag¬ niecia przez pierwszy licznik prosty (13) stanu równego wartosci zadanej, zas drugi blok (16) okresla znak róznicy miedzy wartoscia rzeczywis¬ ta i zadana i powoduje odpowiednio do tego zna¬ ku ustawienie stanu bistabdiknego przerzutnika znaku (17), natomiast trzeci blok (12) powoduje przepisanie zawrtosci drugiego licznika prostego (10) i przerzutnika znaku (17) do rejestru (8). 2. Uklad wedlug zastrz. 1, znamienny tym, ze dla wyznaczenia calki róznicy miedzy wartoscia rzeczywista i zadana sygnaly wyjsciowe drugiej bramki (9) i przerzutnika znaku (17) sa doprowa¬ dzone do wejscia dodatkowego ukladu sterujacego (20), .do którego doprowadzony jest takze sygnal z drugiego detektora zera (23) wspólpracujacego z licznikiem rewersyjnym (22), do wejsc którego sa doprowadzone z ukladu sterujacego (20) sygna¬ ly okreslajace kierunek liczenia i ciag zliczanych impulsów, a wyjscie którego jest przylaczone do dodatkowego rejestru statycznego (21), do którego doprowadzony jest równiez sygnal wyjsciowy ukladu sterujacego (20) oraz sygnal wyjsciowy trzeciego bloku logicznego (12). 15 20 26 30 35107 158 PrT RG.f.Pl j I ! j i LI JL l_ n ] i L _L-W CZ1 L_ j L _ L- Dd i i i i- i fl. fi JllIL i mul H =j C =T- FIG.2 VI 2< 20 n --f —I li ' 22 fic.3.PZG Koszalin D-2062 105 egz. A-4 Cena 45 zl PL