PL65710B1 - - Google Patents
Download PDFInfo
- Publication number
- PL65710B1 PL65710B1 PL140839A PL14083970A PL65710B1 PL 65710 B1 PL65710 B1 PL 65710B1 PL 140839 A PL140839 A PL 140839A PL 14083970 A PL14083970 A PL 14083970A PL 65710 B1 PL65710 B1 PL 65710B1
- Authority
- PL
- Poland
- Prior art keywords
- register
- significant
- bit
- binary
- decimal
- Prior art date
Links
- 230000000295 complement effect Effects 0.000 claims description 4
- 238000000034 method Methods 0.000 claims description 4
- 238000006243 chemical reaction Methods 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
Description
2n + \ X. . 2\ gdy X0 i = 0 n —1 X = (—1) . 2n + \ x. . 2i + 2°, gdy X<0 i = 0 zas x\ =1 — Xx oraz jak poprzednio x = [0,1] n — liczba naturalna Pomijajac znak dodatnia liczbe dwójkowa, cal¬ kowita mozna przedstawic jak ponizej: (X) = (...)Xn_! . 2+...X2) . 2+Xx) • 2 + X0 Widac stad, ze aby przetlumaczyc liczbe dwój¬ kowa calkowita na dziesietna potrzeba i wystarcza¬ jaco kolejny jej bit poczawszy od najbardziej zna¬ czacego mnozyc przez 2 i dodawac do bitu sasied¬ niego mniej znaczacego, nastepnie znowu przemien¬ nie mnozyc przez 2, dodawac kolejny bit mniej zna¬ czacy i tak dalej az do najmniej znaczacego bitu.Mnozenie i dodawanie nalezy jednak przeprowa¬ dzac juz w systemie dziesietnym stosujac liczby dwójkowe przedstawione w systemie znak-modul.W technice maszyn cyfrowych jedna z najbardziej przydatnych reprezentacji liczb jest nadmiarowy kod dziesietny, w którym wszystkie cyfry dziesietne oraz zero przedstawione sa przy pomocy grup 4-bi- towych zwanych tetradami.Przykladowo w kodzie tym zachodza zaleznosci nastepujace: 0/10 = 0011/+3 a 9/10 = 1100/+3 In¬ deks „+3" symbolizujacy nadmiarowy kod dzie¬ sietny przypomina o tym, ze jest to kod liniowy, w którym wszystkie cyfry powiekszono przez do¬ danie tetrady 0011/2 = 3/10 do normalnej reprezen¬ tacji dwójkowej cyfr dziesietnych.Kod ten jednak wymaga po kazdym dodawaniu przeprowadzenia korekcji, która w omawianym sposobie polega na dodaniu do tetrad wyniku grup korekcyjnych w postaci 0011 badz 1101. Przeksztal¬ cenie liczby dwójkowej podanej w kodzie uzupel- 'najacym na liczbe w systemie znak-modul prze¬ prowadza sie wedlug wynalazku droga negowania logicznego wszystkich bitów poczawszy od pierw¬ szego bitu bardziej znaczacego znajdujacego sie przed pierwsza jedynka liczac od mniej znaczacej strony liczby.Postepowanie wedlug sposobu bedacego przed¬ miotem wynalazku wyglada nastepujaco. Do po¬ czatkowo pustego rejestru R zostaje wprowadzony ciag grup 0011 liczacy tyle tetrad ile cyfr dziesiet¬ nych zawierac bedzie liczba dziesietna. W wyniku poczatkowego badania skrajnych bitów liczby dwójkowej przechowywanej w rejestrze S zostana wlasciwie ustawione wskazniki Z i U. Jesli najbar¬ dziej znaczacy bit liczby dwójkowej jest jedynka oznacza to, ze liczba jest ujemna, wtedy jedynka zo¬ staje umieszczona we wskazniku Z aby widoczny byl prawidlowy znak liczby dziesietnej, a sama liczba65710 dwójkowa po zamianie kodu uzupelniajacego na sy¬ stem znak-modul, uzyskuje nowa postac.Badanie bitu najmniej znaczacego liczby dwój¬ kowej powoduje zapamietanie jedynki we wskazni¬ ku U jesli bit ten zawieral zero oraz umieszczenie jedynki równiez na tym bicie. Po tych czynnosciach zawartosc rejestru S zostaje przesunieta w kierun¬ ku bitów bardziej znaczacych o 1 bit. Zaladowanie jedynki do wskaznika K jest poczatkiem cyklicznej sekwencji czynnosci wykonywanych n razy jesli liczba dwójkowa zawiera n + 1 bitów.Na poczatku cyklu odbywa sie sprawdzanie czy rejestr S nie zawiera zera. W razie gdyby tak bylo, zero zostaje zaladowane do wskaznika K co po za¬ konczeniu cyklu powoduje równiez zakonczenie obliczen.Zawartosc rejestru R zostaje przesunieta o 1 bit w kierunku bardziej znaczacym, a nastepnie pod¬ dawana zostaje korekcji, która polega na dodaniu bez przenoszen miedzy tetradami, do kazdej tetrady rejestru R innej tetrady korekcyjnej przy czym jesli sasiednia bardziej znaczaca tetrada rejestru R posiada najmniej znaczacy bit równy zeru, tetrada korekcyjna ma postac 1101, a w przeciwnym razie jest to 0011. Równoczesnie do najmniej znaczacego bitu najmniej znaczacej tetrady korygowanej za¬ wartoscia rejestru R zostaje dodany najbardziej znaczacy bit rejestru S. Po tej czynnosci zawartosc rejestru S podlega przesunieciu o 1 bit ku bardziej znaczacym bitom i nastepuje powrót do badania wskaznika K konca tlumaczenia.Przebieg dzialan cyklicznych podany zostal na Fig. 1, natomiast Fig. 2 zawiera algorytm sposobu.W przyjetej symbolice strzalka z jedynka skiero¬ wana w lewo oznacza przesuwanie zawartosci re¬ jestru o 1 bit ku bitom bardziej znaczacym, znak minus nad kropka jest symbolem zmiany kodu uzu¬ pelniajacego na system znak-modul, a znak plus z kropka z lewej strony oznacza dodawanie z blo¬ kada przeniesien miedzy tetradami. Inne symbole sa przyjete w logice matematycznej. W szczegól¬ nosci rozwarty ku korze „daszek" oznacza sumo¬ wanie logiczne. PL PL
Claims (1)
1. Zastrzezenie patentowe Sposób tlumaczenia liczb calkowitych, dwójko¬ wych na dziesietne, znamienny tym, ze po umie¬ szczeniu w rejestrze (R) liczby dziesietnej ciagu ko¬ dów postaci 0011 przeprowadza sie równoczesne ba¬ danie obu skrajnych bitów rejestru (S) liczby dwójkowej i jesli wartosc najbardziej znaczacego bitu tego rejestru (Sn) wynosi jeden, nastepuje zmiana zawartej w nim liczby przedstawionej w ko- 5 dzie uzupelniajacym na liczbe w systemie znak-mo¬ dul, droga negowania logicznego wszystkich bitów poczawszy od pierwszego bitu bardziej znaczacego znajdujacego sie przed pierwsza jedynka liczac od mniej znaczacej strony liczby, polaczona z zapamie- 15 taniem jedynki we wskazniku (Z) znaku oraz na¬ stepnie, jezeli wartosc najmniej znaczacego bi¬ tu (So) rejestru liczby dwójkowej równa sie zero nastepuje dodanie jedynki do zawartosci re¬ jestru (S) liczby dwójkowej polaczone z zapamie- 20 taniem jedynki we wskazniku (U) jedynki nato¬ miast w przeciwnych przypadkach odpowiednio badz nie nastepuje zmiana liczby dwójkowej, badz dodanie jedynki, a zawartosci obu wskazników po¬ zostaja przeciwne ale w kazdym z tych czterech 25 mozliwych przypadków nastepuje przesuniecie za¬ wartosci rejestru (S) liczby dwójkowej o jeden bit w kierunku bardziej znaczacych bitów, nastepnie do wskaznika (K) konca tlumaczenia zostaje wprowa¬ dzona jedynka i dalej nastepuje badanie tego 30 wskaznika, przy czym w razie gdy zawiera on zero oznacza to koniec tlumaczenia, natomiast jesli za¬ wiera jedynke, to zawartosc rejestru (S) liczby dwój¬ kowej z wyjatkiem najbardziej znaczacego bitu podlega sumowaniu logicznemu, a wynik zostaje za- 35 pamietany we wskazniku (K) konca tlumaczenia, nastepnie po przesunieciu zawartosci rejestru (R) liczby dziesietnej o jeden bit w kierunku bardziej znaczacych bitów, jezeli wskaznik (K) konca tlu¬ maczenia zawiera jedynke badz wskaznik (U) je- 40 dynki na najmniej znaczacym bicie zawiera zero to do zawartosci rejstru (R) liczby dziesietnej do¬ dany zostaje najbardziej znaczacy bit rejestru (S) liczby dwójkowej i nastepnie dodany zostaje bez przeniesien ciag tetrad korekcyjnych, przy czym 45 jezeli pewna tetrada rejestru (R) liczby dziesietnej posiada najmniej znaczacy bit równy zero, to do najblizszej mniej znaczacej tetrady rejestru (R) liczby dziesietnej zostaje dodany kod 1101 i od¬ wrotnie, gdy sprawdzany przez uklad badania (o) 50 najmniej znaczacych bitów tetrad bit równy jest jedynce to dodany zostaje kod 0011, a po tych czyn¬ nosciach wynik podlega zapamietaniu w rejestrze (R) liczby dziesietnej natomiast zawartosc rejestru (S) liczby dwójkowej zostaje przesunieta o jeden 55 bit w kierunku bardziej znaczacych bitów i naste¬ puje powrót do badania zawartosci wskaznika (K) konca tlumaczenia. PL PL
Publications (1)
| Publication Number | Publication Date |
|---|---|
| PL65710B1 true PL65710B1 (pl) | 1972-04-29 |
Family
ID=
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FI78186B (fi) | Dataprocessor som utfoer en decimalmultiplikationsoperation under anvaendning av ett laesminne. | |
| PL65710B1 (pl) | ||
| US3113204A (en) | Parity checked shift register counting circuits | |
| US3032266A (en) | Decimal to binary conversion of numbers less than unity | |
| CA1252213A (en) | Digital signal processor with divide function | |
| US4276608A (en) | Fibonacci p-code parallel adder | |
| Rajaraman et al. | An introduction to digital computer design | |
| US3748449A (en) | Device for determining the median number in a series of numbers | |
| GB2180083A (en) | Non-volatile electronic counters | |
| SU922726A1 (ru) | Конвейерное устройство дл одновременного выполнени арифметических операций над множеством чисел | |
| SU1059568A1 (ru) | Устройство дл умножени в избыточной двоичной системе | |
| SU377792A1 (ru) | Устройство обработки информации для многоканальных анализаторов | |
| SU1444811A1 (ru) | Устройство делени полиномов | |
| SU1584108A1 (ru) | Устройство дл декодировани с коррекцией ошибок | |
| SU1439580A1 (ru) | Устройство дл одновременного вычислени двух многочленов | |
| US3813623A (en) | Serial bcd adder | |
| SU809387A1 (ru) | Устройство сдвига | |
| Abbott | Computing logical truth with the California digital computer | |
| Moharir | Representation of Integers | |
| SU752332A1 (ru) | Устройство дл вычислени функции | |
| SU732861A1 (ru) | Устройство дл вычислени обратной величины | |
| SU602941A1 (ru) | Устройство дл возведени в квадрат двоичных чисел | |
| SU1252773A1 (ru) | Устройство дл умножени в избыточной системе счислени с запоминанием переноса | |
| US3705298A (en) | Conversion system for use in electronic calculators | |
| SU898423A1 (ru) | Устройство дл делени двоичных чисел |