PL165477B1 - Moduł pamięci z układem przydziału podobszarów przestrzeni adresowej pamięci procesora - Google Patents

Abstract

Moduł pamięci z układem przydziału podobszarów przestrzeni adresowej pamięci procesora, w którym szyny adresowe magistrali procesora są połączone z wejściami sygnałów adresu komórki pamięci w układach pamięci oraz z blokiem wyrobu układu pamięci, którego wyjścia są połączone kolejno z wejściami sygnałów wyboru układów pamięci, zaś sygnały zapisu i odczytu magistrali procesora są połączone z blokiem sterowania, którego wyjścia są połączone z wejściami odczytu i sygnałów zapisu w układach pamięci, przy czym odpowiednie wyjścia sygnałów danych układów pamięci są zwarte i połączone z buforem danych, który ma połączenie z blokiem sterowania i z blokiem dostępności pamięci, zaś wyjścia bufora danych są połączone z magistralą procesora, przy czym blok dostępności pamięci ma połączenie z magistalą procesora, znamienny tym, że ma blok wyłączania (6) układów pamięci (U1+Un). którego wejścia poprzez blok przełączników (7) są połączone z wejściami wyrobu (CE) układów pamięci (Ul+Un). zaś wyjście bloku wyłączania (6) układów pamięci (Ul+Un) jest połączone z blokiem dostępności pamięci (5).

Description

Przedmiotem wynalazku jest moduł pamięci z układem przydziału podobszarów przestrzeni adresowej procesora, zwłaszcza pamięci o pojemności równej rozmiarowi przestrzeni adresowej procesora.

Znane są z literatury moduły pamięci w którym szyny adresowe magistarli procesora są połączone z wejściami sygnałów adresu komórki pamięci w układach pamięci, oraz z blokiem wyrobu układu pamięci, którego wyjścia są połączone kolejno z wejściami sygnałów wyboru układów pamięci. Sygnały zapisu i odczytu magistrali procesora są połączone z blokiem sterowania, którego wyjścia są połączone z wejściami sygnałów odczytu i sygnałów zapisu w układach pamięci. Odpowiednie wyjścia sygnałów danych układów pamięci są zwarte i połączone z buforem danych, który ma połączenie z blokiem sterowania i z blokiem dostępności pamięci, zaś wyjścia bufora danych są połączone z magistralą procesora, przy czym blok dostępności pamięci ma połączenie z magistralą procesora.

W przedstawionym rozwiązaniu przydział podobszaru przestrzeni adresowej procesora można realizować poprzez skonstruowanie pamięci o mniejszej pojemności i indywidualnym adresowaniu lub poprzez stosowanie stałej struktury przydziału przestrzeni adresowej procesora.

Moduł pamięci z układem przydziału podobszarów przestrzeni adresowej pamięci procesora, według wynalazku ma szyny adresowe magistrali procesora połączone z wejściami sygnałów adresu komórki pamięci w układach pamięci oraz z blokiem wyboru układu pamięci, którego wyjścia są połączone kolejno z wejściami sygnałów wyboru układów pamięci. Sygnały zapisu i odczytu magistali procesora są połączone z blokiem sterowania, którego wyjścia są połączone z wejściami sygnałów odczytu i zapisu w układach pamięci. Odpowiednie wyjścia sygnałów danych układów pamięci są zwarte i połączone z buforem danych, który ma połączenie z blokiem sterowania i z blokiem dostępności pamięci, zaś wyjścia bufora danych są połączone z magistralą procesora, przy czym blok dostępności pamięci ma połączenie z magistralą procesora. Układ charakteryzuje się tym, że ma blok wyłączania układów pamięci, którego wejścia poprzez blok przełączników są połączone z wejściami wyboru układów pamięci, zaś wyjście bloku wyłączania układów pamięci jest połączone z blokiem dostępności pamięci.

Moduł pamięci z układem przydziału podobszarów przestrzeni adresowej pamięci procesora umożliwia w sposób łatwy przyporządkowanie układów pamięci do określonych obszarów

165 477 przestrzeni adresowej procesora. Jest to szczególnie przydatne gdy systemy mikroprocesorowe są adaptowane do realizacji konkretnych zadań na różnordnych obiektach przemysłowych.

Wynalazek jest objaśniony za pomocą rysunku, który przedstawia schemat blokowy modułu pamięci z układem przydziału podobszarów przestrzeni adresowej pamięci procesora.

Moduł pamięci z układem przydziału podobszarów przestrzeni adresowej pamięci procesora ma strukturę, w której szyny adresowe Aφ-Al magistrali procesora 1 są połączone z wejściami sygnałów adresu komórki pamięci w układach pamięci Ul-^Un, zaś szyny adresowe Al+l-Am są połączone z blokiem wyboru układu pamięci 2, którego wyjścia są połączone kolejno z wejściami sygnałów CE wyboru układów pamięci Ul-rUn, zaś sygnały zapisu SZ1, SZ2 i sygnały odczytu SOl, SO2 oraz sygnał Am+l magistrali procesora l są połączone z blokiem sterowania 3, którego wyjścia są połączone z wejściami sygnałów odczytu DE i sygnałów zapisu PGM w układach pamięci Ul—Jn. Odpowiednie wyjścia sygnałów danych układów pamięci Ul—Un są zwarte i połączone z buforem danych 4, który ma połączenia z blokiem sterowania 3 i z blokiem dostępności pamięci 5, zaś wyjścia buforu danych 4 są połączone z magistralą procesora l, przy czym blok dostępności pamięci 5 ma połączenie z magistralą procesora l. Moduł pamięci według wynalazku zawiera blok wyłączania 6 układów pamięci Ul—Jn, którego wejścia poprzez blok przełączników 7 są połączone z wejściami wyboru CE układów pamięci Ulr-Un, zaś wyjście bloku wyłączania 6 układów pamięci Ul —Jn jest połączone z blokiem dostępności pamięci 5.

Działanie modułu pamięci według wynalazku przebiega następująco. Na szyny adresowe Ai0-rAm podaje się odpowiedni kod, który powoduje, że w bloku wyboru układu pamięci 2 wybiera się jeden z układów pamięci Uli-Un. W zależności od kierunku przesyłania sygnałów danych, sygnały zapisu SZl, SZ2 lub sygnały odczytu SOl, SO2 wygenerowują w bloku sterowania 3 sygnały zapisu PGM lub sygnały odczytu DE, które podaje się równolegle na wszystkie układy pamięci Ul—Jn. Równocześnie z bloku sterowania 3 generuje się sygnał DI, który ustala kierunek przesyłania sygnałów danych Di0-Dk, przez bufor danych 4. Przykładowe podanie na szynę adresową adresu układu pamięci Ul, sygnału odczytu SOl powoduje, że na wejściach bufora danych 4 pojawią się sygnały wybranych komórek pamięci układu U l. Podany równocześnie sygnał Am+l powoduje, że na wejściach sterujących bufora danych 4 pojawia się sygnał DI, który ustala kierunek przesyłania danych i sygnał DE, który uaktywnia bufor danych 4 wygenerowany w bloku dostępności pamięci 5. Sygnały te powodują, że bufor danych 4 jest przeźroczysty i sygnały Dφ -Dk przesyła się na magistralę procesora l. Równocześnie blok dostępności pamięci 5 generuje sygnał potwierdzenia dostępności pamięci PO. Przydział podobszarów przestrzeni adresowej procesora realizuje się następująco. Odpowiedni przełącznik w bloku przełączników 7 łączy przykładowo wejście CE układu pamięci U2 z blokiem wyłączania układów pamięci 6. Na szynę adresową adresu układu pamięci U2 podaje się sygnał odczytu SOl i sygnał Am+l. Powoduje to, że w bloku wyłączania układów pamięci 6 wygeneruje się sygnał przesłany do bloku dostępności pamięci 5, który generuje sygnał blokujący wyjścia bufora danych 4 i nie generuje sygnału potwierdzenia dostępności pamięci PO. Ten podobszar, związany z układem pamięci U2 można przydzielić innej pamięci, która jest związana przykładowo z układami wejścia-wyjścia. Pozwala to na swobodne przydzielanie podobszarów przestrzeni adresowej procesora w zależności od potrzeb urządzenia.

165 477

Departament Wydawnictw UP RP. Nakład 90 egz. Cena 10 000 zł

Claims (1)

1. Zastrzeżenie patentowe

   Moduł pamięci z układem przydziału podobszarów przestrzeni adresowej pamięci procesora, w którym szyny adresowe magistrali procesora są połączone z wejściami sygnałów adresu komórki pamięci w układach pamięci oraz z blokiem wyrobu układu pamięci, którego wyjścia są połączone kolejno z wejściami sygnałów wyboru układów pamięci, zaś sygnały zapisu i odczytu magistrali procesora są połączone z blokiem sterowania, którego wyjścia są połączone z wejściami odczytu i sygnałów zapisu w układach pamięci, przy czym odpowiednie wyjścia sygnałów danych układów pamięci są zwarte i połączone z buforem danych, który ma połączenie z blokiem sterowania i z blokiem dostępności pamięci, zaś wyjścia bufora danych są połączone z magistralą procesora, przy czym blok dostępności pamięci ma połączenie z magistalą procesora, znamienny tym, że ma blok wyłączania (6) układów pamięci (U1+Un), którego wejścia poprzez blok przełączników (7) są połączone z wejściami wyrobu (CE) układów pamięci (U1^Un), zaś wyjście bloku wyłączania (6) układów pamięci (U1^Un) jest połączone z blokiem dostępności pamięci (5).