CS253980B1 - Zapojení rozhodovacího obvodu - Google Patents

Abstract

Řešení se týká zapocení rozhodovacího obvodu pro vytváření přerušovačich signálů. Dva vzájemně nezávislé mikropočítače se stýkají přes dvoubránovou pamět. Předávají si přes ní data a vzájemně si sdělují, že data jsou pro spolupracující počítač připravena. Rozhodovací obvod přijímá žádosti obou mikropočítačů a vytváří signály přerušení podle směru předávání informací mezi počítači. Řešení se využije v automatizační technice při stavbě výkonných vícepočítačových systémů, například v telemechanizaci.

Description

Vynález se týká zapojení rozhodovacího obvodu pro vytváření žádosti o přerušení v zařízeních s více procesory, jejichž systémové sběrnice se stýkají přes dvoubránovou paměl.

Pro zvýšení výkonu se mikropočítačová zařízení řeší jako systémy s více procesory nebo jako systémy s více počítači. Je známé řešení, které používá více procesorů, pracujících na společné systémové sběrnici. Každý z procesorů řeší část úlohy a oba procesory používají společné části systému jako je paměl a vstupy i výstupy. Druhý známý způsob řešení výkonných systémů používá více mikropočítačů s oddělenými systémovými sběrnicemi. Každý mikropočítač zpracovává svojí část úlohy.’ Mikropočítače jsou nejčastěji dva» Mají dvě oddělené sběrnice a stýkají se bučí přes soustavu vstupů/výstupů, nebo přes společnou dvoubránovou paměl.’ Nevýhodou uspořádání s více procesory je, že pokud některý z procesorů pracuje přes společnou sběrnici s některou se společných částí, není sběrnice ani příslušná společná část systému dostupná ostatním procesorům.· To může v některých případech výrazně snižovat výkon systému.? Při použití více mikropočítačů závisí výkon systému na způsobu provedení společné stykové části a na jejím ovládání. To znamená na provedení vstupů/výstupů nebo dvoubránové paměti. Použije-li se pro styk obou mikropočítačů způsobu vstup/výstup, potom je obtížné ovládání komunikace a relativně nízká rychlost předávání informacím Výhodnější je použít pro styk dvoubránovou paměl, do které jeden počítač ukládá informace pro druhý počítač a opačně. Známá uspořádání^ která řídí sdílení této paměti používají k řízení programů. Nevýhodou tohoto řešení je, že vyžaduje dostatečnou panelovou kapacitu pro uložení řídícího programu. Další nevýhodou je relativně dlouhá doba obsluhy při uskutečňování tohoto programu.

233 980

Tyto nedostatky odstraňuje do značné míry zapojení rozhodovacího obvodu podle vynalezu· Podstata vynálezu spočívá v tom, že první obousměrná skupinová svorka zapojení je spojená s prvním skupinovým vstupem/vý stupem dvoubránové paměti· Druhý skupinový vstup/výstup dvoubranové paměti je spojen se drahou obousměrnou skupinovou svorkou zapojení·! První přerušovací svorka zapojení je spojena s přerušovacím výstupem první paměti. Nulovací vstup první paměti je spojen s nulovacím vstupem drahé paměti a s nulovací svorkou zapojení· Drahá přerušovací svorka zapoj ení je spojeha s přerušovacím výstupem drahé paměti· Datový vstup drahé paměti je spojen se drahým žádacím výstupem dvoubrúnové paměti· První žádací výstup dvoubránové paměti je spojen s datovým vstupme první paměti. Zápisový vstup první paměti je spojen s prvním zápisovým výstupem dekodéra. Adresový skupinový vstup dekodéru je spojen s lokálním adresovým skupinovým výstupem dvoubránové paměti. Zápisový výstup dvoubránové paměti je spojen s řídícím vstupem dekodéru. Drahý zápisový výstup dekodéra je spojen se zápisovým vstupem drahé paměti.

Výhodou uspořádání podle vynálezu je, že obvodově vytváří rozhodovací signály o přidělování stykové dvoubránové paměti mezi dvěma mikropočítači·^ Dvoub ranovou paměť mohou používat libovolně oba mikropočítače, přičemž zpoždění přístupu jednoho nebo drahého z nich do této společné stykové paměti je minimální, nejvýše jedna fáze řídících hodin paměti·? Použitý způsob generace přerušovacích signálů je provozně spolehlivý a jeho programová obsluha je v porovnání s jinými způsoby jednoduchá a nenáročná na dodatečnou paměťovou kapacitu· Zajišťuje i správné časování žádostí o přerušení· Rozhodovací obvod je vytvořen z běžně dostupných a levných součástí, takže celková csia zapojení je nízká.¹ Jednoduchost zapojení příznivě ovlivňuje i spolehlivost celého zařízení·

Příklad uspořádání podle vynálezu je znázorněn v blokovém schématu na připojeném výkresu*

Jednotlivé bloky zapojení pro konkrétní příklad provedení je možno charakterizovat takto. Dvoubránové paměť £ je vytvořena jako statická nebo dynamická paměť ve slabikovém nebo slovním uspořádání, s kapacitou odpovídající řešenému problému· Obsahuje navíc

253 980 dodatečné logické obvody pro sdružení a přepínání dvou vstupních/ výstupních adresových, datových a řídících sběrnío, dvou připojovaných mikropočítačů a dekodéry adres vyhražených buněk žádostí o převzetí vyhražených dat druhým mikropočítačem· Používá při tom běžné paměťové a logické obvody· Dvoubránová paměť £ slouží jednak pro ukládání dat vytvořených jedním mikropočítačem pro druhý mikropočítač a naopak, a dále slouží k zadání žádosti o převzetí těchto dat druhým mikropočítačem· Dekodér 2 je vytvořen jako běžný logický obvod·¹ Slouží k vytváření dvou vzájemně nezávislých zapisovacích impulsů pro paměti žádostí· Tyto impulsy vytváří v závislosti na vstupních adresách a obecného signálu zápisu do paměti·Dekodér 2 též řídí vytváření přerušovacích signálů pro jednotlivé mikropočítačem První paměť £ a druhá paměť 4 jsou vytvořeny jako běžné klopné obvody typu D· Používají se jako zdroje přerušení pro jeden nebo druhý mikropočítač. Jednotlivé bloky rozhodovacího obvodu t

jsou zapojeny takt©· První obousměrná skupinová svorka 01 zapojení je spojena s prvním skupinovým vstupem/výstupem 11 dvoubránová paměti £· Druhý skupinový vstup/výstup 12 dvoubránová paměti £ je spojen se druhou obousměrnou skupinovou svorkou 02 zapojení· První přerušovací svorka 03 zapojení je spojena s přerušovacím výstupem 32 první paměti £· Malovací vstup 33 první paměti £ je spojen s nulovacím vstupem 43 druhé paměti 4 a s nulovací svorkou 05 zapojení. Druhá přerušovací svorka 04 zapojení je spojena s přerušovacím výstupem 44 druhé paměti 4. Datový vstup 41 druhé paměti & je spojen se druhým žádacím výstupem 16 dvoubránové paměti £· První žádací výstup 13 dvoubránové paměti £ je spojen s datovým vstupem 31 první paměti £· Zápisový vstup 34 první paměti £ je spojen s prvním zápisovým výstupem 22 dekodéru 2.I Adresový skupinový vstup 21 dekodéru 2 je spojen s lokálním adresovým skupinovým výstupem 14 dvoubránové paměti £· Zápisový výstup 15 dvoubránové paměti £ je spojen s řídícím vstupem 24 dekodéru 2· Druhý zápisový výstup 23 dekodéru 2 je spojen se zápisovým vstupem 42 druhé paměti 4·¹ První mikropočítač je připojen na první obousměrnou skupinovou svorku 0£ zapojení· Druhý mikropočítač je připojen na druhou obousměrnou skupinovou svorku 02 zapojení·

Rozhodovací obvod pracuje takto. Pracuje vždy jeden nebo druhý připojený mikropočítač· BuS první mikropočítač zapíše přes první

I

- 4 253 980 obousměrnou skupinovou svorku 01 a přes první skupinový vstup/ výstup 11 do dvoubránové paměti χ data určená pro druhý mikropočítač. Nebo druhý mikropočítač zapisuje přes druhou obousměrnou skupinovou svorku 02 a přes druhý skupinový vstup/výstup 12 do dvoubránové paměti χ data pro první mikropočítač. Současně příslušný mikropočítač zapíše do jenu příslušné pamětové buňky údaj žádosti o převzetí zapsaných dat opačným mikropočítačem. Příslušná zápisová adresa do vybrané pamětové buňky spolu se signálem zápisu do paměti se zpracuje v dekodéru 2 a přechází na jeho první zápisový výstup 22 nebo na jeho druhý zápisový výstup 2J.

Z logických obvodů dvoubránové paměti χ vystupuje rovněž signál o nahrání jedné nebo druhé vybrané pamětové buňky. Tyto signály přicházejí buň z prvního žádacího výstupu 16 dvoubránové pamětí X na datový vstup 41 druhé paměti 4 nebo z prvního žádacího výstupu 13 dvoubránové paměti X na datový vstup 31 první paměti V součinnosti se zápisovým signálem přicházejícím z prvního zápisového výstupu 22 dekodéru 2 na zápisový vstup 34 první paměti J, překlopí první pamět J·’ Z přerušovacího výstupu 32 první paměti J přichází na první přerušovací svorku 03 zapojení přerušovací signál,! Obdobně v součinnosti se zápisovým signálem, který přichází ze druhého zápisového výstupu 23 dekodéru 2 na zápisový vstup 42 druhé paměti 4 překlopí druhá pamět 4 a vyšle ze svého přerušovacího výstupu 44 přerušovací signál na druhou přerušovací svorku 04 zapojení. Tak vytváří mikropočítač připojený na první obousměrnou skupinovou svorku 01 zapojení, pomocí rozhodovacího obvodu signál přerušení pro druhý mikropočítač a tento signál je na druhé přerušovací svorce zapojením Podobně druhý mikropočítač, který je připojen na druhou obousměrnou skupinovou svorku 02 zapojení vytváří signál přerušení pro první mikropočítač a tento signál přerušení je na první přerušovací svorce 03 zapojeni.

První pamět J i druhou pamět 4 lze při zapnutí napájení společně vynulovat nulovacím signálem, který přichází z nulovací svorky 05 zapojení na aulovaeí vstup 33 první paměti J a na nulovaoí vstup druhé paměti Tím se připraarí výchozí definovaný stav obvodu. V rámci obsluhy přerušení v jednom ntíbo ve druhém mikropočítači se po převzetí příslušných dat vynuluje pamětová buňka ve dvoubránové paměti χ žádosti o přerušení jednoho nebo druhého

253 980 mikropočítače· Tak se stejným postupem jako při nahrávání vynuluje příslušná první paměť % nebo druhá paměť 4, čímž se zruší příslušný přerušovací signál·’

Vynálezu se využije v automatizační technice při stavbě výkonných vícepočítačových systémů, kde dva počítače sdílejí vzájemné informace pomocí stykové dvoubranové paměti·

Claims (1)

1. PŘEDMĚT VYNÁLEZU

   Zapojení rozhodovacího obvodu_fvyznačující se tím, že první obousměrná skupinová svorka /01/ zapojení je spojena s prvním skupinovým vstup em/výstupem /11/ dvoubránové paměti /1/, jejíž druhý skupinový vstup/výstup /12/ je spojen se druhou obousměrnou skupinovou svorkou /02/ zapojení, jehož první přerušovací svorka /03/ je spojena s přerušovacím výstupem /32/ první paměti /3/, jejíž nulovaci vstup /33/ je spojen s nulovacím vstupem /43/ druhé paměti /4/ a s nulovaci svorkou /05/ zapojení, jehož druhá přerušovací svorka /04/ je spojena; s přerušovacím výstupem /44/ druhé paměti /4/, jejíž datový vstup /41/ je spojen se druhým žádaoím výstupem /16/ dvoubránové paměti /1/, jejíž první žádací výstup /13/ je spojen s datovým vstupem /31/ první paměti /3/, jejíž zápisový vstup /34/ je spojen s prvním zápisovým výstupem /22/ dekodéru /2/, jehož adresový skupinový vstup /21/ je spojen s lokálním adresovým skupinovým výstupem /14/ dvoubránové paměti /1/, jejíž zápisový výstup /15/ je spojen s řídícím vstupem /24/ dekodéru /2/, jehož druhý zápisový výstup /23/ je spojen se zápisovým vstupem /42/ druhé paměti /4/·ί