CS253980B1

CS253980B1 - Connection of the determination circuit

Info

Publication number: CS253980B1
Application number: CS86683A
Authority: CS
Inventors: Karel Janu; Karel Stanka; Pavel Dvorsky
Original assignee: Karel Janu; Karel Stanka; Pavel Dvorsky
Priority date: 1986-01-31
Filing date: 1986-01-31
Publication date: 1987-12-17
Also published as: CS68386A1

Abstract

Řešení se týká zapocení rozhodovacího obvodu pro vytváření přerušovačich signálů. Dva vzájemně nezávislé mikropočítače se stýkají přes dvoubránovou pamět. Předávají si přes ní data a vzájemně si sdělují, že data jsou pro spolupracující počítač připravena. Rozhodovací obvod přijímá žádosti obou mikropočítačů a vytváří signály přerušení podle směru předávání informací mezi počítači. Řešení se využije v automatizační technice při stavbě výkonných vícepočítačových systémů, například v telemechanizaci.The solution concerns the implementation of a decision circuit for generating interrupt signals. Two mutually independent microcomputers communicate via a two-gate memory. They transfer data via it and inform each other that the data is ready for the cooperating computer. The decision circuit receives requests from both microcomputers and generates interrupt signals according to the direction of information transfer between the computers. The solution will be used in automation technology when building powerful multi-computer systems, for example in telemechanization.

Description

Vynález se týká zapojení rozhodovacího obvodu pro vytváření žádosti o přerušení v zařízeních s více procesory, jejichž systémové sběrnice se stýkají přes dvoubránovou paměl.The present invention relates to a circuit for making an interrupt request in multi-processor devices whose system buses contact through a two-gate memory.

Pro zvýšení výkonu se mikropočítačová zařízení řeší jako systémy s více procesory nebo jako systémy s více počítači. Je známé řešení, které používá více procesorů, pracujících na společné systémové sběrnici. Každý z procesorů řeší část úlohy a oba procesory používají společné části systému jako je paměl a vstupy i výstupy. Druhý známý způsob řešení výkonných systémů používá více mikropočítačů s oddělenými systémovými sběrnicemi. Každý mikropočítač zpracovává svojí část úlohy.’ Mikropočítače jsou nejčastěji dva» Mají dvě oddělené sběrnice a stýkají se bučí přes soustavu vstupů/výstupů, nebo přes společnou dvoubránovou paměl.’ Nevýhodou uspořádání s více procesory je, že pokud některý z procesorů pracuje přes společnou sběrnici s některou se společných částí, není sběrnice ani příslušná společná část systému dostupná ostatním procesorům.· To může v některých případech výrazně snižovat výkon systému.? Při použití více mikropočítačů závisí výkon systému na způsobu provedení společné stykové části a na jejím ovládání. To znamená na provedení vstupů/výstupů nebo dvoubránové paměti. Použije-li se pro styk obou mikropočítačů způsobu vstup/výstup, potom je obtížné ovládání komunikace a relativně nízká rychlost předávání informacím Výhodnější je použít pro styk dvoubránovou paměl, do které jeden počítač ukládá informace pro druhý počítač a opačně. Známá uspořádání^ která řídí sdílení této paměti používají k řízení programů. Nevýhodou tohoto řešení je, že vyžaduje dostatečnou panelovou kapacitu pro uložení řídícího programu. Další nevýhodou je relativně dlouhá doba obsluhy při uskutečňování tohoto programu.To increase performance, microcomputer devices are designed as multi-processor systems or multi-computer systems. There is a known solution that uses multiple processors working on a common system bus. Each processor solves a part of the task, and both processors use common parts of the system, such as memory and I / O. The second known way of solving high-performance systems uses multiple microcomputers with separate system buses. Each microcomputer handles its part of the task. 'Microcomputers are usually two »They have two separate buses and meet either through an I / O system or a common two-port memory.' The disadvantage of a multi-processor arrangement is that if one of the processors works over a common bus with one of the common parts, the bus or the common part of the system is not available to other processors · This can in some cases significantly reduce system performance. If several microcomputers are used, the performance of the system depends on how the common interface part is designed and controlled. This means that I / O or dual-port memory is available. When the input / output method is used to interface both microcomputers, communication control and relatively low rate of information communication are difficult to use. Known arrangements that control the sharing of this memory are used to control programs. The disadvantage of this solution is that it requires sufficient panel capacity to store the control program. Another disadvantage is the relatively long operating time of the program.

233 980233 980

Tyto nedostatky odstraňuje do značné míry zapojení rozhodovacího obvodu podle vynalezu· Podstata vynálezu spočívá v tom, že první obousměrná skupinová svorka zapojení je spojená s prvním skupinovým vstupem/vý stupem dvoubránové paměti· Druhý skupinový vstup/výstup dvoubranové paměti je spojen se drahou obousměrnou skupinovou svorkou zapojení·! První přerušovací svorka zapojení je spojena s přerušovacím výstupem první paměti. Nulovací vstup první paměti je spojen s nulovacím vstupem drahé paměti a s nulovací svorkou zapojení· Drahá přerušovací svorka zapoj ení je spojeha s přerušovacím výstupem drahé paměti· Datový vstup drahé paměti je spojen se drahým žádacím výstupem dvoubrúnové paměti· První žádací výstup dvoubránové paměti je spojen s datovým vstupme první paměti. Zápisový vstup první paměti je spojen s prvním zápisovým výstupem dekodéra. Adresový skupinový vstup dekodéru je spojen s lokálním adresovým skupinovým výstupem dvoubránové paměti. Zápisový výstup dvoubránové paměti je spojen s řídícím vstupem dekodéru. Drahý zápisový výstup dekodéra je spojen se zápisovým vstupem drahé paměti.The principle of the invention is that the first bi-directional group terminal of the connection is connected to the first group input / output of the two-port memory. · The second bi-directional group input / output of the two-port memory is connected to the expensive bi-directional group terminal. Wiring ·! The first interrupt terminal of the wiring is connected to the interrupt output of the first memory. The first input memory reset is connected to the expensive memory reset input and the wiring reset terminal · The expensive wiring interrupt terminal is connected to the expensive memory interrupt output · The expensive memory data input is connected to the expensive dual-disk memory request output. data input of the first memory. The write input of the first memory is connected to the first write output of the decoder. The address group input of the decoder is coupled to the local address group output of the two-port memory. The write output of the two-port memory is connected to the control input of the decoder. The expensive write output of the decoder is connected to the write input of the expensive memory.

Výhodou uspořádání podle vynálezu je, že obvodově vytváří rozhodovací signály o přidělování stykové dvoubránové paměti mezi dvěma mikropočítači·^ Dvoub ranovou paměť mohou používat libovolně oba mikropočítače, přičemž zpoždění přístupu jednoho nebo drahého z nich do této společné stykové paměti je minimální, nejvýše jedna fáze řídících hodin paměti·? Použitý způsob generace přerušovacích signálů je provozně spolehlivý a jeho programová obsluha je v porovnání s jinými způsoby jednoduchá a nenáročná na dodatečnou paměťovou kapacitu· Zajišťuje i správné časování žádostí o přerušení· Rozhodovací obvod je vytvořen z běžně dostupných a levných součástí, takže celková csia zapojení je nízká.¹ Jednoduchost zapojení příznivě ovlivňuje i spolehlivost celého zařízení·An advantage of the arrangement according to the invention is that it circumferentially generates decision signals for allocating interface two-gate memory between two microcomputers. hours of memory ·? The method used for generating interrupt signals is operationally reliable and its program operation is simple and uncomplicated in comparison to other methods. It also ensures the correct timing of interrupt requests. low. ¹ Simplicity of wiring also affects the reliability of the whole device ·

Příklad uspořádání podle vynálezu je znázorněn v blokovém schématu na připojeném výkresu*An example of an arrangement according to the invention is shown in the block diagram of the attached drawing.

Jednotlivé bloky zapojení pro konkrétní příklad provedení je možno charakterizovat takto. Dvoubránové paměť £ je vytvořena jako statická nebo dynamická paměť ve slabikovém nebo slovním uspořádání, s kapacitou odpovídající řešenému problému· Obsahuje navícThe individual wiring blocks for a particular embodiment can be characterized as follows. Double-sided memory £ is created as static or dynamic memory in syllable or word order, with the capacity corresponding to the problem to be solved.

253 980 dodatečné logické obvody pro sdružení a přepínání dvou vstupních/ výstupních adresových, datových a řídících sběrnío, dvou připojovaných mikropočítačů a dekodéry adres vyhražených buněk žádostí o převzetí vyhražených dat druhým mikropočítačem· Používá při tom běžné paměťové a logické obvody· Dvoubránová paměť £ slouží jednak pro ukládání dat vytvořených jedním mikropočítačem pro druhý mikropočítač a naopak, a dále slouží k zadání žádosti o převzetí těchto dat druhým mikropočítačem· Dekodér 2 je vytvořen jako běžný logický obvod·¹ Slouží k vytváření dvou vzájemně nezávislých zapisovacích impulsů pro paměti žádostí· Tyto impulsy vytváří v závislosti na vstupních adresách a obecného signálu zápisu do paměti·Dekodér 2 též řídí vytváření přerušovacích signálů pro jednotlivé mikropočítačem První paměť £ a druhá paměť 4 jsou vytvořeny jako běžné klopné obvody typu D· Používají se jako zdroje přerušení pro jeden nebo druhý mikropočítač. Jednotlivé bloky rozhodovacího obvodu t253 980 additional logic circuits for pooling and switching of two input / output address, data and control bus, two microcomputers to be connected, and address decryptors of dedicated cell requesting data to the second microcomputer · Uses common memory and logic circuits · for storing data generated by one microcomputer to the second microcomputer, and vice versa, and also used for entering a request for receipt of data by the second microcomputer · decoder 2 is formed as an ordinary logic circuit · ¹ serves to generate two mutually independent write pulse for memory applications · these pulses creates Depending on the input addresses and the general memory write signal, the decoder 2 also controls the generation of interrupt signals for the individual microcomputer. as common D-type flip-flops · They are used as interrupt sources for one or the other microcomputer. Individual blocks of decision circuit t

jsou zapojeny takt©· První obousměrná skupinová svorka 01 zapojení je spojena s prvním skupinovým vstupem/výstupem 11 dvoubránová paměti £· Druhý skupinový vstup/výstup 12 dvoubránová paměti £ je spojen se druhou obousměrnou skupinovou svorkou 02 zapojení· První přerušovací svorka 03 zapojení je spojena s přerušovacím výstupem 32 první paměti £· Malovací vstup 33 první paměti £ je spojen s nulovacím vstupem 43 druhé paměti 4 a s nulovací svorkou 05 zapojení. Druhá přerušovací svorka 04 zapojení je spojena s přerušovacím výstupem 44 druhé paměti 4. Datový vstup 41 druhé paměti & je spojen se druhým žádacím výstupem 16 dvoubránové paměti £· První žádací výstup 13 dvoubránové paměti £ je spojen s datovým vstupem 31 první paměti £· Zápisový vstup 34 první paměti £ je spojen s prvním zápisovým výstupem 22 dekodéru 2.I Adresový skupinový vstup 21 dekodéru 2 je spojen s lokálním adresovým skupinovým výstupem 14 dvoubránové paměti £· Zápisový výstup 15 dvoubránové paměti £ je spojen s řídícím vstupem 24 dekodéru 2· Druhý zápisový výstup 23 dekodéru 2 je spojen se zápisovým vstupem 42 druhé paměti 4·¹ První mikropočítač je připojen na první obousměrnou skupinovou svorku 0£ zapojení· Druhý mikropočítač je připojen na druhou obousměrnou skupinovou svorku 02 zapojení·· the first bidirectional group terminal 01 of the circuit is connected to the first group input / output 11 of the two-port memory £ · the second group input / output 12 of the two-port memory £ is connected to the second bidirectional group terminal of the connection 02 The interrupt output 32 of the first memory 4 is connected to the reset input 43 of the second memory 4 and to the reset terminal 05 of the wiring. The second wiring terminal 04 is coupled to the interrupt output 44 of the second memory 4. The second memory data input 41 is coupled to the second request output 16 of the two-port memory £ and the first request output 13 of the two port memory is connected to the data input 31 of the first memory. the input 34 of the first memory 8 is connected to the first write output 22 of the decoder 2. The address group input 21 of the decoder 2 is connected to the local address group output 14 of the two-port memory. the write output 23 of the decoder 2 is coupled to the write input 42 of the second memory 4 · ¹ The first microcomputer is connected to the first bi-directional group terminal of the wiring · The second microcomputer is connected to the second bi-directional group terminal of the wiring 02 ·

Rozhodovací obvod pracuje takto. Pracuje vždy jeden nebo druhý připojený mikropočítač· BuS první mikropočítač zapíše přes prvníThe decision circuit works as follows. One or the other connected microcomputer always works · BuS writes the first microcomputer over the first

IAND

- 4 253 980 obousměrnou skupinovou svorku 01 a přes první skupinový vstup/ výstup 11 do dvoubránové paměti χ data určená pro druhý mikropočítač. Nebo druhý mikropočítač zapisuje přes druhou obousměrnou skupinovou svorku 02 a přes druhý skupinový vstup/výstup 12 do dvoubránové paměti χ data pro první mikropočítač. Současně příslušný mikropočítač zapíše do jenu příslušné pamětové buňky údaj žádosti o převzetí zapsaných dat opačným mikropočítačem. Příslušná zápisová adresa do vybrané pamětové buňky spolu se signálem zápisu do paměti se zpracuje v dekodéru 2 a přechází na jeho první zápisový výstup 22 nebo na jeho druhý zápisový výstup 2J.- 4,253,980 bidirectional group terminal 01 and via the first group input / output 11 to the two-port memory χ data for the second microcomputer. Or, the second microcomputer writes data for the first microcomputer to the two-port memory via the second bidirectional group terminal 02 and the second group I / O 12. At the same time, the respective microcomputer writes to the yen of the respective memory cell the request to receive the written data by the opposite microcomputer. The corresponding write address to the selected memory cell together with the write write signal is processed in the decoder 2 and passed to its first write output 22 or its second write output 2J.

Z logických obvodů dvoubránové paměti χ vystupuje rovněž signál o nahrání jedné nebo druhé vybrané pamětové buňky. Tyto signály přicházejí buň z prvního žádacího výstupu 16 dvoubránové pamětí X na datový vstup 41 druhé paměti 4 nebo z prvního žádacího výstupu 13 dvoubránové paměti X na datový vstup 31 první paměti V součinnosti se zápisovým signálem přicházejícím z prvního zápisového výstupu 22 dekodéru 2 na zápisový vstup 34 první paměti J, překlopí první pamět J·’ Z přerušovacího výstupu 32 první paměti J přichází na první přerušovací svorku 03 zapojení přerušovací signál,! Obdobně v součinnosti se zápisovým signálem, který přichází ze druhého zápisového výstupu 23 dekodéru 2 na zápisový vstup 42 druhé paměti 4 překlopí druhá pamět 4 a vyšle ze svého přerušovacího výstupu 44 přerušovací signál na druhou přerušovací svorku 04 zapojení. Tak vytváří mikropočítač připojený na první obousměrnou skupinovou svorku 01 zapojení, pomocí rozhodovacího obvodu signál přerušení pro druhý mikropočítač a tento signál je na druhé přerušovací svorce zapojením Podobně druhý mikropočítač, který je připojen na druhou obousměrnou skupinovou svorku 02 zapojení vytváří signál přerušení pro první mikropočítač a tento signál přerušení je na první přerušovací svorce 03 zapojeni.The logic circuits of the two-gate memory χ also output a signal to record one or the other of the selected memory cell. These signals come from the first request output 16 of the two-port memory X to the data input 41 of the second memory 4 or from the first request output 13 of the two-port memory X to the data input 31 of the first memory. 34 of the first memory J, flips the first memory J From the interrupt output 32 of the first memory J, an interrupt signal arrives at the first interrupt terminal 03 of the circuit. Similarly, in cooperation with the write signal coming from the second write output 23 of the decoder 2 to the write input 42 of the second memory 4, the second memory 4 flips and outputs its interrupt output 44 to the second interrupt terminal 04 of the wiring. Thus, the microcomputer connected to the first bidirectional group terminal 01 connects, using the decision circuit, an interrupt signal for the second microcomputer, and this signal is on the second interruption terminal wiring Similarly, a second microcomputer connected to the second bidirectional group terminal 02 connects this interrupt signal is connected at the first interrupt terminal 03.

První pamět J i druhou pamět 4 lze při zapnutí napájení společně vynulovat nulovacím signálem, který přichází z nulovací svorky 05 zapojení na aulovaeí vstup 33 první paměti J a na nulovaoí vstup druhé paměti Tím se připraarí výchozí definovaný stav obvodu. V rámci obsluhy přerušení v jednom ntíbo ve druhém mikropočítači se po převzetí příslušných dat vynuluje pamětová buňka ve dvoubránové paměti χ žádosti o přerušení jednoho nebo druhéhoThe first memory J and the second memory 4 can be reset together when the power is turned on by a reset signal coming from the reset terminal 05 of the wiring to the reset input 33 of the first memory J and to the reset input of the second memory. As part of the interrupt handler in one or the other microcomputer, the memory cell in the two-port memory of the interrupt request of one or the other is reset after receiving the relevant data.

253 980 mikropočítače· Tak se stejným postupem jako při nahrávání vynuluje příslušná první paměť % nebo druhá paměť 4, čímž se zruší příslušný přerušovací signál·’253 980 microcomputers · In this way, the same first memory% or second memory 4 is reset to zero, in the same way as when recording, to cancel the interrupt signal.

Vynálezu se využije v automatizační technice při stavbě výkonných vícepočítačových systémů, kde dva počítače sdílejí vzájemné informace pomocí stykové dvoubranové paměti·The invention will be used in automation technology in the construction of high-performance multi-computer systems where two computers share mutual information using interface two-port memory.

Claims

SUBJECT OF THE INVENTION

Decision circuit circuit _f, characterized in that the first bidirectional group terminal (01) of the circuit is connected to a first group input / output (11) of a two-port memory (1), whose second group input / output (12) is connected to a second bidirectional group terminal (02) of wiring whose first interrupt terminal (03) is connected to the interrupt output (32) of the first memory (3), whose reset input (33) is connected to the reset input (43) of the second memory (4) and to the reset terminal / 05) a circuit whose second break terminal (04) is connected; with an interrupt output (44) of the second memory (4), whose data input (41) is connected to the second request output (16) of the two-port memory (1), the first request output (13) of which is connected to the data input (31) of the first memory (3), whose write input (34) is associated with the first write output (22) of the decoder (2), whose address group input (21) is associated with the local address group output (14) of the two-gate memory (1), whose write output (15) is connected to the control input (24) of the decoder (2), whose second write output (23) is connected to the write input (42) of the second memory (4) · ί