PL159262B1 - wych testerów cyfrowych ukladów scalonych PL - Google Patents

Abstract

ników i komparatorów glowic pomiarowych testerów cyfrowych ukladów scalonych zlozony z nadajnika i komparatora pobudzanych z synchronizowanych oddziel- nych zródel sygnalów i zawierajacy jednostke pomiaru czasu, znamienny tym, ze wejscia badanych nadajników (N1...Nn) sa dolaczone do wyjsc demultipleksera (DM), którego wejscie jest polaczone z wyjsciem generatora impulsów (GI) i poprzez linie opózniajaca (LI) z wejsciem nadajnika wzorcowego (NW), przy czym wyjscie tego nadajnika jest polaczone z wejsciem kom paratora wzor- cowego (KW) i stykiem trzecim (3) przelacznika (PW) tego kom paratora, a wyjscia nadajników badanych (N1...Nn) sa polaczone z wejsciami komparatorów bada- nych (K1...Kn) i stykami trzecimi (3) przelaczników (P1 ...Pn) tych kom paratorów, natom iast wyjscie kompa- ratora wzorcowego (KW) jest polaczone poprzez styki pierwszy (1) i drugi (2) przelacznika (PW) tego kom para- tora oraz linie opózniajaca druga (L2) z wejsciem odnie- sienia (IW) przetwornika odstepów czasowych na napie- cia (PC), a wyjscia kom paratorów badanych (K1...Kn) sa polaczone poprzez styki pierwszy (1) i drugi (2) przela- czników (P1...Pn) tych kom paratorów oraz przez multip- lekser (M) z wyjsciem pomiarowym (IX) wymienionego przetwornika, którego wyjscie jest polaczone z wejsciem przetwornika napiecia na kod cyfrowy (AC), przy czym generator impulsów (GI), demultiplekser (DM), multip- lekser (M), przelacznik (PW) kom paratora wzorcowego i przelaczniki (P1...Pn) kom paratorów badanych, . . . . PL

Description

Przedmiotem wynalazku jest układ do badania współbieżności czasowej nadajników i komparatorów głowic pomiarowych testerów cyfrowych układów scalonych stosowany w systemach autokalibracji parametrów dynamicznych testerów i stanowiskach uruchomieniowych podzespołów głowic pomiarowych takich testerów.

W znanych dotychczas rozwiązaniach układów do pomiaru współbieżności torów wymuszającopomiarowych stosowanych w testerach do dynamicznych testów funkcjonalnych cyfrowych układów scalonych jak np. w urządzeniach przedstawionych w publikacjach: pt. „Flexible system test RAM's using very precise signals, Elektronice, Dec. 4,1980, oraz pt. „A tester-per-pin approach to VLSI device testing, Electronics Test, June 1984, każdy z badanych torów, złożony z nadajnika i komparatora jest pobudzany z synchronizowanych, oddzielnych źródeł sygnału. Czas propagacji toru jest mierzony jednostką pomiaru czasu jako odstęp czasu pomiędzy pojawieniem się tego samego zbocza przebiegu pobudzającego na wejściu i wyjściu toru. Metoda ta jest dostosowana do . konkretnych struktur testerów i nie jest opłacalna do stosowania w stanowiskach uruchomieniowych.

Układ według wynalazku, charakteryzuje się tym, że wejścia badanych nadajników są dołączone do wyjść demultipleksera, którego wejście jest połączone z wyjściem generatora impulsów i poprzez linię opóźniającą pierwszą z wejściem nadajnika wzorcowego. Wyjście tego nadajnika jest połączone z wejściem komparatora wzorcowego i stykiem trzecim przełącznika tego komparatora, a wyjścia nadajników badanych są połączone z wejściami komparatorów badanych i stykami trzecimi przełączników tych komparatorów. Wyjście komparatora wzorcowego jest połączone poprzez styki pierwszy i drugi przełącznika tego komparatora oraz linię opóźniającą drugą z wejściem odniesienia przetwornika odstępów czasowych na napięcie. Wyjścia komparatorów badanych są połączone poprzez styki pierwszy i drugi przełączników tych komparatorów oraz

159 262 przez multiplekser z wejściem pomiarowym wymienionego przetwornika, którego wyjście jest połączone z wejściem przetwornika napięcia na kod cyfrowy. Poza tym generator impulsów, demultiplekser, przełącznik komparatora wzorcowego, przełączniki komparatorów badanych, multiplekser, przetwornik odstępów czasowych na napięcie oraz przetwornik napięcia na kod cyfrowy są sterowane z komputera poprzez magistralę.

Układ według wynalazku może być stosowany zarówno w testerach jak i w stanowiskach uruchomieniowych podzespołów głowic do testerów. W trakcie uruchamiania podzespołów głowic do testerów można dokonywać równoczesnego badania wszystkich nadajników i komparatorów bez potrzeby przyłączania się do każdego z nich, kolejno z przyrządami zewnętrznymi. W układzie tym struktura toru wzorcowego jest podobna do struktury torów badanych, co umożliwia wzajemną kompensację zmiany czasu propagacji torów wynikającą ze zmiany warunków zewnętrznych takich jak temperatura i napięcie zasilania. Zastosowanie układu do badania współbieżności torów w systemach autokalibracji testerów zapewnia automatyczną kontrolę, bez udziału operatora, parametrów czasowych torów głowicy.

Wynalazek jest bliżej objaśniony na przykładzie wykonania przedstawionym na rysunku, który jest schematem blokowym układu elektronicznego.

Ciąg impulsów z wyjścia generatora GI jest podawany poprzez linię opóźniającą pierwszą Ll na wejście nadajnika wzorcowego NW, a poprzez demultiplekser DM na wejścia nadajników badanych Nl...Nn. Wyjście nadajnika wzorcowego NW jest połączone z wejściem komparatora wzorcowego KW i zestykiem trzecim 3 przełącznika PW tego komparatora, a wyjścia nadajników badanych N1.. .Nn są dołączone do wejść komparatorów K1... Kn i styków trzecich 3 przełączników P1... Pn tych komparatorów. Sygnał z styku drugiego 2 przełącznika PW komparatora wzorcowego KW poprzez linię opóźniającą drugą L2 wchodzi na wejście odniesienia IW przetwornika odstępów czasowych na napięcie PC, a sygnał z styku drugiego 2 przełączników ΡΙ.,.Ρη komparatorów badanych Kl...Kn poprzez multiplekser M jest doprowadzany do wejścia pomiarowego IX tego przetwornika. Sygnał z wyjścia przetwornika odstępów czasowych na napięcie PC doprowadzony jest do wejścia przetwornika napięcia na kod cyfrowy AC. Pracą układu steruje komputer KS za pośrednictwem magistrali MK. Zastosowane w układzie linie opóźniające pierwsza LI i linia druga L2 kompensują różnice w wielkości opóźnień sygnału w torze badanym w stosunku do toru wzorcowego powstające na demultiplekserze DM i multiplekserze ,M.

Przy zwartych stykach drugim 2 i trzecim 3 przełącznika PW komparatora wzorcowego KW oraz przełączników Pl...Pn komparatorów badanych Kl...Kn dokonuje się pomiaru niewspółbieżności czasowej układów nadajników, a przy zwartych zaciskach pierwszym 1 i d.rugim 2 wymienionych przełączników pomiar ten jest wykonywany dla torów złożonych z szeregowo połączonych nadajników i komparatorów badanych. Podczas badania ciąg impulsów doprowadzany jest do toru wzorcowego i jednego z mierzonych kolejno torów badanych. Sygnały te wchodzą na wejścia IW i IX przetwornika odstępów czasowych na napięcie PC przesunięte względem siebie w czasie. Wielkość tego przesunięcia jest równa różnicy czasów propagacji toru wzorcowego i badanego.

Pojawiające się na wyjściu przetwornika odstępów czasowych na napięcie PC, napięcie stałe ma wartość proporcjonalną do wielkości przesunięcia względem siebie w czasie, tych samych zboczy sygnałów impulsowych w torach. Wartość napięcia po przetworzeniu na kod cyfrowy w przetworniku napięcia na kod cyfrowy AC jest przesyłana jako wynik pomiaru do komputera Ks.

Zakład Wydawnictw UPRP. Nakład 90egz. Cena 10 000 zł

Claims (1)

1. Zastrzeżenie patentowe

   Układ do badania współbieżności czasowej nadajników i komparatorów głowic pomiarowych testerów cyfrowych układów scalonych złożony z nadajnika i komparatora pobudzanych z synchronizowanych oddzielnych źródeł sygnałów i zawierający jednostkę pomiaru czasu, znamienny tym, że wejścia badanych nadajników (Nl...Nn) są dołączone do wyjść demultipleksera (DM), którego wejście jest połączone z wyjściem generatora impulsów (GI) i poprzez linię opóźniającą (LI) z wejściem nadajnika wzorcowego (NW), przy czym wyjście tego nadajnika jest połączone z wejściem komparatora wzorcowego (KW) i stykiem trzecim (3) przełącznika (PW) tego komparatora, a wyjścia nadajników badanych (Nl...Nn) są połączone z wejściami komparatorów badanych (ΚΙ.,.Κη) i stykami trzecimi (3) przełączników (Pl...Pn) tych komparatorów, natomiast wyjście komparatora wzorcowego (KW) jest połączone poprzez styki pierwszy (1) i drugi (2) przełącznika (PW) tego komparatora oraz linię opóźniającą drugą (L2) z wejściem odniesienia (IW) przetwornika odstępów czasowych na napięcia (PC), a wyjścia komparatorów badanych (Kl...Kn) są połączone poprzez styki pierwszy (1) i drugi (2) przełączników (Pl...Pn) tych komparatorów oraz przez multiplekser (M) z wyjściem pomiarowym (IX) wymienionego przetwornika, którego wyjście jest połączone z wejściem przetwornika napięcia na kod cyfrowy (AC), przy czym generator impulsów (GI), demultiplekser (DM), multiplekser (M), przełącznik (PW) komparatora wzorcowego i przełączniki (ΡΙ.,.Ρη) komparatorów badanych, przetwornik odstępów czasowych na napięcie (PC) oraz przetwornik napięcia na kod cyfrowy (AC) są sterowane z komputera (KS) poprzez magistralę (MK).