Przedmiotem wynalazku jest sposób i uklad dekodowania kodu transmisyjnego, zwlaszcza do transmisji danych wykorzystujacej lacza fizyczne.Znany jest z polskiego opisu zgloszenia patentowego P-229 968 sposób kodowania transmisyjnego, w którym binarnemu sygnalowi danych o elementach przyjmujacych stany 1 iO przyporzadkowuje sie sygnal, w którym inicjuje sie zmiane stanu w momencie zdetekowania srodka kazdego elementu 0 w sygnale danych uzyskujac sygnal danych zakodowanych róznicowo, w którym z kolei wykrywa sie elementy 0, elementy 1 i grupy o parzy¬ stej liczbie elementów 1 wystepujace po nieparzystej liczbie elementów 0 i generuje sie sygnal tak kodowany, ze wymuszona w nim zmiana stanu w odniesieniu do sygnalu danych zakodowanych róznicowo wystepuje miedzy elementami 0 oraz w srodku elementów 1 za wyjatkiem ostatniego elementu w grupie o parzystej liczbie elemen¬ tów 1, gdy pomiedzy poprzednia taka grupa a nastepna znajduje sie nieparzysta liczba elementów 0.Celem wynalazku jest podanie sposobu dekodowania tak zakodowanego sygnalu i zaprojektowanie ukladu dekodujacego.Istota sposobu polega na tym, ze w odebranym sygnale podlegajacym dekodowaniu, po jego wzmocnieniu i ograniczeniu, wykrywa sie elementy o czasie trwania dwa i pól oraz trzy razy dluzszym od odstepu jednostko¬ wego modulacji T i odwraca sie faze o 180° tych elementów po czasie T, a nastepnie tak uksztaltowany sygnal sumuje sie modulo 2 z takim samym sygnalem ale opóznionym o czas T i elementy tego sygnalu traktuje sie jak duobity stanowiace kryterium podczas dekodowania dla uzyskania sygnalu danych wedlug takiego przyporzad¬ kowania, ze dla duobitu 11 generuje sie w sygnale danych element 1, dla duobituOl lub 10 generuje sie element 0, zas przy detekcji duobitu 00 zmienia sie faze elementowej podstawy czasu o 180° przy czym podczas dekodowania jako przebieg zegarowy wykorzystuje sie sygnal podstawy czasu o podwójnej czestotliwosci w sto¬ sunku do czestotliwosci elementowej podstawy czasu synchronizowanej wzmocnionym i ograniczonym sygnalem odebranym Zgodnie z wynalazkiem uklad dekodowania transmisyjnego ma dekoder wstepny, dekoder róznicowy oraz uklad odtwarzania podstawy czasu o podwójnej czestotliwosci w stosunku do czestotliwosci podstawy czasu polaczone tak, ze wejscia dekodera wstepnego i ukladu odtwarzania podstawy czasu o podwójnej czestotliwosci w stosunku do czestotliwosci podstawy czasu sa polaczone ze zródlem dostarczajacym wzmocniony i ograniczo¬ ny sygnal odebrany, zas wyjscie dekodera wstepnego jest polaczone z wejsciem dekodera róznicowego, którego2 136602 wyjscia dla danych zdekodowanych i elementowej podstawy czasu dla elementów odbieranych sa polaczone z ujsciem danych, a wejscia zegarowe dekodera wstepnego i dekodera róznicowego sa polaczone z wyjsciem ukladu odtwarzania podstawy czasu o podwójnej czestotliwosci w stosunku do czestotliwosci elementowej podstawy czasu.Zaleta przedstawionego rozwiazania jest jednoczesnosc procesu dekodowania uzyskiwana po wystapieniu choc jednego duobitu zabronionego 00 co ma miejsce, gdy w zakodowanym sygnale danych pojawi sie choc jeden element o czasie trwania 1,5T lub 2T. Uklad wedlug wynalazku zapewnia eliminacje szkodliwego wplywu zaklócen na faze podstawy czasu, gdyz za wlasciwa uznawana jest tu podstawa czasu, która detekuje mniej duobitów zabronionych 00.Przedmiot wynalazku uwidoczniony jest w przykladzie wykonania na rysunku, na którym fig. 1 przedstawia schemat blokowy ukladu dekodowania, fig. 2 przedstawia przebiegi czasowe w charakterystycznych punktach ukladu blokowego przedstawionego na fig. 1, fig. 3 — schemat logiczny ukladu dekodowania, a fig. 4 — przebiegi czasowe w charakterystycznych punktach ukladu logicznego przedstawionego na fig. 3.Podczas dekodowania we wzmocnionym i ograniczonym sygnale odebranym SQ(j wykrywa sie elementy o czasie trwania dwa i pól oraz trzy razy dluzszym od odstepu jednostkowego modulacji T i odwraca sie faze o 180° tych elementów po czasie T. Tak uksztaltowany sygnal wstepnie zdekodowany Swzd sumuje sie modu- lo 2 z takim samym sygnalem ale opóznionym o czas T i elementy tego sygnalu traktuje sie jako duobity stanowiace kryterium w procesie dekodowania. I tak dla duobitu 11 generuje sie w sygnale zdekodowanym danych Sdz element 1, dla duobitu 10 lub 01 generuje sie element 0, zas przy detekcji duobitu 00 zmienia sie faze o 180° elementowej podstawy czasu T. Podczas dekodowania jako przebieg zegarowy wykorzystuje sie sygnal podstawy czasu o podwójnej czestotliwosci S2fbit w stosunku do czestotliwosci elementowej podstawy czasu Sfbit synchronizowanej wzmocnionym i ograniczonym sygnalem odebranym. Uklad realizujacy ten sposób dekodowania zawiera dekoder wstepny DW, dekoder róznicowy DR i uklad U2fbit odtwarzania podstawy czasu o podwójnej czestotliwosci 2fbit w stosunku do czestotliwosci elementowej podstawy czasu fbit. Sygnal odebra¬ ny Sod jest podawany na wejscie D znajdujacego sie w dekoderze wstepnym DW przerzutnika PI i na wejscie ukladu odtwarzania podstawy czasu U2fbit- Wyjscie Q przerzutnika PI - sygnal Sqpi -jest polaczone z wejs¬ ciem D przerzutnika P2 i wejsciem zerujacym Ro.licznika LI. Wyjscie Q przerzutnika PI jest polaczone z wejs¬ ciem zerujacym Ro licznika L2. Sygnal S2fbit z wyjscia ukladu odtwarzania podstawy czasu U2fbit jest dopro¬ wadzony do wejsc T przerzutników PI -5- P5 i do wejsc B liczników LI i L2 oraz do wejsc I przerzutników P7 -s- P10. Na wyjsciach Qb liczników LI i L2 pojawiaja sie odpowiednio sygnaly SfiLl i SBL2- Liczniki LI i L2 sa typowymi licznikami do szesciu zrealizowanymi na ukladach scalonych typu 7492. Wyjscie Qc - sygnal SQCL1 — i wyjscie Qd — sygnal SqdL1 ^ licznika LI oraz wyjscie Qc - sygnal Sqcl2 ~ i wyjscie Qd - sygnal SQDL2 — licznika L2 sa polaczone odpowiednio z dwuwejsciowymi bramkami BI, B2 a ich wyjscia sa polaczone z wejsciami bramki B3. Wyjscie bramki B3, na którym wystepuje ujemny impuls w momencie detekcji elementu o dlugosci 2,5 T oraz 3 T - sygnal Sfi3 - jest polaczone z wejsciem D przerzutnika P5, którego wyjscie Q - sygnal Sqps — jest polaczone z wejsciem T przerzutnika P6.Wyjscie Q przerzutnika P2 jest polaczone z wejsciem D przerzutnika P3, zas wyjscie Q przerzutnika P3 jest polaczone z wejsciem D przerzutnika P4, którego wyjscie Q - sygnal SQP4 - jest polaczone z wejsciem bramki B4. Drugie wejscie tej bramki jest polaczone z wyjsciem Q przerzutnika P6 - sygnal SQP6- Wyjscie bramki B4 - sygnal Sfi4 - jest polaczone ze znajdujacym sie w dekoderze róznicowym DR wejsciem D przerzutnika P8 i wejsciem bramki B5. Wyjscie Q przerzutnika P8 jest polaczone z wejsciem D przerzutnika P9, którego wyjscie Q — sygnal Sqp9 — jest polaczone z drugim wejsciem bramki B5. Wyjscie bramki B5 - sygnal Sfi5 —jest polaczone z wejsciami D przerzutników PIO, PI 1 i P12 oraz z wejsciem bramki B6. Wyjscie Q przerzutnika PIO — sygnal S^pio —jest polaczone z wejsciem D przerzutników PI 3 i P14 i z drugim wejsciem bramki B6. Wyjscie Q przerzutnika P7 - sygnal Sfbit - jest polaczone z wejsciami T przerzutników PI 1 i PI 3 i poprzez inwertor II z wejsciem bramki B7. Dwa pozostale wejscia bramki B7 sa polaczone z wyjsciami Q przerzutników Pil, PI3 czyli na wejscia bramki B7 dostarczane sa sygnaly Sqpi i i Sqpi3. Wyjscie Q przerzutnika P7 - sygnal Sfbit - jest polaczone z wejsciami T przerzutników PI 2, P14 a poprzez inwertor 12 z wejsciem bramki B8 oraz wejsciem bramki B9. Na dwa pozostale wejscia bramki B8 dostarczane sa sygnaly Sqpi2, Sqpi4 poprzez ich polaczenie z wyjsciami Q przerzutników P12, P14. Wyjscie bramki B7 - sygnal Sb7 - jest polaczone z wejsciem zliczaja¬ cym wstecz CPd programowanego, rewersyjnego dzielnika czestotliwosci L3 zrealizowanego na ukladzie scalonym typu 74193. Wyjscie bramki B8 - sygnal Sb8 - jest polaczone z wejsciem zliczajacym wprzód CPu tego licznika. Wyjscie BoUT licznika L3 jest polaczone z wejsciami bramek BI0 i BI 1. Wyjscie CoUT tego licznika jest polaczone z drugim wejsciem bramki B10 i z wejsciem bramki BI 2. Wyjscie bramki B10 jest polaczone z wejsciem L licznika L3. Wyjscie bramki BI 2 - sygnal Sfil2 - jest polaczone z wejsciem programujacym Pd licznika L3 i z wejsciami bramek BI 1 i B9. Wyjscie bramki BI 1 jest polaczone z wejsciami programujacymi Pa, PB, PC licznika L3 i z wejsciem bramki BI2. Wyjscie bramki B9, na którym pojawia sie sygnal elementowej odbiorczej podstawy czasu Sfi9 jest polaczone z wejsciem T przerzutnika PI5. Na wejscie D tego przerzutnika jest dostarczany sygnal Sb6 z wyjscia bramki B6, zas na wyjsciu Q tego przerzutnika pojawia sie sygnal danych ^dekodowanych Sdz-136 602 3 Zastrzezenia patentowe 1. Sposób dekodowania kodu transmisyjnego takiego, ze binarnemu sygnalowi danych o elementach przyjmujacych stany 1 i 0 przyporzadkowuje sie sygnal, w którym inicjuje sie zmiane stanu w momencie zdeko- dowania srodka kazdego elementu 0 w sygnale danych uzyskujac sygnal danych zakodowanych róznicowo, w którym z kolei wykrywa sie elementy 0, elementy 1 i grupy o parzystej liczbie elementów 1 wystepujace po nieparzystej liczbie elementów 0 i generuje sie sygnal tak kodowany, ze wymuszona w nim zmiana stanu w od¬ niesieniu do sygnalu danych zakodowanych róznicowo wystepuje miedzy elementami 0 oraz w srodku elemen¬ tów 1 za wyjatkiem ostatniego elementu w grupie o parzystej liczbie elementów l,gdy pomiedzy poprzednia taka grupa a nastepna znajduje sie nieparzysta liczba elementów 0, znamienny tym, ze po odebraniu tego sygnalu po jego wzmocnieniu i ograniczeniu wykrywa sie w nim elementy o czasie trwania dwa i pól oraz trzy razy dluzszym od odstepu jednostkowego modulacji T i odwraca sie faze o 180° tych elementów po czasie T a nastepnie tak uksztaltowany sygnal sumuje sie modulo 2 z takim samym sygnalem ale opóznionym o czas T i elementy tego sygnalu traktuje sie jak duobity stanowiace kryterium podczas dekodowania dla uzyskania sygnalu danych wedlug takiego przyporzadkowania, ze dla duobitu 11 generuje sie w sygnale danych element 1, dla duobitu 01 lub 10 generuje sie element 0, zas przy detekcji duobitu 00 zmienia sie faze o 180° elementowej podstawy czasu przy czym podczas dekodowania jako przebieg zegarowy wykorzystuje sie sygnal podstawy czasu o podwójnej czestotliwosci w stosunku do czestotliwosci elementowej podstawy czasu synchronizowanej wzmocnionym i ograniczonym sygnalem odebranym. 2. Uklad dekodowania transmisyjnego, znamienny tym, zerna dekoder wstepny (DW), dekoder róznicowy (DR) oraz uklad odtwarzania podstawy czasu o podwójnej czestotliwosci w stosunku do czestotliwos¬ ci podstawy czasu (U2fbit) polaczone tak, ze wejscie dekodera wstepnego (DW) i ukladu odtwarzania podstawy czasu (U2fbit) sa polaczone ze zródlem dostarczajacym wzmocniony i ograniczony sygnal odebrany (Sod), zas wyjscie dekodera wstepnego (DW) jest polaczone z wejsciem dekodera róznicowego (DR), którego wyjscia dla danych zdekodowanych (Sdz) i elementowej podstawy czasu (Sfbit) dla elementów odbieranych sa polaczone z ujsciem danych, a wejscia zegarowe dekodera wstepnego (DW) i dekodera róznicowego (DR) sa polaczone z wyjsciem ukladu odtwarzania podstawy czasu (U2fbit)- S0d tm DW Swzd S2fbit DR \— u2fw |Sdz „ Sfbrt L FIG1 Sod 1~l I L_J 1 I 1 *5T | 1 I—I I—^ 1_ S2fbit Jiruuirinjuuimuuuuuiju^^ S^d J-"1—i—i—J 1 i—i—i—i i L_r-i_j 1_ i i FIG 2136 602 FIG 3136 602 S2fbrt IJUTJUUUUIJUIJWIJ^^ Son i i i n i i i i r~i_i l_ Sbu n n n___n n n n__n tj i_r SQP12 SqP14 Sb8 Sb12 Sb9 rUH_JOJTJTJlJTJnj~LJXJTJnJ~^^ FIG.A PL