Przedmiotem wynalazku jest uklad regulacji napiecia i odchylania odbiornika telewizyjnego, zwlaszcza pojedynczy generator sygnalów piloksztaltnych do wytwarzania opóznionego impulsu zasilajacego dla ukladu odchylania i do wytwarzania opóznionego impulsu sterujacego dla przelaczanego zasilacza.W znanych ukladach odchylania odbiorników telewizyjnych sygnaly sa wytwarzane w odpowiedzi na sygnaly synchronizacji zawarte w zlozonym sygnale wizyjnym. Niepozadane zmiany pracy ukladu odchylania linii moga byc kontrolowane, na przyklad, przez wykrywanie regulacji w czasie impulsu powrotu, a zmiany okresu wybierania linii moga byc kompensowane przez regulacje czasu wytwarzania kolejnego sygnalu odchyla¬ nia linii. Znane jest zastosowanie przelaczanych zasilaczy do dostarczania regulowanych napiec do ukladów odchylania i innych ukladów w odbiorniku telewizyjnym.Znane zasilacze wykorzystuja np. tyrystor dolaczony do zródla nieregulowanego napiecia stalego i sterowany w ukladzie regulatora. Zamiast tyrystora moze byc, w razie potrzeby, zastosowany sterowany przyrzad przelaczajacy czy konwencjonalny tranzystor. Zarówno zna¬ ny uklad odchylania linii, jak i znany przelaczany zasilacz wykorzystuja sygnaly piloksztaltne do opóznionego wytwarzania sygnalów sterujacych. Jednakze w znanych ukladach wymagane jest zastosowanie oddzielnych ukladów calkujacych do uzyskania tych dwóch przebiegów piloksztaltnych.Znany jest uklad regulacji napiecia i odchylania odbiornika telewizyjnego, takiego jak przedstawiony na przyklad w opisie patentowym Stanów Zjednoczonych Ameryki nr 4 282 549, zawierajacego uklad odchylania linii dolaczony do zródla nieregulowanego napiecia i do zródla sygnalów synchronizacji linii. Uklad sygnalów zasilania linii zawiera petle synchronizacji fazowej, której wejscie jest dolaczone do zródla sygnalów synchroni¬ zacji linii i wyjscie impulsowe jest dolaczone do generatora sygnalów piloksztaltnych oraz petle korekcji fazy, której pierwsze wejscie jest dolaczone do ukladu odchylania linii i wyjscie jest dolaczone do ukladu odchylania linii, a drugie wejscie jest dolaczone do generatora sygnalów piloksztaltnych. Znany uklad regulacji zawiera uklad regulatora z tyrystorem majacym wejscie sygnalu sterujacego i drugie wejscie dolaczone do zródla niere¬ gulowanego napiecia stalego i wyjscie regulowanego napiecia, do którego jest dolaczone jedno wejscie kompara¬ tora bledu.Uklad wedlug wynalazku zawiera komparator petli zasilania polaczony szeregowo ze wzmacniaczem i ma¬ jacy pierwsze wejscie dolaczone do wyjscia komparatora bledu, a drugie wejscie dolaczone do generatora sygna-2 130 471 lów piloksztaltnych oraz wyjscie dolaczone poprzez wzmacniacz do wejscia sterujacego tyrystora ukladu regula¬ tora.Petla synchronizacji fazowej zawiera detektor fazy, którego pierwsze wejscie jest dolaczone do zródla sygnalów synchronizacji linii, a drugie wejscie jest dolaczone do ukladu odchylania linii, komparator, którego pierwsze wejscie jest dolaczone do detektora fazy, a drugie wejscie jest dolaczone do generatora sygnalów piloksztaltnych i generator impulsowy wlaczony miedzy wyjscie komparatora a uklad odchylania linii. Petla zasilania zawiera komparator, którego pierwsze wejscie jest dolaczone do generatora sygnalów piloksztaltnych, drugie wejscie i wyjscie sa dolaczone do ukladu odchylania linii, i zródlo napiecia odniesienia, komparator bledu, który ma pierwsze wejscie dolaczone do zródla napiecia odniesienia i drugie wejscie dolaczone do regulowanego napiecia oraz filtr wlaczony miedzy komparator bledu a komparator zasilania. Miedzy detektor fazy a komparator jest wlaczony filtr petli korekcji fazy o stalej czasowej wiekszej niz petla stala czasowa petli zasilania.Komparator bledu zawiera dwa tyrystory polaczone w ukladzie wzmacniacza róznicowego a miedzy baze i kolektor tranzystora jest wlaczony filtr w postaci kondensatora. Uklad regulatora, komparator bledu, kompa¬ rator zasilania i wzmacniacz stanowia petle przelaczanego zasilacza o stalej czasowej zaleznej od wartosci kon¬ densatora filtru.Zaleta wynalazku jest to, ze uklad regulacji napiecia i odchylania odbiornika telewizyjnego jest wyposazo¬ ny w pojedynczy generator sygnalów piloksztaltnych dla wytwarzania opóznionych sygnalów odchylania i opóznionego sygnalów sterujacych zasilacza. Regulowane napiecie zasilacza jest wykorzystywane jako zródlo napiecia zasilania dla ukladu odchylania linii i dla wielu ukladów przetwarzania sygnalów w odbiorniku telewi¬ zyjnym. Niepozadane zmiany sa kompensowane przez regulowany zasilacz wlasnie tak, jak sa kompensowane skutki zmian obciazenia. Przez dobór stalej czasu dla regulacji, która jest mniejsza (tzn. szybsza) niz stala czasu regulowanego zasilacza, róznice faz miedzy synchronizacja i powrotem sa tak szybko kompensowane przez uklad odchylania, ze ich oddzialywania na regulowany zasilacz sa zmniejszone do minimum.Zastosowanie pojedynczego generatora sygnalów piloksztaltnych wedlug wynalazku jest szczególnie ko¬ rzystne, gdy czesci ukladu odchylania linii i regulowanego zasilacza mocy sa wytwarzane w postaci ukladu scalonego na pojedynczej plytce ukladu scalonego. Potrzeba zastosowania jedynie pojedynczego generatora sygnalów piloksztaltnych upraszcza zlozony uklad na plytce i zmniejsza do minimum obszar wymagany dla tych ukladów piloksztaltnych zmniejsza równiez liczbe wtyków ukladu scalonego, wymaganych do dolaczenia go do zewnetrznych elementów, takich jak kondensatory.Przedmiot wynalazku jest przedstawiony w przykladach wykonania na rysunku, na którym fig. 1 przedsta¬ wia uklad odchylania linii i przelaczany zasilacz odbiornika telewizyjnego, czesciowo w postaci schematu bloko¬ wego i czesciowo w postaci schematu ideowego, fig. 2 - przebiegi, które obrazuja dzialania ukladów z fig. 1 i fig. 3 oraz fig. 3 - bardziej szczególowe przedstawienie wykonania ukladu odchylania linii i przelaczanego zasilacza odbiornika telewizyjnego, czesciowo w postaci schematu blokowego i czesciowo w postaci schematu ideowego.Fig. 1 przedstawia czesc odbiornika telewizyjnego przetwarzajaca sygnaly wizyjne. Odbiornik telewizyjny zawiera uklad odchylania linii i przelaczany zasilacz skonstruowane wedlug wynalazku. Sygnaly wizyjne sa odbierane przez antene 10 i dostarczane do stopnia 12 strojenia, posredniej czestotliwosci i detektora wizyjnego.Wykryte sygnaly wizyjne sa dostarczane do ukladu przetwarzania 14 sygnalów luminacji i chrominancji, który dostarcza sygnaly zasilania wizyjnego do kineskopu 16. Wykryte sygnaly wizyjne sa równiez dostarczane do ukladu separacji 18 sygnalów synchronizacji, który separuje sygnaly synchronizacji linii i pola od informacji wizyjnej. Sygnaly synchronizacji sa dostarczane do ukladu odchylania 20 pola, który wytwarza sygnaly odchyla¬ nia pola dla uzwojenia odchylajacego 22 umieszczonego na kineskopie 16. Uklad separacji 18 sygnalów synchro¬ nizacji dostarcza sygnaly synchronizacji linii do detektora fazy 62. Detektor fazy 62, filtr 64, generator 66 sterowany napieciem i licznik 68 sa polaczone w petle synchronizacji fazowej w celu otrzymania sygnalów wejsciowych, które sa zasadniczo pozbawione szumu oraz synchronizowane fazowo i czestotliwosciowo z wejs¬ ciowymi sygnalami synchronizacji linii. Sygnaly wyjsciowe z licznika 68 sa dostarczane do drugiego detektora fazy 74 oraz do ukladu ksztaltowania 90 i impulsów do generatora 92 sygnalów piloksztaltnych, przy czym ostatnie dwa uklady wytwarzaja sygnal piloksztaltny o czestotliwosci impulsów synchronizacji linii. Detektor fazy 74 porównuje impulsy z licznika 68 z impulsami powrotnymi z ukladu odchylania 140 linii i uzyskuje na¬ piecie wyjsciowe, które jest filtrowane przez filtr 76 oraz dostarczane do jednego wejscia komparatora 70. Kom¬ parator 70 porównuje odfiltrowane napiecie z napieciem piloksztaltnym, uzyskiwanym przez generator 92 sygnalów piloksztaltnych w celu okreslenia czasu, w którym generator impulsowy 72 ma dostarczac sygnal sterujacy do ukladu odchylania 140 linii. W odpowiedzi na sygnaly sterujace uklad odchylania 140 linii uzyskuje przebiegi odchylania, które sa dostarczane do uzwojenia odchylajacego 142 i wytwarzaja wysokie napiecie przyspieszajace, dostarczane do kineskopu jako potencjal przyspieszajacy elektrony wiazki.Sygnal piloksztaltny uzyskiwany przez generator 92 sygnalów piloksztaltnych jest takze dostarczany do jednego wejscia komparatora 80 przelaczanego zasilacza. Regulowane napiecie D+ wytwarzane przez zasilacz jest dzielone przez rezystory 106 i 108, które sa wlaczone pomiedzy kondensator 104 i mase. Wezel laczacy rezys-] i I 130471 3 tory 106 i 108 jest dolaczony do jednego wejscia komparatora 86, którego drugie wejscie jest dolaczone do - zródla 84 napiecia odniesienia. Podzielone napiecie jest porównywane z napieciem odniesienia przez kompara¬ tor 86 dajacy na wejsciu napiecie bledu, które jest filtrowane przez filtr 88 i dostarczane do drugiego wejscia komparatora 80. Komparator 80 porównuje filtrowane napiecie bledu z napieciem piloksztaltnym w celu uzy¬ skania regulowanego w czasie sygnalu strujacego, który jest wzmacniany przez wzmacniacz 82 i dostarczany do elektrody sterujacej tyrystora lub podobnego przyrzadu w dyskretnym ukladzie regulatora 100. Uklad regulato¬ ra 100 odbiera nieregulowany sygnal napiecia B+, który zawiera skladowa powrotu ukladu odchylania 140 linii.Tyrystor jest sterowany przez sygnal sterujacy i pozostaje wstanie przewodzenia do momentu wylaczenia w wyniku dzialania przeciwnej polaryzacji skladowej powrotu. W czasie, gdy tyrystor przewodzi, prad jest do¬ starczany do wezla laczacego kondensator 104 i rezystor 106 przez uklad regulatora 100 w celu wytworzenia regulowanego napiecia B+ w tym wezle. Regulowane napiecie B+ uzyskiwane przez uklad regulatora 100 jest dostarczane do ukladu odchylania 140 linii jako napiecie zasilania tego ukladu ido innych czesci odbiornika telewizyjnego. Regulacja napiecia B+ jest uzyskiwana przez sterowanie z przelaczeniem cyklem pracy tyrystora w ukladzie regulatora 100.Dzialanie ukladów z fig. 1 mozna zrozumiec na podstawie przebiegów z fig. 2. Detektor fazy 62, filtr 64, generator 66 sterowany napieciem i licznik 68 w petli synchronizacji fazowej uzyskuja sygnal A, jak przedstawio¬ ny na fig. 2a, który jest utrzymywany w zasadniczo stalej zaleznosci fazowej i czestotliwosciowej z wejsciowymi sygnalami synchronizacji linii. Sygnal A jest dostarczany do detektora fazy 74 i do ukladu ksztaltowania 90 impulsów, gdzie jego cykl pracy Jest zmieniany dla wytworzenia sekwencji impulsów B z fig. 2b. Uklad ksztalto¬ wania 90 impulsów moze byc, na przyklad, multiwibratorem astabilnym lub sterowanym ukladem logicznym.Impulsy B steruja generatorem 92 sygnalów piloksztaltnych dla wytworzenia sygnalu piloksztaltnegoC z fig. 2c.Komparator 70 porównuje sygnal piloksztaltny C z poziomem napiecia DC1, które jest filtrowanym napieciem bledu detektora fazy 74. Gdy dodatnio narastajace napiecie sygnalu piloksztaltnego C osiaga poziom DC1, jak przykladowo pokazano na fig. 2c, sygnal wyjsciowylcomparatora 70 zmienia stan, w wyniku czegojest wytwarzany sygnal D pokazany na fig. 2d. Dodatnie przejscie przebiegu sygnalu D w tym czasie jest opóznione wzgledem dodatniego przejscia synchronizowanego sygnalu A w okresie DL1, co pokazano na fig. 2d. Dodatnie przejscie przebiegu sygnalu D wyzwala nastepnie generator impulsowy 72 w celu wytwarzania sygnalu zasilania linii, który jest dostarczany do ukladu odchylania 140 linii. Komparator 70 jest dlatego ciagle czuly na róznice faz pomiedzy impulsami synchronizacji i powrotu oraz regulacje w czasie impulsów synchronizacji, reprezento¬ wana przez przebieg piloksztaltny dla wytworzenia przebiegu sygnalu D regulacji w czasie zasilania linii, który bedzie efektywnie przeciagac impulsy powrotne, a zatem okres wybierania linii z powrotem do synchronizmu fazowego z wejsciowym sygnalem synchronizacji linii. Niepozadane efekty, takie jak wygiecia wyswietlanego obrazu telewizyjnego, sa skutkiem tego zmniejszone do minimum.Komparator 80 przelaczanego zasilacza odbiera sygnal piloksztaltny C i filtrowane napiecie bledu o po¬ ziomie DC2 z komparatora 86, jak pokazano na fig. 2c. Gdy wzrastajace dodatnio napiecie reprezentowane przez / sygnal piloksztaltny C osiaga poziom DC2, komparator 80 zmienia stan na wyjsciu, w wyniku czego wytwarza sygnal E pokazany na fig. 2e. Dodatnie przejscie przebiegu sygnalu E jest opóznione wzgledem dodatniego przejscia synchronizowanego sygnalu A o okres DL2 pokazany na fig. 2e. Okres DL2 jest w przyblizeniu równy czesci cyklu roboczego tyrystora ukladu regulatora 100, podczas której przyrzad nie przewodzi. Tyrystor prze¬ wodzi zasadniczo podczas narastajacej czesci przebiegu sygnalu E. Dzieki temu mozna stwierdzic, ze okres DL2 bedzie zmieniac cykl pracy tyrystora, przez co bedzie sterowana regulacja napiecia B+ uzyskanego na kondensa¬ torze 104.Tyrystor ukladu regulatora 100 jest sterowany przez dodatnie przejscia przebiegu sygnalu E, który jest uzyskiwany z synchronizowanego sygnalu A, dajacego potem sygnal piloksztaltny C. Tyrystorjest wprowadza¬ ny w stan nieprzewodzenia przez impulsy powrotne, które moga posiadac zmieniajaca sie w sposób ciagly zalez¬ nosc fazowa wzgledem synchronizacji. W idealnym przypadku byloby pozadane dla impulsów powrotnych wylaczenie tyrystora dokladnie w czasie ujemnych przejsc przebiegu sygnalu g, ale zmieniajace sie w sposób ciagly czasy pojawiania sie impulsów powrotnych zapobiegaja ternu. Odkryto jednakze, ze przy pracy petli korekcji fazy ukladu odchylania linii, zawierajacej detektor fazy 74, filtr 76, komparator 70, generator impulso¬ wy 72 i uklad odchylania 140 linii przy wiekszych szybkosciach niz w petli zasilania zawierajacej komparator 86, filtr 88, komparator 80, wzmacniacz 82 i uklad regulatora 100, impulsy powrotne beda utrzymywane w zadowa¬ lajacej, stalej zaleznosci fazowej z synchronizowanym sygnalem A tak, ze nie wystepuje ujemny wplyw na zasilanie. Moze to byc latwo uzyskiwane na przyklad przez regulacje wartosci skladowych pojemnosciowych w filtrach 76, i 88. Zadowalajace dzialanie zarówno ukladu odchylania linii, jak i przelaczanego zasilacza mocy -zastalo osiagniete przcrzastosowanie stalej czasowafpe*K7 ki irdla petli kungktji fazowej i stalej czasowej petlf 400 Hz dla petli zasilania.Zastosowanie jedynie pojedynczego generatora 92 sygnalów piloksztaltnych w ukladzie z fig. 1 jest szcze¬ gólnie korzystne, gdy elementy ukladu odchylania linii i przelaczanego zasilacza sa wytwarzane na pojedynczej4 130 471 plytce ukladu scalonego. Dla przykladu w wykonaniu z fig. 1 wszystkie elementy zawarte w bloku 50 oznaczo¬ nym przerywana linia zostaly wytworzone na pojedynczej plytce ukladu scalonego, z wyjatkiem kilku elemen¬ tów reaktancyjnych filtrów, generatora sygnalów piloksztaltnych i generatora impulsowego. Zastosowanie jedy¬ nie jednego generatora sygnalów piloksztaltnych oszczedza miejsce na plytce i zmniejsza do minimum liczbe wtyków niezbednych do polaczenia dyskretnych elementów ukladu. Polaczenia wzajemne pomiedzy generato¬ rem 92 sygnalów piloksztaltnych i komparatorami 70 i 80 moga byc dogodnie wykonywane na samej plytce ukladu scalonego, przez co umozliwiaja skuteczne polaczenie tych dwóch zwiazanych ze soba ukladów telewi¬ zyjnych.Na fig. 3 jest przedstawiony szczególowy schemat generatora sygnalów piloksztaltnych petli korekcji fazy. Licznik 68 dostarcza synchronizowane impulsy do bazy tranzystora 310 detektora fazy 74. Tranzystor 310 jest polaczony w ukladzie wzmacniacza róznicowego za pomoca polaczenia jego emitera z emiterem tranzysto¬ ra 308 i z kolektorem tranzystora 420. Stale napiecie jest doprowadzane do bazy tranzystora 308 z dzielnika napieciowego, zawierajacego szeregowe polaczenie rezystora 302 i diod 304 i 306 wlaczonych pomiedzy zródlo napiecia zasilania ± i punkt o potencjale odniesienia (masa). Tranzystor 420 utrzymuje wzmacniacz róznicowy wstanie roboczym podczas wystepowania impulsów powrotnych, które sa podawane na baze tranzystora 420 z ukladu odchylania 140 linii poprzez koncówke 1 ukladu scalonego i rezystor 424. Dioda 422 jest wlaczona pomiedzy baze tranzystora 420 i mase, a emiter tranzystora 420 jest polaczony z masa.Pomiedzy kolektory tranzystorów 308 i 310 jest wlaczony symetryczny uklad pradowy. Tranzystor314 ma kolektor polaczony z kolektorem tranzystora 308 i emiter polaczony z napieciem zasilania ± poprzez rezys¬ tor 318. Tranzystor312 ma baze dolaczona do kolektora tranzystora 314, kolektor dolaczony do masy i emiter dolaczony do bazy tranzystora 314 ido napiecia zasilania! poprzez rezystor 320. Tranzystor 316 ma baze dolaczona do bazy tranzystora 314, emiter dolaczony do napiecia zasilania ± poprzez rezystor 322, a kolektor dolaczony do kolektora tranzystora 310. Symetryczny uklad pradowy laczy kolektory tranzystorów 310 i 316.Sygnal wyjsciowy, który odpowiada poziomowi DC1 z fig. 2c, jest dostarczany do koncówki 3 ukladu scalonego i do bazy tranzystora 334 komparatora 70. Kondensator 330 filtru jest wlaczony pomiedzy koncówke 3 ukladu scalonego i mase. Komparator 70 zawiera tranzystory 334 i 336 w ukladzie wzmacniacza róznicowego. Emiter tranzystora 334 jest dolaczony do emitera tranzystora 336 i do kolektora tranzystora 338 zródla pradowego.Emiter tranzystora 338 jest polaczony z napieciem zasilania ± poprzez rezystor 340, a jego baza jest dolaczona do napiecia odniesienia Vbi, które jest dostarczane przez zródlo odniesienia 400. Kolektor tranzystora 336 jest dolaczony do masy, a kolektor tranzystora 334 jest polaczony z generatorem impulsowym 72 i z masa poprzez rezystor 342. Generator impulsowy 72 dostarcza impulsy zasilania linii do ukladu odchylania 140 linii za pomoca koncówki 2 ukladu scalonego.Licznik 68 dostarcza synchronizowane impulsy do sterowanego ukladu ksztaltowania 90 impulsów i inwe- rera 350. Impulsy sygnalu A pokazane na fig. 2a sa dostarczane do sterowanego ukladu ksztaltowania 90 impul¬ sów. Sterowany uklad ksztaltowania 90 impulsów wytwarza wyjsciowe impulsy 8, które sa wlasciwe do zasilania generatora 92 sygnalów piloksztaltnych i w zaleconym wykonaniu impulsy B okreslaja cykl pracy w przyblize¬ niu 1:7. impulsy B sa dostarczane do bazy tranzystora 352, którego kolektor jest dolaczony do kolektora tranzystora 354 i do wyjsciowej koncówki 6 ukladu scalonego. Emiter tranzystora 352 jest dolaczony do bazy tranzystora 354 i do masy poprzez rezystor 356. Emiter tranzystora 354 jest dolaczony do masy. Generator syghalów piloksztaltnych jest uzupelniony przez tranzystor 362, który ma kolektor dolaczony do koncówki 6 ukladu scalonego, baze dolaczona do zródla napiecia odniesienia Vbi i emiter dolaczony do napiecia zasilania ± poprzez rezystor 364. Pomiedzy koncówke 6 ukladu scalonego i mase jest wlaczony kondensator 360.Podczas pracy na koncówce 6 ukladu scalonego jest uzyskiwany sygnal piloksztaltny dostarczany do bazy tranzystora 336 i do bazy tranzystora 370. Kolektor tranzystora 370 jest dolaczony do napiecia zasilania ±, a jego emiter jest dolaczony do kolektora tranzystora 372 i do bazy tranzystora 390 poprzez rezystor 376.Emiter tranzystora 372 jest dolaczony do masy poprzez rezystor 374, a baza jest dolaczona do napiecia odniesie¬ nia Vb2f które jest dostarczane przez zródlo odniesienia400. v Tranzystor 390 jest polaczony z tranzystorem 392 w ukladzie wzmacniacza róznicowego w celu utworze¬ nia komparatora 80. Emiter tranzystora 390 jest polaczony z emiterem tranzystora 392 i kolektorem tranzysto¬ ra 398 zródla pradowego. Baza tranzystora 398 jest dolaczona do zródla napiecia odniesienia Vbi, a jego emiter jest dolaczony do napiecia zasilania ± poprzez rezystor 397. Napiecie odniesienia V jest wytwarzane przez zródlo odniesienia 400 i podawane na baze tranzystora 392. Symetryczny uklad pradowy zawierajacy diode 394 i tranzystor 396 laczy kolektory tranzystorów 390 i 392. Kolektor tranzystora 390 jest dolaczony do anody diody 394 i do bazy tranzystora 396. Katoda diody 394 i emiter tranzystora 396 sa dolaczone do masy. Kolektor tranzystora 396 jest polaczony z kolektorem tranzystora 392, a sygnal uzyskiwany na tym polaczeniu jest do- We wzmacniaczu 82 kolektor tranzystora 410 jest dolaczony do napiecia zasilania ±, a jego emiter jest dolaczony do masy poprzez rezystor412 ido bazy tranzystora416 poprzez rezystor414. Emiter tranzysto¬ ra 416 jest dolaczony do masy, a jego kolektor jest dolaczony do napiecia zasilania ± poprzez rezystor 418 i koncówke 7 ukladu scalonego. Koncówka 7 ukladu scalonego jest dolaczona za pomoca kondensatora 118 do130 471 5 I uzwojenia pierwotnego transformatora 116 dyskretnego ukladu regulatora 100. Uzwojenie wtórne transformato¬ ra 116 jest dolaczone do elektrody sterujacej tyrystora 102. Nieregulowane napiecie B+ zawierajace skladowa sygnalu powrotu jest dostarczane do anody tyrystora 102 z ukladu odchylania 140 linii poprzez cewke 113.Uklad filtra zawierajacy szeregowe polaczenie kondensatora 114 i rezystora 112 oraz kondensator 111 jest pola¬ czony równolegle z glównym obwodem przewodzenia tyrystora 102. Katoda tyrystora 102 jest dolaczona do ukladu filtru i do jednej okladziny kondensatora 104, którego druga okladzina jest dolaczona do masy. Regulo¬ wane napiecie B+ uzyskiwane na katodzie tyrystora 102 jest dostarczane do ukladu odchylania 140 linii przez przewód 120 i do dzielnika napiecia zawierajacego rezystory 106 i 108, które sa polaczone równolegle z konden¬ satorem 104 filtru. Rezystor 110 jest wlaczony pomiedzy zaczep dzielnika napiecia i koncówke 4 ukladu scalo¬ nego.Komparator 86 zawiera tranzystory 430 i 432 polaczone w ukladzie wzmacniacza róznicowego. Emiter tranzystora 430 jest dolaczony do emitera tranzystora 432 i do kolektora tranzystora 444 zródla pradowego.Baza tranzystora 444 jest dolaczona do zródla napiecia odniesienia Vti, a jego emiter jest dolaczony do napie¬ cia zasilania ± poprzez rezystor 448. Baza tranzystora 432 jest spolaryzowana przez dolaczenie do kolektora tranzystora 446 i dp anody diody 406. Baza tranzystora 446 jest dolaczona do zródla napiecia odniesienia V^i, a jego emiter jest dolaczony do napiecia zasilania ± poprzez rezystor 449. Katoda diody 406 jest dolaczona do katody diody Zenera408, której anoda jest dolaczona do koncówki 8 ukladu scalonego. W tym wykonaniu koncówka 8 ukladu scalonego jest dolaczona do masy. Kolektor tranzystora 430 jest dolaczony do koncówki 5 ukladu scalonego i do kolektora tranzystora 434. Emiter tranzystora 434 jest dolaczony do masy poprzez szere¬ gowe polaczenie diody 438 i rezystora 440 oraz jest takze dolaczony do bazy tranzystora 436. Emiter tranzysto¬ ra 436 jest dolaczony do masy poprzez rezystor 442, a jego kolektor jest dolaczony do bazy tranzystora 434 i do kolektora tranzystora 432. Filtr 88 przedstawiony jako kondensator jest wlaczony pmiedzy koncówki 4 i 5 ukla¬ du scalonego.Polaczenie kolektorów tranzystorów 430 i 434 jest dolaczone do bazy tranzystora 380, którego kolektor jest dolaczony do napiecia zasilania ±. Emiter tranzystora 380 jest dolaczony do kolektora tranzystora 382 i do bazy tranzystora 390 za pomoca rezystora 378. Baza tranzystora 382 jest dolaczona do zródla napiecia odniesie¬ nia Vb 2, a jego emiter jest dolaczony do triasy poprzez rezystor 384.Licznik 68 dostarcza sygnaly synchronizowane wzgledem detektora fazy 74 i ukladu ksztaltowania 90 impulsów. Sterowany uklad ksztaltowania 90 impulsów dostarcza impulsy o czasie trwania okolo 8/is do tran¬ zystorów 352 i 354, które prowadza do rozladowania kondensatora 360 generatora sygnalów piloksztaltnych.Pomiedzy okresami przewodzenia tranzystorów 352 i 354 kondensator 360 jest ladowany przez tranzystor 362 w celu uzyskania sygnalu piloksztaltnego na przewodzie C, dostarczanego do komparatora 70 i tranzystora 370.Sygnaly A synchronizacji linii, które sa dostarczane do tranzystora 310 detektora fazy 74 sa porównywane ze stalym poziomem odniesienia na bazie tranzystora 308 podczas impulsu powrotnego na koncówce 1 ukladu scalonego. W tym czasie prad emitera jest dostarczany do tranzystorów 308 i 310. Detektor fazy 74 wytwarza prad, który jest filtrowany i pamietany jako poziom DC1 napiecia na kondensatorze 330 i jest dostarczany do drugiego wejscia komparatora 70. Kiedy narastajaca czesc sygnalu piloksztaltnego na bazie tranzystora 336 przekracza poziom DC1 napiecia, tranzystor 334 jest wprowadzany w stan przewodzenia i wyzwala generator impulsowy 72 sygnalem na przewodzie D. Generator impulsowy 72 wytwarza nastepnie impuls zasilania linii, który jest dostarczany do ukladu odchylania 140 linii za pomoca koncówki z ukladu scalonego. Mozna zauwa¬ zyc, ze ten uklad petli przez porównanie fazy impulsu powrotnego z impulsem synchronizacji linii i zmiane regulacji czasu wytwarzania impulsu zasilania linii w odpowiedzi na to bedzie utrzymywac sterowany synchro- nizm fazowy pomiedzy wejsciowymi impulsami synchronizacji linii i impulsami powrotnymi ukladu odchylania linii. Bledy fazowe miedzy tymi dwoma sygnalami beda kompensowane podczas kazdej linii wybierania w stop¬ niu okreslonym przez stala czasowa petli. Stala czasowa tego ukladu petli jest regulowana przez dobór wartosci kondensatora 330, który jest dolaczony do ukladu petli do koncówki 3 ukladu scalonego^ Jednoczesnie impulsy sterujace o modulowanej szerokosci sa uzyskiwane na koncówce 7 ukladu scalonego przez wzmacniacz 82 i sa stosowane do sterowania tyrystorem 102 zewnetrznego ukladu regulatora 100. Niere¬ gulowane napiecie B+, które zawiera skladowa impulsu powrotu, jest podawane na anode tyrystora 102 z ukla¬ du odchylania 100 linii. Gdy tyrystor 102 jest wlaczony, napiecie B+ jest podawane na regulowany kondensa¬ tor 104 poprzez tyrystor 102, który nadal przewodzi regeneracyjnie do chwili, gdy ujemny impuls powrotny wylaczy tyrystor 102. Filtrowane, regulowane napiecie B+ jest dostarczane dp ukladu odchylania 140 linii i do dalszej czesci ukladu odbiornika telewizyjnego. Regulowane napiecieB+ jest dostarczane równiez do dzielnika napieciowego zawierajacego rezystory 1061 108, a czesc podzielonego napiecia jest dostarczana do bazy tranzy¬ stora 436 komparatora 80. Tranzystor 430 jest polaczony w ukladzie integratora Millera w polaczeniu z konden- satorem filtnfM^ ne do bazy tranzystora 432. Napiecie stale moze byc wybrane przez podanie wymaganego napiecia odniesienia na anode diody Zenera 408 na koncówce 8 ukladu scalonego. W wykonaniu pokazanym na fig. 3 koncówka ta jest uziemiona. Porównanie regulowanej skladowej napiecia B+ ze stalym poziomem napiecia odniesienia powoduje wytworzenie napiecia Vp, które jest dostarczane do bazy tranzystora 380. Stala czasowa ukladu regulatora 100 jest sterowana przez dobór wlasciwej wartosci kondensatora filtru 88.6 130 471 Sygnal piloksztaltny, który pojawia sie na bazie tranzystora 370, jest laczony z napieciem Vp przez polaczenie tranzystorów 370 i 380 oraz rezystorów 376 i 378. Sygnal, który jest tworzony na bazie tranzysto¬ ra 390 zawiera sygnal piloksztaltny, który jest odniesieniem dla napiecia Vp, przy czym ten ostatni reprezentuje odchylke regulowanego napiecia B+ od pozadanego poziomu. Sygnal piloksztaltny bedzie dzieki temu przesu¬ wal sie do góry i do dolu przy zmianach napiecia Vp dla wskazania korekcji koniecznej dla regulowanego napiecia B+. Sygnal F na bazie tranzystora 390 jest pokazany na fig. 2 w zwiazku czasowym z innymi sygnalami w ukladzie.Sygnal piloksztaltny na bazie tranzystora 390 jest porównywany z ustalonym napieciem odniesienia V, które jest dostarczane do bazy tranzystora 392. Gdy sygnal piloksztaltny narastajacy liniowo przekracza po¬ ziom V, tranzystor 392 podtrzymuje stan przewodzenia i dodatni impuls sterujacy jest podawany do wzmacnia¬ cza 82 poprzez przewód E. Mozna zauwazyc, ze sygnal F (fig. 2f) narasta i maleje przy zmianach napiecia Vp, regulacja w czasie impulsu sterujacego na przewodzie E zmienia sie odpowiednio. Szerokosc impulsu na przewo¬ dzie E jest skutkiem tego modulowana w celu sterowania cyklem pracy tyrystora 102. W ten sposób uzyskiwana jest regulacja napiecia B+.Mozna zauwazyc, ze uklad z fig. 3 daje korzystna kombinacje ukladu odchylania linii i^ikladu regulacji napiecia na pojedynczej plytce ukladu scalonego przy wykorzystaniu jedynie siedmiu koncówek ukladu scalone¬ go do dolaczenia do ukladu odchylania 140 linii, dyskretnego ukladu regulatora 100 i kondensatorów 330, 360 i 88. Polaczenie pomiedzy generatorem 92 sygnalów piloksztaltnych, komparatorem 70 i komparatorem 80 jest wytworzone korzystnie na plytce ukladu scalonego. Zastosowanie zwyklego generatora sygnalów piloksztalt¬ nych zarówno dla ukladu odchylania linii i ukladu regulacji napiecia daje w efekcie wlasciwe wytwarzanie sygnalów zasilania linii i dobra regulacje napiecia B+ dla odbiornika telewizyjnego, jak równiez dogodne upako¬ wanie czesci tych ukladów na pojedynczej plytce ukladu scalonego.Zastrzezenia patentowe 1. Uklad regulacji napiecia i odchylania odbiornika telewizyjnego, zawierajacego uklad odchylania linii dolaczony do zródla nieregulowanego napiecia stalego i do zródla sygnalów synchronizacji linii, uklad sygna¬ lów zasilania linii zawierajacy petle synchronizacji fazowej, której wejscie jest dolaczone do zródla sygnalów synchronizacji linii i wyjscie impulsowe jest dolaczone do generatora sygnalów piloksztaltnych oraz petle korekcji fazy, której pierwsze wejscie jest dolaczone do ukladu odchylania linii i wyjscie jest dolaczone do ukladu odchylania linii, a drugie wejscie jest dolaczone do generatora sygnalów piloksztaltnych oraz uklad regulatora zawierajacy tyrystor majacy wejscie sygnalu sterujacego i drugie wejscie dolaczone do zródla nieregulo¬ wanego napiecia stalego i wyjscie regulowanego napiecia, do którego jest dolaczone jedno wejscie komparatora bledu, znamienny tym, ze zawiera komparator (80) petli zasilania polaczony szeregowo ze wzmacnia¬ czem (82) i majacy pierwsze wejscie dolaczone do wyjscia komparatora (86) bledu, a drugie wejscie dolaczone do generatora (92) sygnalów piloksztaltnych oraz wyjscie dolaczone poprzez wzmacniacz (82) do wejscia steru¬ jacego tyrystora ukladu regulatora (100). 2. Uklad wedlug zastrz. 1, znamienny tym, ze petla synchronizacji fazowej zawiera detektor fazy (74), którego pierwsze wejscie jest dolaczone do zródla sygnalów synchronizacji linii, a drugie wejscie jest dolaczone do ukladu odchylania (140) linii, komparator (70), którego pierwsze wejscie jest dolaczone do detek¬ tora fazy (74), a drugie wejscie jest dolaczone do generatora (92) sygnalów piloksztaltnych; generator impulso¬ wy (72) wlaczony miedzy wyjscie komparatora (70), a uklad odchylania (140) linii, petla zasilania zawiera komparator (80), którego pierwsze wejscie jest dolaczone do generatora (92) sygnalów piloksztaltnych, drugie wejscie i wyjscie sa dolaczone do ukladu odchylania (140) linii, i zródlo (84) napiecia odniesienia, kompara¬ tor (86) bledu, który ma pierwsze wejscie dolaczone do zródla (84) napiecia odniesienia i drugie wejscie dola¬ czone do regulowanego napiecia oraz filtr (88) wlaczony miedzy komparator (86) bledu a komparator (80) zasilania. 3. Uklad wedlug zastrz. 2, znamienny t y m, ze miedzy detektor fazy (74) a komparator (70) jest wlaczony filtr (76) petli korekcji fazy o stalej czasowej wiekszej niz stala czasowa petli zasilania. 4. Uklad wedlug zastrz. 1 albo 2, znamienny t y m, ze komparator (86) zawiera dwa^ tranzystory (430, 432) polaczone w ukladzie wzmacniacza róznicowego, a miedzy baze i kolektor tranzystora (430) jest wlaczony filtr (88) w postaci kondensatora. 5. Uklad wedlug zastrz. 4, znamienny tym, ze uklad regulatora (108), komparator (86) bledu, komparator (80) zsilania i wzmacniacz (82) stanowia petle przelaczanego zasilacza o stalej czasowej zaleznej od wartosci kondensatora filtru (88),130 471130 471 cvj ^r co ^ ^ ^ coi ^ £ Pracownia Poligraficzna UP PRL. Naklad 100 egz.Cena 100 zl PL PL PL PL