PL130407B1 - Synchronous error detector for two different pseudorandom codes - Google Patents

Synchronous error detector for two different pseudorandom codes Download PDF

Info

Publication number
PL130407B1
PL130407B1 PL22708980A PL22708980A PL130407B1 PL 130407 B1 PL130407 B1 PL 130407B1 PL 22708980 A PL22708980 A PL 22708980A PL 22708980 A PL22708980 A PL 22708980A PL 130407 B1 PL130407 B1 PL 130407B1
Authority
PL
Poland
Prior art keywords
output
circuit
input
linear
comparison
Prior art date
Application number
PL22708980A
Other languages
English (en)
Other versions
PL227089A1 (pl
Inventor
Andrzej Glowiak
Witold Wienskowski
Original Assignee
Wielkopolskie Zaklady Teleelek
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wielkopolskie Zaklady Teleelek filed Critical Wielkopolskie Zaklady Teleelek
Priority to PL22708980A priority Critical patent/PL130407B1/pl
Publication of PL227089A1 publication Critical patent/PL227089A1/xx
Publication of PL130407B1 publication Critical patent/PL130407B1/pl

Links

Landscapes

  • Detection And Prevention Of Errors In Transmission (AREA)

Description

***^ Int Cl. H04L 1/00 H03K 13/32 H04B 3/46 Twórcy wynalazku: Andrzej Glowiak, Witold Wienskowski jlkopolskie Zaklady Teleelekti Lerczewskiego "Telkom-Teletra", Poznan /Polaka/ Uprawniony z patentu: Wielkopolskie Zaklady Teleelektroniczne im. Gen. Karola Swie SYNCHRONICZNY DET3KT0R BLJD&W DLA DW&CH RÓZNYCH KODÓW PSEUDOPRZYPADKOWYCH Przedmiotem wynalazku jest synchroniczny detektor bledów dla dwócb róznych kodów pseudoprzypadkowych, zwlaszcza w urzadzeniach pomiarowych cyfrowych traktów liniowych, przy badaniu jakosci transmisji cyfrowej oraz zdalnej lokalizacji uszkodzonego lub wadli¬ wie pracujacego regeneratora* W znanym dotychczas przyrzadzie pomiarowym firmy francuskiej CIT-ALCAT3L, tak zwanym •'Coffret de messure", stosowany jest synchroniczny detektor bledów dla dwóch róznych ko¬ dów peudoprzypadkowych, który sklada sie z pietnastobitowego rejestru, ukladu porównania i licznika bledów z wyswietlaczem.Synchroniczny detektor bledów dla dwóch róznych kodów pseudoprzypadkowych z przyrza¬ du pomiarowego "Coffret de messure" nie posiada automatycznego przelaczania struktury ko¬ du, a przelaczanie odbywa sie za pomoca przelacznika recznego. Z tego wzgledu istnieje koniecznosc wzajemnego informowania jaka struktura kodu jest w danej chwili przekazywana w cyfrowy trakt liniowy przy wspólpracy dwóch przyrzadów na obu koncach mierzonego traktu.Dalsza wada powyzszego synchronicznego detektora bledów jest uklad wylawiania bledów, w których ilosc zliczanych bledów zalezy od ich rozlozenia w czasie. W przypadku pojawienia sie na wejsciu serii bledów kodu istnieje mozliwosc nie wykrycia bledów, jezeli pojawiaja sie one w odstepach 5 lub 6 bitów wzgledem siebie. Wskazywana przez wyswietlacz wielkosc stopy bledów jest wtedy trzykrotnie mniejsza od rzeczywistej.W innym znanym ukladzie do pomiaru jakosci transmisji tzn. pomiaru ilosci bledów transmisji wykorzystano generator tylko jednego kodu pseudoprzypadkowego. Sygnal z gene¬ ratora podawany jest z jednej strony na nadajnik linii, a z drugiej strony na uklad po¬ równania. Po przejsciu przez linie transmisyjna sygnal przyjmowany jest przez odbiornik linii, w którym zostaje wzmocniony i przekazany do ukladu porównania. Uklad porównania generuje impuls zliczony przez licznik bledów polaczony z ukladem wyswietlania. Uklad ten posiada pewne wady przy pomiarze jakosci transmisji dlugich linii transmisyjnych o duzej przeplywnosci. Pierwsza wada wynika z koniecznosci stosowania pomiaru linii transmisyjnej2 -- 130 407 vi petli i tym samym wydluzenia dwukrotnie mierzonej linii. Druga wada znanego uklaci jest koniecznosc stosowania korektora fazy odbieranego sygnalu przy pomiarze dlugich lirt.i transmisyjnych* ; W synchronicznym detektorze bledów dla dwóch róznych kodów pseudoprzypadkowych, we¬ dlug wynalazku jedno wejscie ukladu porównania polaczone jest z wyjsciem odbiornika: linii, drugie wejscie ukladu porównania polaczone jest z wyjsciem automatu liniowego. Wyjscie ukladu porównania polaczone jest z wejsciem ukladu licznika dziesietnego bledów sprzezo¬ nego z ukladem wyswietlacza oraz z sekwencyjnym ukladem sterujacym, wyjscie dekoder* sek¬ wencji charakterystycznej i wyjscie z odbiornika linii polaczone sa z wejsciami sekwen¬ cyjnego ukladu sterujacego. Jedno wyjscie sekwencyjnego ukladu sterujacego polaczone jest- z ukladem bramkujacym, a drugie wyjscie polaczone jest z ukladem przelaczania sprzezen zwrotnych w automacie liniowym.Celem wynalazku jest wyeliminowanie wad jakie posiadal dotychczasowy synchroniczny detektor bledów dla dwóch róznych kodów pseudoprzypadkowych. Nowy synchroniczny detektor bledów dla dwóch róznych kodów pseudoprzypadkowych zapewnia zliczanie wszystkich bledów pojawiajacych sie w kodzie wejsciowym, co poprawia radykalnie dokladnosc pomiaru stopy bledów transmisji sygnalów cyfrowych. Ma to szczególne znaczenie przy detekcji bledów powstalych od zaklócen zewnetrznych, poniewaz pojawiaja sie one podcza3 transmisji seryj¬ nie. Synchroniczny detektor bledów dla dwóch róznych kodów pseudoprzypadkowych wedlug wynalazku zastosowany w przyrzadzie pomiarowym do pomiaru jakosci transmisji znacznie upraszcza czynnosci manipulacyjne przy jego obsludze, jak równiez eliminuje koniecznosc porozumienia sie jaka struktura kodu jest w danej chwili przekazywana przy wspólpracy dwóch przyrzadów.Wynalazek zostanie blizej objasniony na przykladzie wykonania przedstawionym na ry¬ sunku, który przedstawia schemat blokowy synchronicznego detektora bledów dla dwóch róz¬ nych kodów pseudoprzypadkowych. Linia przerywana oddzielono bloki wchodzace w sklad auto¬ matu liniowego oraz bloki wchodzace w sklad sekwencyjnego ukladu sterujacego* Synchro¬ niczny detektor bledów pracuje synchronicznie wzgledem sygnalu kodu wejsciowego KW i cza- sowany jest zewnetrznym sygnalem zegara odbiorczego ZO. Obydwa sygnaly KW i ZO przekazy¬ wane sa do synchronicznego detektora bledów z odbiornika linii OL* Aktualna wartosc logiczna kazdego kolejnego elementu sygnalu kodu wejsciowego KW dodawana jest "raodulo 2" z wartoscia logiczna elementu kodu KA generowanego przez automat liniowy AL w ukladzie porównania UP* W wyniku dodawania "modulo 2" otrzymujemy sygnal bledu KB* 7/ momencie po¬ jawienia sie sygnalu bledu KB /wartosc logiczna f,1"/ nastepuje zatrzymanie pracy rejestru RR w automacie liniowym AL przez uklad bramkujacy UB* Stan ten utrzymuje sie tak dlugo, dopóki kod KA generowany przez automat liniowy AL nie osiagnie zgodnosci bitowej z kodem wejsciowym KW /zmiana wartosci logicznej sygnalu bledu KB z "1" na "O"/. Bledy KB poja¬ wiajace sie na wyjsciu ukladu porównania UP zliczane sa przez uklad licznika dziesiet- 2 nego bledów LB o pojemnosci 10 • Sygnal SP przepelnienia licznika LB wykrywany jest asynchronicznie przez przerzutnik typu MT" z wejsciem statycznym PT pracujacy jako dziel¬ nik przez dwa* Przerzutnik typu MT" PT zerowany jest sygnalem KM z ukladu monostabilnego UM pracu¬ jacego asynchronicznie wzgledem sygnalu zegara odbiorczego ZO* Z chwila uzyskania syn¬ chronizacji bitowej kodu KA generowanego przez automat liniowy AL z kodera wejsciowym KW nastepuje gwaltowne zmniejszenie ilosci bledów KB wystepujacych w jednostce czsCsu* Powo¬ duje to zatrzymanie lub znaczne zwolnienie pracy licznika dziesietnego bledów LB* Syg¬ nal KM z ukladu monostabilnego UM zeruje przerzutnik typu "TM PT* Sygnal wyjsciowy Q przerzutnika PT /logiczna "1"/ zezwala za pomoca ukladu bramkujacego UB na ciagla prace rejestru AR w automacie liniowym AL zgodnie z rytmem narzuconym przez sygnal zegara od¬ biorczego ZO* Stan wyjscia Q przerzutnika typu "T" PT badany jest przez uklad decyzji UD, który steruje uklad PS przelaczania sprzezen zwrotnych SA, SB w automacie liniowym AL* W przypadku niezgodnosci struktury sygnalu kodu KA generowanego przez automat liniowy AL ze struktura kodu wejsciowego KW nie wystapi bitowa synchronizacja* a stan wyjscia Q przerzutnika typu "T" PT utrzymuje sie jako logiczna "1u* W momencie wygenerowania przez130 407 3 automat liniowy AL sekwencji charakterystycznej /ciag jedynek/ nastepuje zmiana wartosci logicznej sygnalu na wyjsciu dekodera sekwencji charakterystycznej DS, co powoduje zmia¬ ne w ukladzie decyzji UD. Wskutek tego nastepuje przelaczenie rodzaju sprzezenia zwrotne¬ go z SA na SB lub odwrotnie w ukladzie przelaczania sprzezen zwrotnych PS, co jest rów¬ noznaczne ze zmiana struktury generowanego kodu KA, przez automat liniowy AL. Od tego mo¬ mentu cykl synchronizacji bitowej przebiega tak samo jak poprzednio* Od momentu osiagnie¬ cia synchronizacji bitowej licznik bledów LB zlicza wszystkie bledy KB wystepujace w syg¬ nale kodu wejsciowego KW.Zastrzezenie patentowe Synchroniczny detektor bledów dla dwóch róznych kodów psudoprzypadkowyoh skladajacy sie z automatu liniowego, z dekodera sekwenoji charakterystycznej, z ukladu porównania kodu wyjsciowego z kodem generowanym przez automat liniowy, z sekwencyjnego ukladu ste¬ rujacego oraz z lioznika dziesietnego bledów z wyswietlaczem» znamienny tym, ze jedno wejsoie ukladu porównania /UP/ polaczone jest z wyjsciem /KW/ odbiornika linii /OL/, drugie wejsoie ukladu porównania /UP/ polaczone jest z wyjsoierr /KA/ automatu li¬ niowego /AL/ natomiast wyjscie /KB/ ukladu porównania /UP/ polaczone jest z wejsciem ukladu lioznika dziesietnego bledów /LB/ sprzezonego z ukladem wyswietlacza /UW/ oraz z sekwencyjnym ukladem sterujacym /US/, natomiast wyjscie dekodera sekwencji charakterys¬ tycznej /DS/ i wyjscie /ZO/ z odbiornika linii /OL/ polaczone sa z wejsciami sekwencyj¬ nego ukladu sterujacego /US/, którego jedno wyjscie /Q/ polaczone jest z ukladem bramku¬ jacym /UB/, a drugie wyjscie polaczone jest z ukladem przelaczania sprzezen zwrotnych /PS/ w automacie liniowym /ALA130 407 Pracownia Poligraficzna UP PRL. Naklad 100 egz.Cena 100 zl PL

Claims (1)

1. Zastrzezenie patentowe Synchroniczny detektor bledów dla dwóch róznych kodów psudoprzypadkowyoh skladajacy sie z automatu liniowego, z dekodera sekwenoji charakterystycznej, z ukladu porównania kodu wyjsciowego z kodem generowanym przez automat liniowy, z sekwencyjnego ukladu ste¬ rujacego oraz z lioznika dziesietnego bledów z wyswietlaczem» znamienny tym, ze jedno wejsoie ukladu porównania /UP/ polaczone jest z wyjsciem /KW/ odbiornika linii /OL/, drugie wejsoie ukladu porównania /UP/ polaczone jest z wyjsoierr /KA/ automatu li¬ niowego /AL/ natomiast wyjscie /KB/ ukladu porównania /UP/ polaczone jest z wejsciem ukladu lioznika dziesietnego bledów /LB/ sprzezonego z ukladem wyswietlacza /UW/ oraz z sekwencyjnym ukladem sterujacym /US/, natomiast wyjscie dekodera sekwencji charakterys¬ tycznej /DS/ i wyjscie /ZO/ z odbiornika linii /OL/ polaczone sa z wejsciami sekwencyj¬ nego ukladu sterujacego /US/, którego jedno wyjscie /Q/ polaczone jest z ukladem bramku¬ jacym /UB/, a drugie wyjscie polaczone jest z ukladem przelaczania sprzezen zwrotnych /PS/ w automacie liniowym /ALA130 407 Pracownia Poligraficzna UP PRL. Naklad 100 egz. Cena 100 zl PL
PL22708980A 1980-10-02 1980-10-02 Synchronous error detector for two different pseudorandom codes PL130407B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PL22708980A PL130407B1 (en) 1980-10-02 1980-10-02 Synchronous error detector for two different pseudorandom codes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PL22708980A PL130407B1 (en) 1980-10-02 1980-10-02 Synchronous error detector for two different pseudorandom codes

Publications (2)

Publication Number Publication Date
PL227089A1 PL227089A1 (pl) 1982-04-13
PL130407B1 true PL130407B1 (en) 1984-08-31

Family

ID=20005315

Family Applications (1)

Application Number Title Priority Date Filing Date
PL22708980A PL130407B1 (en) 1980-10-02 1980-10-02 Synchronous error detector for two different pseudorandom codes

Country Status (1)

Country Link
PL (1) PL130407B1 (pl)

Also Published As

Publication number Publication date
PL227089A1 (pl) 1982-04-13

Similar Documents

Publication Publication Date Title
US3622877A (en) Apparatus for testing modulator demodulator units for transmission errors and indicating the errors per power of 10
JP3955824B2 (ja) クロックリカバリ回路およびクロックリカバリ方法
GB1275446A (en) Data transmission apparatus
GB2243269A (en) Decoding binary-coded transmissions
KR950005940B1 (ko) 클럭 감시 회로
US4385383A (en) Error rate detector
GB942183A (en) Improvements in or relating to data processing equipment
US4234953A (en) Error density detector
PL130407B1 (en) Synchronous error detector for two different pseudorandom codes
GB1318824A (en) Error-measurement systems
SE7408016L (pl)
US4538271A (en) Single parity bit generation circuit
CA2052811C (en) Framing bit sequence detection in digital data communication systems
SU1628215A1 (ru) Приемопередающее устройство данных
RU2017333C1 (ru) Устройство для контроля качества дискретных каналов связи
SU1674387A1 (ru) Устройство дл определени достоверности передачи дискретной информации
SU571005A2 (ru) Устройство дл контрол состо ни каналов св зи
SU570208A2 (ru) Устройство дл оперативного контрол каналов св зи
JPH0738630B2 (ja) デジタルパターンデコーダおよびデコード方法
JPH0450777B2 (pl)
SU1596492A1 (ru) Обнаружитель комбинаций двоичных сигналов
SU1693734A1 (ru) Устройство дл приема и передачи цифровой двоичной информации
SU959286A2 (ru) Устройство дл обнаружени ошибок бипол рного сигнала
SU1298930A1 (ru) Устройство дл контрол дискретного канала
SU1748275A1 (ru) Устройство дл приема и передачи двоичной информации