PL129292B2 - Network of generator of pulses with modelled distribution of intervals - Google Patents

Network of generator of pulses with modelled distribution of intervals Download PDF

Info

Publication number
PL129292B2
PL129292B2 PL23580582A PL23580582A PL129292B2 PL 129292 B2 PL129292 B2 PL 129292B2 PL 23580582 A PL23580582 A PL 23580582A PL 23580582 A PL23580582 A PL 23580582A PL 129292 B2 PL129292 B2 PL 129292B2
Authority
PL
Poland
Prior art keywords
generator
rom
memory
pulses
output
Prior art date
Application number
PL23580582A
Other languages
English (en)
Other versions
PL235805A2 (en
Inventor
Miroslaw Szymanski
Original Assignee
Wojskowa Akad Tech
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wojskowa Akad Tech filed Critical Wojskowa Akad Tech
Priority to PL23580582A priority Critical patent/PL129292B2/pl
Publication of PL235805A2 publication Critical patent/PL235805A2/xx
Publication of PL129292B2 publication Critical patent/PL129292B2/pl

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

Przedmiotem wynalazku jest uklad generatora impulsów o modelowanym rozkladzie odstepów, który ma zastosowanie do generowania cyfrowych przebiegów impulsowych o dowolnym modelowanym rozkladzie prawdopodobienstwa czasu odstepu pomiedzy kolejnymi impulsami. Rozwiazanie polega na transformacji, przez uklad pamieci typu ROM, wartosci liczbowych o rozkladzie równomiernym na wartosci liczbowe o modelowym rozkladzie, które sa z kolei przetwarzane na odstepy czasu miedzy impulsami w wyjsciowym ukladzie generatora impulsów.Stan techniki. Znane sa uklady i urzadzenia do generowania liczb przypadkowych podane w patencie polskim nr 76 979 oraz uklad generatora przebiegów przypadkowych o modelowanym rozkladzie statystycznym podany w patencie polskim nr 95 222. Istota dzialania rozwiazania pierwszego polega na wspólpracy generatora asynchronicznego z synchronicznym zegarem, nato¬ miast w drugim rozwiazaniu jako generator przebiegu losowego wykorzystano zródlo promieniot¬ wórcze polaczone przez uklady wzmacniaczy i selektora z generatorem funkcji modelujacej. Innym znanym przykladem moze byc generator o ukladzie amplitudy napiecia typu Raice'a i Rayleyghe'a opisany w artykule N. Ream „Simulation of amplitude and phase" The Radio and Electronic Engineer Vol 48 Nr 11 Nov. 1978.W wymienionych wyzej i innych znanych rozwiazaniach, dla kazdego modelu rozkladu przebiegu wyjsciowego, opracowane sa indywidualne metody i uklady generowania oraz przeksz¬ talcania sygnalu losowego. Niektóre modele rozkladów wymagaja zastosowania zlozonej kons¬ trukcji ukladowej. Dla prostych modeli wystepuja problemy stabilizacji parametrów pracy.Natomiast w przedstawionym wynalazku jeden i ten sam uklad moze byc wykorzystany do generowania losowych przebiegów róznorakich modeli przy zapewnieniu wysokiej stabilnosci parametrów.Istota wynalazku. Istota ukladu wedlug wynalazku polega na tym, ze pamiec odczytywalna o swobodnym dostepie jest polaczona wejsciami adresowymi z wyjsciami rejestru cyfrowego, nato¬ miast wyjscia danych tej pamieci polaczone sa wejsciem zapisu licznika binarnego, którego wyjscie polaczone jest z ukladem monowibratora, generujacego impulsy wyjsciowe, oraz wejsciem zegaro¬ wym rejestru cyfrowego, przy czym do licznika binarnego jest wlaczony bezposrednio generator impulsów.2 129292 Zaprojektowany uklad wedlug wynalazku umozliwia generacje impulsów o modelowym rozkladzie czasu odstepu. Dzieki zastosowaniu reprogramowanej pamieci danych, jako elementu modelujacego, mozliwe jest wykorzystanie tego ukladu do generowania impulsów o róznych znanych i czesto spotykanych modelach np. wykladniczych, Poissona badz okreslonych ekspery¬ mentalnie, rozkladu czasu odstepu badz czasu trwania impulsów. Zastosowanie elementów cyfro¬ wych duzej skali integracji zapewnia wysoka stabilnosc parametrów statycznych generowanych impulsów, a takze pozadana czesto w badaniach powtarzalnosc przebiegów.Objasnienie rysunku. Wynalazek zostal blizej wyjasniony na rysunku przedstawiajacym sche¬ mat blokowy ukladu.Przyklad wykonania wynalazku. W sklad ukladu wedlug wynalazku wchodzi sumator modulo dwa M, rejestr cyfrowy R, pamiec odczytywalna o swobodnym dostepie ROM z wejsciem adreso¬ wym A i wyjsciami danych D, licznik binarny L, generator impulsów G, uklad monowibratora J, wejscie ustawiajace licznika Wu, wyjscie generowanych impulsów Wy.Wyjsciowe impulsy generatora G zliczane sa przez licznik L do momentu przepelnienia.Z chwila przepelnienia licznika zostaje podany sygnal zegarowy na wejscie taktujace rejestru cyfrowego R. Sprzezenie zwrotne wyjsc rejestru R z wejsciem poprzez sumator modulo dwa M spowoduje, ze po kazdym impulsie taktujacym, wyjsciowy stan rejestru R ustala sie w sposób pseudolosowy. Wyjsciowe sygnaly rejestru adresuja pamiec ROM. Jezeli kolejne slowa, komórki pamieci beda zapisane liczbami wartosci odwrotnej funkcji dystrybuanty modelowanego rozkladu, to adresowanie pamieci sygnalami o wartosciach pseudolosowych powoduje,ze wyjsciowe sygnaly pamieci przedstawiaja soba liczby o modelowanym rozkladzie. Te sygnaly ustalaja poczatkowo wartosc licznika L, którego zawartosc zwiekszaja kolejne impulsy generatora G, az do nastepnego przepelnienia. Odstep miedzy kolejnymi impulsami na wyjsciu monowibratora J, okreslony jest wiec przez kolejne wyjsciowe sygnaly pamieci ROM i ma charakter pseudolosowy.Zastrzezenie patentowe Uklad generatora impulsów o modelowanym rozkladzie odstepów, w sklad którego wchodzi generator taktu, rejestr cyfrowy z liniowym sprzezeniem zwrotnym, pamiec typu ROM, licznik binarny, monowibrator, znamienny tym, ze pamiec odczytywalna o swobodnym dostepie (ROM) jest polaczona wejsciami adresowymi (A) z wyjsciami rejestru cyfrowego (R), natomiast wyjscia danych (D) tej pamieci (ROM) polaczone sa z wejsciem zapisu licznika binarnego (L), którego wyjscie polaczone jest z ukladem monowibratora (J) generujacego impulsy wyjsciowe (Wy) oraz z wejsciem zegarowym rejestru cyfrowego (R), do którego jest wlaczony sumator modulo dwa (M), natomiast do licznika binarnego (L) wlaczony jest bezposrednio generator impulsów (G).Pracownia Poligraficzna liP PRL. Naklad 100 egz.Cena 100 zl PL

Claims (1)

1. Zastrzezenie patentowe Uklad generatora impulsów o modelowanym rozkladzie odstepów, w sklad którego wchodzi generator taktu, rejestr cyfrowy z liniowym sprzezeniem zwrotnym, pamiec typu ROM, licznik binarny, monowibrator, znamienny tym, ze pamiec odczytywalna o swobodnym dostepie (ROM) jest polaczona wejsciami adresowymi (A) z wyjsciami rejestru cyfrowego (R), natomiast wyjscia danych (D) tej pamieci (ROM) polaczone sa z wejsciem zapisu licznika binarnego (L), którego wyjscie polaczone jest z ukladem monowibratora (J) generujacego impulsy wyjsciowe (Wy) oraz z wejsciem zegarowym rejestru cyfrowego (R), do którego jest wlaczony sumator modulo dwa (M), natomiast do licznika binarnego (L) wlaczony jest bezposrednio generator impulsów (G). Pracownia Poligraficzna liP PRL. Naklad 100 egz. Cena 100 zl PL
PL23580582A 1982-04-01 1982-04-01 Network of generator of pulses with modelled distribution of intervals PL129292B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PL23580582A PL129292B2 (en) 1982-04-01 1982-04-01 Network of generator of pulses with modelled distribution of intervals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PL23580582A PL129292B2 (en) 1982-04-01 1982-04-01 Network of generator of pulses with modelled distribution of intervals

Publications (2)

Publication Number Publication Date
PL235805A2 PL235805A2 (en) 1983-01-31
PL129292B2 true PL129292B2 (en) 1984-04-30

Family

ID=20012075

Family Applications (1)

Application Number Title Priority Date Filing Date
PL23580582A PL129292B2 (en) 1982-04-01 1982-04-01 Network of generator of pulses with modelled distribution of intervals

Country Status (1)

Country Link
PL (1) PL129292B2 (pl)

Also Published As

Publication number Publication date
PL235805A2 (en) 1983-01-31

Similar Documents

Publication Publication Date Title
US3984668A (en) Method for generating pseudo-random bit sequence words and a device for carrying out the method
US4675546A (en) Edge programmable timing signal generator
KR910005064A (ko) 제어신호 발생 방법 및 장치
JPH1027088A (ja) 乱数発生装置および乱数発生方法
US20070150531A1 (en) Apparatus and method for generating random number using digital logic
PL129292B2 (en) Network of generator of pulses with modelled distribution of intervals
CN109669669A (zh) 误码生成方法及误码生成器
US4998263A (en) Generation of trigger signals
RU2133552C1 (ru) Генератор импульсов с нормированным фазовым шумом
RU2120179C1 (ru) Генератор белого шума (варианты)
RU2261525C1 (ru) Генератор импульсов случайной длительности
KR970705760A (ko) 클럭 신호의 논리적인 결합에 의한 전자회로 테스팅 방법, 및 이러한 테스팅용 장치를 구비한 전자회로(A method for testing an electronic circuit by logically combining clock signals, and an electronic circuit provided with facilities for such testing)
RU1826128C (ru) Генератор псевдослучайных последовательностей
RU2030105C1 (ru) Генератор псевдослучайных последовательностей
US20060098500A1 (en) Truly random number generating circuit and method thereof
RU2030104C1 (ru) Генератор псевдослучайных последовательностей
SU389501A1 (ru) Генератор псевдослучайных сигналов
SU1679643A1 (ru) Устройство для имитации дроблений двоичного сигнала
SU903873A1 (ru) Генератор случайных чисел моделировани генеральной совокупности по объектам выборочной совокупности
RU2081451C1 (ru) Генератор последовательностей случайных чисел
Hori et al. Stochastic computing chip for measurement of manhattan distance
KR102077401B1 (ko) 인버터 셀의 강도를 이용한 실난수 발생기
SU1280619A1 (ru) Генератор псевдослучайных чисел
JPH01206718A (ja) 乱数発生器
SU477413A1 (ru) Устройство дл формировани тестов