PL116791B2 - System for multiplying electric pulses - Google Patents

System for multiplying electric pulses Download PDF

Info

Publication number
PL116791B2
PL116791B2 PL21740179A PL21740179A PL116791B2 PL 116791 B2 PL116791 B2 PL 116791B2 PL 21740179 A PL21740179 A PL 21740179A PL 21740179 A PL21740179 A PL 21740179A PL 116791 B2 PL116791 B2 PL 116791B2
Authority
PL
Poland
Prior art keywords
input
pulses
output
pulse counter
gate
Prior art date
Application number
PL21740179A
Other languages
English (en)
Other versions
PL217401A2 (pl
Inventor
Tadeusz Kornas
Original Assignee
Inst Avtomatiki Syst Energ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inst Avtomatiki Syst Energ filed Critical Inst Avtomatiki Syst Energ
Priority to PL21740179A priority Critical patent/PL116791B2/pl
Publication of PL217401A2 publication Critical patent/PL217401A2/xx
Publication of PL116791B2 publication Critical patent/PL116791B2/pl

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Description

Przedmiotem wynalazku jest uklad do mnozenia liczby impulsów elektrycznych, stosowany w urzadze¬ niach, w których wymagane jest mnozenie impulsów o dowolnym ksztalcie i czestotliwosci przez stala okreslona liczbe, na przyklad w cyfrowym mierniku kata przesuniecia fazowego dwóch wielkosci analogowych.Znany jest z polskiego opisu patentowego nr 104022 uklad z nastawiana iloscia generowanych impul¬ sów. Zawiera on przerzutniki statyczne, których wejscia polaczone sa z przelacznikiem startu i ukladem przepelnienia stanu, zas wyjscia poprzez bramki logiczne z wielowyjsciowym przerzutnikiem. Jedno z wyjsc przerzutnika wielowyjsciowego polaczone jest poprzez bramke logiczna, z wejsciem taktujacym licznika nastawnego, zas inne wyjscie tego przerzutnika jest polaczone poprzez bramke logiczna z wyjsciem genera¬ tora impulsów.Celem wynalazku jest zbudowanie ukladu, zapewniajacego zwielokrotnienie ilosci impulsów w zada¬ nym zakresie.W ukladzie wedlug wynalazku wejsciowe impulsy elektryczne o okreslonej liczbie sa wprowadzane do monostabilnego przerzutnika, który jest polaczony z wejsciem zerujacym binarnego licznika impulsów.Wyjscia licznika impulsów sa polaczone z wejsciami deszyfratora, którego wyjscia sa doprowadzone, poprzez przelacznik wielopozycyjny do wejscia bramki logicznej a do drugiego wejscia tej bramki sa doprowadzone impulsy elektryczne z generatora impulsów. Wyjscie bramki logicznej, stanowiace wyjscie ukladu, jest polaczone z wejsciem taktujacym binarnego licznika impulsów.Na wyjsciu ukladu otrzymuje sie impulsy, których liczba jest okreslona, uprzednio zaprogramowanaza pomoca wielopozycyjnego przelacznika, wielokrotnoscia liczby impulsów wejsciowych.Przedmiot wynalazku jest objasniony w przykladzie wykonania na rysunku, który przedstawia schemat blokowy ukladu.Na wejscie przerzutnika monostabilnego 1 doprowadza sie wejsciowe impulsy prostokatne. Wyjscie przerzutnika 1jest polaczone z wejsciem zerujacym Z binarnego licznika impulsów 2, którego wyjscieAtD sa polaczone z odpowiednimi wejsciami dziesietnego deszyfratora 3. Jedno z wyjsc 0-^-9, deszyfratora 3, wybrane zaleznie od zadanego stopnia zwielokrotnienia liczby impulsów wejsciowych, poprzez wielopozy¬ cyjny przelacznik 4 polaczone jest z jednym wejsciem logicznej bramki 5, natomiast na drugie wejscie tej bramki doprowadza sie impulsy z generatora impulsów prostokatnych 6. Wyjscie logicznej bramki 5, stanowiace wyjscie ukladu, ma polaczenie z wejsciem taktujacym binarnego licznika impulsów 2.2 116 791 Na wyjsciu bramki logicznej 5 pojawiaja sie impulsy prostoskatne, których liczba jest okreslona, poprzednio zaprogramowana za pomoca wielopozycyjnego przelacznika 4, wielokrotnoscia liczby impulsów wejsciowych.W czasie trwania jednego okresu prostokatnych impulsów wejsciowych na wyjsciu ukladu pojawiaja sie impulsy z generatora impulsów prostokatnych 6.Impulsy te sa zliczane przez binarny licznik impulsów 2. Jezeli zawartosc binarnego licznika impulsów 2, po deszyfracji w ukladzie dziesietnego deszyfratora 3, bedzie odpowiadac okreslonemu zadanemu polozeniu wielopozycyjnego przelacznika 4 nastapi zablokowanie wyjscia logicznej bramki 5.Na poczatku nastepnego okresu trwania prostokatnych impulsów wejsciowych stan binarnego licznika impulsów 2 zostaje wyzerowany i cykl powielania powtarza sie.Stopien zwielokrotnienia liczby impulsów wejsciowych od 0-H9 wybiera sie poprzez odpowiednie ustawienie wielopozycyjnego przelacznika 4.Zastrzezenie patentowe Uklad do mnozenia liczby impulsów elektrycznych, zawierajacy licznik impulsów, przerzutnik, przela¬ cznik, bramke oraz generator impulsów, przy czym wyjscie generatora impulsów jest przylaczone do wejscia bramki logicznej a wyjscie bramki jest polaczone z wejsciem taktujacym licznika impulsów, znamienny tym, ze impulsy wejsciowe sa wprowadzane do przerzutnika monostabilnego (1), polaczonego z wejsciem zeruja¬ cym (Z) licznika impulsów (2), którego wyjscia (A-D) sa polaczone z wejsciami deszyfratora (3) a wyjscia (O-S-9) deszyfratora (3) sa doprowadzone poprzez przelacznik (4) do drugiego wejscia bramki logicznej (5).WE! ;t M 2 i a s s_Q_r ? D l- : 9 ) WY i—'—i L6J Prac. Poligraf. UP PRL. Naklad 120 egz.Cena 100 zl PL

Claims (1)

1. Zastrzezenie patentowe Uklad do mnozenia liczby impulsów elektrycznych, zawierajacy licznik impulsów, przerzutnik, przela¬ cznik, bramke oraz generator impulsów, przy czym wyjscie generatora impulsów jest przylaczone do wejscia bramki logicznej a wyjscie bramki jest polaczone z wejsciem taktujacym licznika impulsów, znamienny tym, ze impulsy wejsciowe sa wprowadzane do przerzutnika monostabilnego (1), polaczonego z wejsciem zeruja¬ cym (Z) licznika impulsów (2), którego wyjscia (A-D) sa polaczone z wejsciami deszyfratora (3) a wyjscia (O-S-9) deszyfratora (3) sa doprowadzone poprzez przelacznik (4) do drugiego wejscia bramki logicznej (5). WE! ;t M 2 i a s s_Q_r ? D l- : 9 ) WY i—'—i L6J Prac. Poligraf. UP PRL. Naklad 120 egz. Cena 100 zl PL
PL21740179A 1979-07-25 1979-07-25 System for multiplying electric pulses PL116791B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PL21740179A PL116791B2 (en) 1979-07-25 1979-07-25 System for multiplying electric pulses

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PL21740179A PL116791B2 (en) 1979-07-25 1979-07-25 System for multiplying electric pulses

Publications (2)

Publication Number Publication Date
PL217401A2 PL217401A2 (pl) 1980-06-16
PL116791B2 true PL116791B2 (en) 1981-06-30

Family

ID=19997681

Family Applications (1)

Application Number Title Priority Date Filing Date
PL21740179A PL116791B2 (en) 1979-07-25 1979-07-25 System for multiplying electric pulses

Country Status (1)

Country Link
PL (1) PL116791B2 (pl)

Also Published As

Publication number Publication date
PL217401A2 (pl) 1980-06-16

Similar Documents

Publication Publication Date Title
PL116791B2 (en) System for multiplying electric pulses
US3826901A (en) Time multiplexed rate multiplier
JPS5652438A (en) Decoding circuit
SU613504A1 (ru) Делитель частоты с переменным коэффициентом делени
JPS5714922A (en) Storage device
JPS55143825A (en) Digital phase shifter
SU452056A1 (ru) Генератор пр моугольных импульсов
SU537425A1 (ru) Устройство дл изменени частоты с заданной скоростью
JPS5512570A (en) Control system for memory element
JPS6432722A (en) Parallel/serial converting circuit
JPS55159183A (en) Digital control unit
SU1427384A1 (ru) Цифровое вычислительное устройство гибридных вычислительных машин
SU843194A1 (ru) Формирователь двоичных и четвертич-НыХ пОСлЕдОВАТЕльНОСТЕй
SU809036A1 (ru) Устройство дл определени сере-диНы ВРЕМЕННОгО иНТЕРВАлА
SU686029A1 (ru) Устройство дл определени разности двух чисел
SU930626A1 (ru) Устройство дл задержки импульсов
SU1430954A1 (ru) Множительно-делительное устройство
SU1172004A1 (ru) Управл емый делитель частоты
SU1043614A1 (ru) Генератор функций Уолша
SU754405A1 (ru) Преобразователь десятичного кода в двоичный код1
SU1487154A1 (ru) Генератор кодовых последовательностей
SU1121782A1 (ru) Делитель частоты следовани импульсов
SU841049A1 (ru) Ячейка пам ти дл регистра сдвига
SU1596453A1 (ru) Делитель частоты следовани импульсов
SU718931A1 (ru) Счетчик по модулю восемь