SU1427384A1 - Цифровое вычислительное устройство гибридных вычислительных машин - Google Patents

Цифровое вычислительное устройство гибридных вычислительных машин Download PDF

Info

Publication number
SU1427384A1
SU1427384A1 SU864130308A SU4130308A SU1427384A1 SU 1427384 A1 SU1427384 A1 SU 1427384A1 SU 864130308 A SU864130308 A SU 864130308A SU 4130308 A SU4130308 A SU 4130308A SU 1427384 A1 SU1427384 A1 SU 1427384A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
search
output
vector
outputs
Prior art date
Application number
SU864130308A
Other languages
English (en)
Inventor
Кондрат Иосифович Гищак
Николай Михайлович Лещенко
Original Assignee
Институт Проблем Моделирования В Энергетике Ан Усср
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Институт Проблем Моделирования В Энергетике Ан Усср filed Critical Институт Проблем Моделирования В Энергетике Ан Усср
Priority to SU864130308A priority Critical patent/SU1427384A1/ru
Application granted granted Critical
Publication of SU1427384A1 publication Critical patent/SU1427384A1/ru

Links

Landscapes

  • Complex Calculations (AREA)

Abstract

Устройство относитс  к вычислительной технике, в частности к гибридным вычислительным машинам, управ- л ющим процессом решени  - отыскани  минимума некоторой целевой функции, и может быть использовано в различ- ных област х народного хоз йства дл  решени  динамических задач нелинейного программировани , например при управлении технологическими процессами или автоматизации экспериментов. Уст

Description

к
Ч
СО 00 4
рбйство, с целью повышени  быстродействи  и расширени  функциональных возможностей за счет решени  нелинейных и динамических задач, содержит генератор 1 тактовых сигналов:, блок 2 формировани  реверса направлени  поиска, счетчик 3 направлений, блок 4 формировани  направлений поиска , состо щий ИЗ триггера 5 реверса, узла 6 пам ти, управл емого инвертора 7 направлений, блок 10 переключени  поиска, К формирователей 11 компонент результирующего вектора, формирователь 12 признака максимального значени  компоненты вектора, блок 13 управлени , что позвол ет после цикла покоординатного поиска осуществл ть поиск по сформированному вектору результирующего направлени . Тем самым ускор етс  процесс поиска в случае нелинейных задач, характеризующихс  овражным характером целевой функции, а также расшир ютс  возможности решени  нелинейных динамических задач 6 нл
1
Изобретение относитс  к области вычислительной техники, в частности устройствам гибридных вычислительных машин с непосредственно св занными аналоговой и цифровой част ми, в которых цифровое вычислительное устройство управл ет процессом решени , сведенного к отысканию минимумов некоторой целевой функции - Изобретение может быть использовано в различных област х народного хоз йства, где примен етс  гибридна  вычислительна  техника дл  решени  динамических задач нелинейного программировани , например при управлении технологическими процессами или автоматизации экспериментов .
Целью изобретени   вл етс  повьш1е- ние быстродействи  и расширение функ циональных возможностей за счет решени  нелинейных и динамических задач.
На фиг. 1 показан пример реализации цифрового вычислительного устройства гибридных вычислительных машин; на фиг. 2 - граф работы блока формировани  реверса и изменени  направлени  поиска; на фиг. 3 - таблица программировани  дл  узла1 6 пам ти; на фиг. 4 - пример реализации переключени  поиска; на фиг. 5 - пример реализации формировател  компоненты результирующего вектора; на фиг. 6 - пример реализации блока управлени  на ПЗУ, таблица программировани .
Цифровое вычислительное устройство гибридных вычислительных машин (фиг. 1) содержит генератор 1 тактовых сигналов, блок 2 формировани  реверса и изменени  направлени  поиска , счетчик 3 направлений, блок 4 формировани  направлений поиска, триггер 5 реверса, узел 6 пам ти, управл емый инвертор 7 направлений, информационные выходы 8(1),...,8(К) уст- ройства, информационный вход 9 устройства , блок 10 переключени  поиска , формирователи 11 (1), ...,11(К) компонент результирующего вектора, формирователь 12 признака максимального значени  компоненты вектора, блок 13 управлени , выход 14 режима поиска устройства, 15(1),...,15(К) - компонент вектора результирующего направлени  устройства.
Генератор 1 тактовых сигналов предназначен дл  формировани  двух стабильных последовательностей тактирующих сигналов: - на первом выходе и Сц - на втором выходе. Причем f-j. Сц- Генератор тактовых сигналов может быть выполнен по известным принципам на основе мультивибратора с кварцевой стабилизацией частоты генерации и последующего ее делени  .
Блок 2 предназначен дл  формировани  команд изменени  направлени  поиска и реверса р движени  в заданном направлении S в зависимости от входного сигнала G , знак которого соответствует знаку изменени  целевой функции. Блок логики поиска может быть выполнен по известным принципам , а его работа может быть описана графом, приведенньм на фиг. 2, гце 5, G - входные сигналы; Р вырабатываемые команды в соответству- ющих состо ни х.
Узел 6 пам ти может быть выполнен в виде посто нного запоминаюодего устройства (ПЗУ) на К п-разр дных слов, предстарл юп их направлени  поиска S ( О,..., К-1), в качестве которых используетс  система функций Уолша-Адамара, обладагасцих взаимной ортогональностью. На фиг. 3 показана таблица программировани  ПЗУ, например типа К155РЕЗ, дл  случа  К п 8.
Управл емый инвертор 7 направлений предназначен дл  умножени  компонент вектора S на сигнал знака движени  в заданном направлении, поступающий на управл ющий вход. Управл емый инвертор направлений может быть выполнен по, известной схеме из стандартных элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, ко-20 выходы которых объединены с помощью
личество которых будет оответство- вать числу компонент вектора S .
Блок 10 предназначен дл  формировани  сигнала д)-переключени  процесса поиска в гибридной ЭВМ с записанных в узле пам ти координатных направлений S на формируемое в результате цикла координатного поиска направле- ние S . На фиг. 4 приведен пример реализации блока 10. Он может быть выполнен по известным принципам и содержит D-триггер 16. Причем первьм входом блока 10 переключени  поиска  вл етс  J-вход JK-триггера 17, а вторым входом - тактовый С-вход D-триг- гера 16, выход которого соединен с R-входом JK-триггера. Входы S, С, К триггера 17 объединены и через резистор R соединены с шиной питани . Выходы Q и Q JK-триггера  вл ютс  соответственно первым и вторым выходом блока 10 переключени  поиска, причем выход Q соединен также с D-входом D-триггера.
Формирователи 11(1),...,11(п) компонент результирующего вектора предназначены дл  формировани  компонент вектора 5. Каждый из них может быть выполнен по известному принципу, пример реализации которого приведен на фиг. 5. Формирователь компоненты реализующего вектора содержит коммутатор 18, реверсивный счетчик 19, регистр 20 сдвига. Выходы коммутатора 18 А1 и АО соединены соответственно с входами пр мого и инверсного счета реверсивного счетчика 19, выход восьми старших разр дов которого соединены с соответствующими входами регистра 20 сдвига. Входы С и S1 регистра сдвига, а также вход R реверсивного счетчика 19  вл ютс  управл ющими входами формировател  компоненты результирующего вектора, а выходами  вл ютс  выходы регистра 20 сдвига . Причем входы S(, и R последнего через резисторы R соединены с шиной питани , а вход D - заземлен.
Формирователь 12 предназначен дл 
формировани  флагового сигнала N, указывающего, что величина одной из компонент вектора s после сдвига приобрела максимально возможное значение . Формирователь флага может быть выполнен по известным принципам как -. в виде дешифратора на ПЗУ, так и в виде набора элементов ИСКЛЮЧАЮЩЕЕ ИЛИ,
0
5
схемы ИЛИ и  вл ютс  выходом формировател  12.
Блок 13 управлени  предназначен дл  формировани  сигналов, поступа- 5 ющих на входы формирователей 11(1), . .., 11(п) компонент результирующего вектора. Блок управлени  может быть реализован по известным принципам на ПЗУ, например таблица программировани  которого приведена на фиг. 6. Причем вход D1 микросхемы  вл етс  . тактирующим входом, D2 - первь1м, а D3 - третьим входом схемы управлени . Входы D4, D5, V заземлены, а выходы Q1, Q2, Q3 -  вл ютс  соответственно С, S1, R - управл ющими выходами блока 13 управлени .
Предлагаемое цифровое вычислительное устройс тво гибридных вычислительных машин работает следующим образом .
В составе гибридной вычислительной машины цифровое вычислительное устройство управл ет процессом отыскани  значений переменных, которым соответствует минимальное значение некоторой целевой функции. С этой целью последн   строитс  по услови м задачи таким образом, чтобы ее минимумы соответствовали исковым решени м. Отыскиваемые минимумы могут иметь как локальный, так и глобальный характер, что и определ ет соответственно момент нахождени  локального или глобального решени  исходной задачи.
Траектори  движени  точки поиска, а следовательно, и скорость отыскани  решени , определ ютс  видом целевой функции (ее овражностью), за- ;
0
5
0
5
5142
вис щим от условий задачи, и алгоритм поиска. Реалиэуемьй устройством алгоритм представл ет собой комбинацию уже упом нутого координатного поиска и ускоренного по направлению S«, которое определ етс  как вектор результирующего продвижени  за цикл координатного поиска. Причем каждый цикл
координатного поиска в направлении S завершаетс  изменением переменных в найденном результирующем направлении 8. Движение в направлении S , как и в направлении S , осуществл етс  до достижени  минимума целевой функции. Совпадение результирующего продвижени  S с осью оврага позвол ет значительно повысить общую скорость движени  точки поиска к искомому минимуму в случае овражного характера целевой функции.
Определение результирующего продвижени  S (S,...,S) сводитс  к алгебраическому суммированию изменений отдельных переменных в каждом направлении S , т.е.
s
,
где ut - врем  движени  в направле- НИИ S .
Указанное суммирование, учитыва  посто нную скорость Vjj изменени  переменных сводитс  к подсчету с помощью реверсивных счетчиков некоторых тактовых сигналов с равление счета определ етс  соответствующими компонентами Х;.
Рассмотрим более подробно работу цифрового вычислительного устройства гибридных вычислительных машин по функциональной схеме на фиг. 1.
Входной сигнал устройства (J содержит информацию об убывании ((j 0) или возрастании (0 1) во времени значени  целевой функции при изменении переменных в вырабатыва:емых на
3Q Блок 13 управлени  в этом режиме по сигналам Т осуществл ет перезапись информации с реверсивного счетчика 19 в регистр 20 сдвига.
После перебора всех К направлений
35 S на выходах сдвиговых регистров Причем нап- сформируютс  компоненты ( ...,п), величины которых пропорциональны результирующему изменению соответствующих переменных, а знак 40 равен знаку продвижени  в заданном направлении . Далее счетчик 3 направлений по перепаду сигнала с высокого на низкий уровень, поступающему на первый вход блока 10 переключени  по45 иска, взводит ее, в результате чего на выходе 14 по вл етс  сигнал высокого уровн  ей 1, одновременно поступающий на вход установки в нуль счетчика 3 направлений и удерживавыходах устройства направлени х S или S. Причем сигнал о на выходе
режима поиска устройства 14 определ - ющий его в исходном состо нии. Одно- ет режим поиска по выбранным S направлени м (со ° 0) на выходах 8(1), ...,8(п) или сформированному вектору S направлени  (СО 1) на выходах 15(1),...,15(п).
Блок 2 при возрастании целевой функции (G 1 - высокий уровень) по сигналам на тактовом входе формирует на своих выходах команды перевременно с сигналом высокого уровн  на первом выходе блока 10 переключени  поиска, на его втором выходе формируетс  инверсный сигнал низкого 55 уровн , поступающий на первый вход блока 13 управлени . При этом по сигналам t g, на тактовом входе блок уп-. равлени  осуществл ет управление нормализацией накопленных значений вехода на новое направление поиска 9 и реверса направлений р согласно приведенному на фиг. 2 графу. При убывании целевой функции (G О - низкий уровень) формирование команд и р не происходит и на выходах устройства 8(1),.,.,8(п) удерживаетс  направление S .
В режиме поиска по координатным направлени м S ( 0) компоненты X ,.. f VI поступают на входы формирователей 11( 1),...,11(К) компонент результирующего вектора к осуществл ют коммутацию сигналов Гц на вход пр мого (Х-, 1) или инверсного (%; 0) счета реверсивного счетчика 19. Разр дность реверсивного счетчика выбираетс  исход  из максимально возможного изменени  переменных д Х за цикл координатного поиска и числа сигналов которое соответствует этому изменению. Например, если изменение переменной за период следовани  с ц соI
ставл ет 0,001 от числа машины, то достаточным  вл етс  10-11 разр дов, так как число в счетчике не может превысить 1000 при условии, что переменные не вышли за шкалу.
Блок 13 управлени  в этом режиме по сигналам Т осуществл ет перезапись информации с реверсивного счетчика 19 в регистр 20 сдвига.
После перебора всех К направлений
ющий его в исходном состо нии. Одно-
временно с сигналом высокого уровн  на первом выходе блока 10 переключени  поиска, на его втором выходе формируетс  инверсный сигнал низкого 55 уровн , поступающий на первый вход блока 13 управлени . При этом по сигналам t g, на тактовом входе блок уп-. равлени  осуществл ет управление нормализацией накопленных значений величин , ...,, сформированных в соответствующих формировател х компонент результирующего вектора. На их входы подаютс  сигналы, осуществл ющие левый сдвиг информации в сдвиговых регистрах 20 до тех пор, пока формирователь 12 вьщаст сигнал, указывающий что одна из компонент sV прин ла максимально возможное значение sK Далее осуществл етс  хранение этих величин и одновременно подготавливаетс  к новому циклу реверсивный счетчик 19, т.е. осуществл етс  его сброс.
Таким образом, на выходах устройства 15(1),...,15(п) будет сформирован п-компонентный векторный сигнал результирующего направлени  S (S,, ...,ЗД), кажда  из компонент S,,..., ,5 - однобайтова  величи: а, задающа  знак и величину скорости (с точностью до посто нного множител ) соответствующей переменной. Вектор S« удерзкиваетс  на выходах устройства до тех пор, пока О не станет равной единице.
При возрастании целевой функции блок 2 по ближайщему сигналу „ сформирует сигнал , который задним фронтом сбросит блок 10 переключени  поиска. При этом на счетчик 3 направлений поступит сигнал, разрешающий дальнейший счет команд - , а на управл ющий выход 14 устройства - сигнал СО 0. На выходах 8( 1), ... ,8(п) устройства в это врем  будет сформирован вектор направлений S (v 0).

Claims (1)

  1. Формула изобретени 
    Цифровое вычислительное устройство гибридных вычислительных машин, содержащее генератор тактовых сигналов , блок формировани  реверса и изменени  направлени  поиска, счетчик направлений, блок формировани  направлений по.иска, выходы которого  вл ютс  группой информационных выходов устройства, первый тактовый выход генератора тактовых сигналов со
    0
    5
    единен с тактовым входом блока формировани  реверса и изменени  направлени  поиска, вход которого  вл ет- . с  информационным входом устройства, первый и второй выходы блока формировани  реверса и изменени  направлени  поиска соединены соответственно с входом блока формировани  направлений поиска и со счетным входом счётчика направлений, выходы которого соединены с группой входов блока формировани  направлений поиска, отличающеес  тем, что, с це- 5 лью повьш1ени  быстродействи  и расширени  функциональных возможностей за счет решени  нелинейных и динамических задач, в него введены К формирователей компонент результирующего вектора (где К - количество компонент вектора) блок управлени , формирователь признака максимального значени  компоненты вектора, блок подключени  поиска, первый вход которого соединен с выходом старшего разр да счетчика направлений, вход установки в О которого соединен с первым выходом блока переключени  поиска и  вл етс  выходом режима поиска устройства , второй выход блока подключени  поиска соединен с первым входом блока управлени , тактовый вход которого соединен с вторым тактовым выходом генератора тактовых сигнапов, первый тактовый выход которого соединен с тактовыми входами формирователей компонент результирующего вектора, К-й информационный выход группы устройства соединен с входом компоненты К-го формировател  компоненты результирующего вектора, выход которого соединен с К-м входом формировател  признака максимального значени  компоненты вектора, выход кйторого соединен с вторым входом блока управлени , выход которого соединен с входами установки режима формирователей компонент результирующего век тора, выходы которых  вл ютс  выходами компонент вектора результирующего направлени  устройства. .
    0
    5
    0
    5
    0
    бТд,
    Фиг,2
    Фиъ. 3
    фиг.
    (г) (О
    (3)
SU864130308A 1986-10-08 1986-10-08 Цифровое вычислительное устройство гибридных вычислительных машин SU1427384A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU864130308A SU1427384A1 (ru) 1986-10-08 1986-10-08 Цифровое вычислительное устройство гибридных вычислительных машин

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU864130308A SU1427384A1 (ru) 1986-10-08 1986-10-08 Цифровое вычислительное устройство гибридных вычислительных машин

Publications (1)

Publication Number Publication Date
SU1427384A1 true SU1427384A1 (ru) 1988-09-30

Family

ID=21261361

Family Applications (1)

Application Number Title Priority Date Filing Date
SU864130308A SU1427384A1 (ru) 1986-10-08 1986-10-08 Цифровое вычислительное устройство гибридных вычислительных машин

Country Status (1)

Country Link
SU (1) SU1427384A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Растриган Л.А., Сытенко Л.В. Многоканальные статические оптимизаторы. М.: Энерги , 1973, с. 42. Грездов Г.И. Теори и применение . гибридных моделей. Киев: Наукова думка, 1975, с. 48-51, рис. 20. *

Similar Documents

Publication Publication Date Title
JP2964644B2 (ja) 高速パターン発生器
JPH053032B2 (ru)
SU1427384A1 (ru) Цифровое вычислительное устройство гибридных вычислительных машин
US4839841A (en) Programmable digital multiple event generator
US3162816A (en) Generator of different patterns of time-sequential pulses
US3343137A (en) Pulse distribution system
SU1314353A1 (ru) Устройство дл отслеживани контуров двумерных объектов
SU1151956A1 (ru) Устройство дл возведени в квадрат
SU1471189A2 (ru) Устройство дл вычислени разности квадратов двух чисел
JPS54109590A (en) Sequence control information generating circuit
SU700862A1 (ru) Адаптивный пороговый модуль
SU602918A1 (ru) Круговой интерпол тор
SU1727121A1 (ru) Устройство дл вычислени разности квадратов двух чисел
SU1635187A1 (ru) Формирователь тестов
SU1497743A1 (ru) Пересчетное устройство в @ -кодах Фибоначчи
SU840860A1 (ru) Управл емый распределитель импульсов
SU691845A1 (ru) Многофункциональный модуль
SU1262540A1 (ru) Цифровое вычислительное устройство дл гибридных вычислительных машин
SU1275427A1 (ru) Устройство дл вычислени минимального покрыти
SU1709269A1 (ru) Цифровой линейный интерпол тор
SU993260A1 (ru) Устройство дл логического управлени
SU961151A1 (ru) Недвоичный синхронный счетчик
SU1124319A1 (ru) Устройство дл перебора сочетаний,размещений и перестановок
RU1805462C (ru) Устройство дл определени значений булевых функций
SU1264165A1 (ru) Накапливающий сумматор