PL103746B1 - Uklad wstepnego dzielenia w urzadzeniu zliczajacym,zwlaszcza do cyfrowych przyrzadow pomiarowych - Google Patents
Uklad wstepnego dzielenia w urzadzeniu zliczajacym,zwlaszcza do cyfrowych przyrzadow pomiarowych Download PDFInfo
- Publication number
- PL103746B1 PL103746B1 PL18744376A PL18744376A PL103746B1 PL 103746 B1 PL103746 B1 PL 103746B1 PL 18744376 A PL18744376 A PL 18744376A PL 18744376 A PL18744376 A PL 18744376A PL 103746 B1 PL103746 B1 PL 103746B1
- Authority
- PL
- Poland
- Prior art keywords
- output
- input
- counting device
- outputs
- pulses
- Prior art date
Links
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Measuring Frequencies, Analyzing Spectra (AREA)
Description
Przedmiotem wynalazku jest uklad wstepnego dzielenia w urzadzeniu zliczajacym, zwlaszcza do
cyfrowych przyrzadów pomiarowych.
Znane sa uklady w których równiez jest wykorzystywane wstepne dzielenie przez dziesiec zliczanych
impulsów, przy czym kolejna dekada polaczona bezposrednio z de':ada dzielaca wstepnie zaczyna cykl zliczania
po podaniu na wejscie Ukladu dziesieciu impulsów.Wynik zakodowany na wyjsciach pozostaje niezmieniony, az
do pojawienia sie na wejsciu ukladu kazdych nastepnych dziesieciu impulsów. Zmiana na wyjsciu nastepuje po
przyjeciu na wejscie ukladu wielokrotnosci n 10-tego impulsu, gdzie n = 1, 2, 3, ... tak, ze wynik zliczania
pozostaje niezmieniony przy zliczaniu impulsów wgranicach od (n-1/10 impulsu do (n10—1) impulsu, gdzie
n = 1, 2, 3 ..., co powoduje zmniejszenie dokladnosci wyswietlanego wyniku na wskazniku.
Istota wynalazku polega na polaczeniu wyjsc licznika dziesietnego stanowiacego wejscie ukladu tak, ze
dwa wyjscia polaczone sa z wejsciami dwóch elementów kombinacyjnych NIE, a trzecie wyjscie polaczone jest
z jednym z wejsc elementu kombinacyjnego NIE—I, przy czym pozostale dwa wejscia elementu kombinacyjnego
NIE—I polaczone sa z wyjsciami tych dwóch elementów kombinacyjnych NIE. Wyjscie elementu
kombinacyjnego NIE—I polaczone jest z wejsciem kolejnego elementu kombinacyjnego NIE, a wyjscie tego
elementu stanowi wyjscie ukladu wstepnego dzielenia i doprowadzone jest do dekady licznika znanego
urzadzenia zliczajacego. Blad powstajacy w tak rozwiazanym ukladzie jest prawie o polowe mniejszy, bowiem
wstepna dekada zliczajaca zaczyna zliczac impulsy po przyjsciu na wejscie ukladu pieciu impulsów i zmiana
stanu nastepuje po zliczeniu (2n-1)5 impulsów, gdzie n = 1, 2, 3... . Wyswietlenie cyfry „1" powinno nastepo¬
wac po zliczeniu dziesieciu impulsów, wiec maksymalny blad nie przekracza pieciu impulsów a w konwencjonal¬
nym ukladzie dziewieciu impulsów.
Przedmiot wynalazku uwidoczniony jest w przykladzie wykonania na rysunku, który przedstawia
blokowo-ideowy schemat ukladu.
Uklad wyposazony jest na wyjsciu w licznik dziesietny Lj , który polaczony jest z zespolem elementów
kombinacyjnych dekodujacych stany binarne wystepujace na wyjsciach Oa, On, Oq licznika L{ tak, ze zmiana^
103 746
stanu na wyjsciu 9 ukladu nastepuje po przyjsciu na jego wejscie A (2n-1)5 impulsów, gdzie n = 1, 2, 3, ... .
Wyjscie Qa licznika Li polaczone jest z wejsciem 5 elementu kombinacyjnego NIE—I, a wyjscia QB i Qc sa
polaczone z wejsciami 1 i 2 dwóch elementów kombinacyjnych Ni, N2, których wyjscia 3, 4 sa polaczone
z wejsciami 6, 7 tego elementu kombinacyjnego NIE—I Mt. Wyjscie elementu kombinacyjnego NIE—I M|
polaczone jest z wejsciem elementu kombinacyjnego NIE N3, którego wyjscie 9 stanowi wyjscie ukladu. Jest ono
polaczone z dekada licznika L2 urzadzenia zliczajacego UZ wyposazonego w polaczony z tym licznikiem L2
zaczynajacym zliczanie po przyjsciu na wejscie A pieciu impulsów, poprzez uklad tlumaczacy UT, wskaznik W.
Impuls wyjsciowy na wyjsciu 9 jest iloczynem logicznym stanów wystepujacych ni wyjsciach Qa, Qb# Qc-
Zmiana cyfry wyniku wyswietlanego na wskazniku W nastepujaca po przyjsciu na wejscie A (2n—1)5
impulsów gdzie n = 1, 2, 3, ... , czyli wyswietlanie np. cyfry „1" nastepuje po przyjsciu na wejscie A pieciu
impulsów („zaokraglenie" 0,5 do 1), cyfry „2" po przyjsciu na wejscie A pietnastu impulsów („zaokraglenie" 1,5
do 2) itd. *
/ '. .1 ;~— ¦•¦"¦'-
Claims (1)
1. Zastrzezenie patentowe Uklad wstepnego dzielenia w urzadzeniu zliczajacym, zwlaszcza do cyfrowych przyrzadów pomiarowych wyposazony na wejsciu w licznik dziesietny, znamienny tym, ze wyjscia licznika dziesietnego (L|) polaczone sa tak, ze dwa jego wyjscia (Qq, Qc) polaczone sa z wejsciami (1, 2) dwóch elementów kombinacyjnych NIE (Ni, N2), a trzecie wyjscie (Qa) polaczone jest z jednym z wejsc (5) elementu kombinacyjnego NIE—I (Mi), przy czym pozostale dwa wejscia (6, 7) elementu kombinacyjnego NIE—I (Mi) polaczone sa z wyjsciami (3, 4) tych dwóch elementów kombinacyjnych NIE (N,, N2) a wyjscie (8) elementu kombinacyjnego NIE—I (Mt) polaczone jest z wejsciem kolejnego elementu kombinacyjnego NIE (N3), którego wyjscie (9) stanowi wyjscie ukladu i doprowadzone jest do dekady licznika (L2) znanego urzadzenia zliczajacego (UZ) zawierajacego polaczony z licznikiem (L2) poprzez uklad tlumaczacy (UT) wskaznik (W). UT W — "i L- f T\ ---i— i i 1 1 1 i [Nf \UZ Prac. Poligraf. UP PRL naklad 120 + 18 Cena 45 zl
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PL18744376A PL103746B1 (pl) | 1976-02-24 | 1976-02-24 | Uklad wstepnego dzielenia w urzadzeniu zliczajacym,zwlaszcza do cyfrowych przyrzadow pomiarowych |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PL18744376A PL103746B1 (pl) | 1976-02-24 | 1976-02-24 | Uklad wstepnego dzielenia w urzadzeniu zliczajacym,zwlaszcza do cyfrowych przyrzadow pomiarowych |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| PL103746B1 true PL103746B1 (pl) | 1979-07-31 |
Family
ID=19975738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PL18744376A PL103746B1 (pl) | 1976-02-24 | 1976-02-24 | Uklad wstepnego dzielenia w urzadzeniu zliczajacym,zwlaszcza do cyfrowych przyrzadow pomiarowych |
Country Status (1)
| Country | Link |
|---|---|
| PL (1) | PL103746B1 (pl) |
-
1976
- 1976-02-24 PL PL18744376A patent/PL103746B1/pl unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ES380296A1 (es) | Perfeccionamientos en controladores de llamadas de un indi-cativo telefonico. | |
| US3811092A (en) | Variable-ratio electronic counter-divider | |
| PL103746B1 (pl) | Uklad wstepnego dzielenia w urzadzeniu zliczajacym,zwlaszcza do cyfrowych przyrzadow pomiarowych | |
| US3826901A (en) | Time multiplexed rate multiplier | |
| US3426184A (en) | Logarithmic circuit | |
| US3582636A (en) | Circuit arrangement for calculating a check digit | |
| US3423576A (en) | Reversible counting circuit apparatus | |
| SU1661994A1 (ru) | Синхронный дес тичный счетчик | |
| SU991410A1 (ru) | Устройство дл преобразовани числа из системы остаточных классов в позиционный код | |
| SU1654863A1 (ru) | Генератор векторов | |
| SU742819A1 (ru) | Измеритель скважности последовательности пр моугольных импульсов | |
| SU955053A1 (ru) | Устройство дл делени | |
| SU1476470A1 (ru) | Устройство дл формировани свертки по модулю три | |
| SU587628A1 (ru) | Делитель частоты следовани импульсов | |
| SU718931A1 (ru) | Счетчик по модулю восемь | |
| SU1566487A1 (ru) | Преобразователь кодов | |
| SU1448409A1 (ru) | Дес тичный счетчик с естественным пор дком счета | |
| SU1501276A1 (ru) | Преобразователь двоичного кода в двоично-дес тичный | |
| SU395989A1 (ru) | Накапливающий двоичный счетчик | |
| SU448461A1 (ru) | Устройство дл делени чисел | |
| SU1513468A1 (ru) | Устройство дл вычислени биномиальных коэффициентов | |
| SU434406A1 (ru) | Вычислительное устройство | |
| SU1201831A1 (ru) | Устройство дл ввода информации | |
| SU769537A1 (ru) | Квадратор | |
| JPS5492108A (en) | Lead-solomon code encoding method |