NO300909B1 - Nökkelströmgenerator med tilbakekoblet skiftregisterstruktur - Google Patents

Description

Foreliggende oppfinnelse angår omkasting av binære data i sin alminnelighet, og gjelder særlig opprettelse av en nøkkelstrøm ved å anvende en eller flere tilbakekoblede skiftregisterstrukturer.

Binære data kan omkastes (krypteres) ved å behandle vedkommende data med en nøkkelstrøm. Vanligvis adderes et binært datasignal og nøkkelstrømmen residualt bit for bit ved et logisk element i form av en eksklusiv ELLER-port (XELLER-port) for derved å frembringe et omkastet binært datasignal. Nøkkelstrømgeneratoren frembringer typisk en nøkkelstrøm ved å behandle en innledende binær krypteringsnøkkel som inneholder flere nøkkeldatabit. Det omkastede binære datasignal kan gjenopprettes ved å addere til det omkastede signal en identisk nøkkelstrøm, som er synkront frembragt av en nøkkelstrømgenerator av samme art og som åpnes med samme binære krypterings-nøkkel.

En nøkkelstrømgenerator av tidligere kjent type og som utnytter en tilbakekoblet skiftregisterstruktur, omfatter et tilbakekoblet skiftregister med inngangstrinn, mellomtrinn og utgangstrinn som databiter forskyves i rekkefølge gjennom i takt med et klokkesignal, idet flere logiske elementer er anbragt mellom forskjellige par av registertrinn, og utstyr er anordnet for å føre databiter som forskyves ut fra utgangstrinnet inn i inngangstrinnet samt inn i forutbestemte elementer av de nevnte logiske elementer i samsvar med en polynomkode, hvor de logiske elementer behandler en databit forskjøvet fra det forutgående trinn med tilbakekoblet databit fra utgangstrinnet i samsvar med polynom-koden for å danne inngangssignal til det påfølgende registertrinn, mens utstyr er anordnet for å behandle de databiter som forskyves fra et forutbestemt trinn med det formål å opprette en nøkkelstrøm. Nøkkeldatabiter i den krypterte nøkkel lastes parallelt inn i skiftregisterstrukturen for å sette igang nøkkelstrømgeneratorens drift. Behandlings-utstyret omfatter en hukommelse, slik som en lesehukommelse (ROM - Read Only Memory), som frembringer de enkelte nøkkelstrømbiter i overensstemmelse med en hukommmelsesadresse som utgjøres av databiter som er forskjøvet fra flere av trinnene i skiftregisteret. I en sådan tidligere kjent nøkkelstrømgenerator kombineres databiter forskjøvet fra to separate tilbakekoblede skiftregistre for på denne måte å opprette nevnte hukommelsesadresse.

Foreliggende oppfinnelse gjelder en nøkkelstrømgenerator med en omkastingsteknikk som omfatter et dynamisk tilbakekoblingsarrangement (DFAST - Dynamic Feedback Arrangement Scrambling Technique).

Nøkkelstrømgeneratoren i henhold til foreliggende oppfinnelse omfatter således en tilbakekoblet skiftregisterstruktur med inngangstrinn, mellomtrinn og utgangstrinn, gjennom hvilke trinn databiter forskyves sekvensielt i takt med et klokkesignal, idet flere logiske elementer er anbragt mellom hvert sitt par av forutbestemte registertrinn og utstyr er anordnet for å lede databiter fra utgangstrinnet tilbake inn i inngangstrinnet samt inn i forutbestemte av de logiske elementer i overensstemmelse med en polynomisk kode, og hvor nevnte logiske elementer er innrettet for å behandle en databit som forskyves ut fra det forutgående trinn med en databit som i samsvar med nevnte polynomiske kode blir tilbakeført fra utgangstrinnet for innføring i det etterfølgende registertrinn, mens utstyr er anordnet for å behandle databiter som forskyves fra et forutbestemt trinn med henblikk på å frembringe en nøkkelstrøm.

På denne bakgrunn av prinsipielt kjent teknikk har da nøkkelstrømgeneratoren i henhold til foreliggende oppfinnelse som særtrekk at ytterligere utstyr er anordnet og innrettet for å variere den polynomiske kode ved å tilføre nevnte logiske elementer et polynomisk kodet utløsningssignal som varierer i samsvar med innholdet i de databiter som forskyves fra et forutbestemt registertrinn.

Det vil da følgelig være vanskeligere for uberettigede personer å kopiere nøkkel-strømmen enn i det tilfelle den polynomiske kode ikke var utsatt for variasjoner. Dessuten kan nøkkelstrømgeneratoren i henhold til foreliggende oppfinnelse omfatte ytterligere anordninger som i enda større grad vil øke vanskeligheten ved å kopiere nøkkelstrømmen uten å være berettiget til dette.

Særlig kan det ordnes slik at de databiter som gjør at det polynomiske kodesignal varierer, ikke inngår i nøkkelstrømmen.

Nøkkelstrømgeneratoren kan videre omfatte organer for å behandle databiter fra et forutbestemt registertrinn for å opprette en for-nøkkelstrøm, hvor vekslende biter fra for-nøkkelstrømmen behandles for å frembringe variasjonene i det polynomiske kodesignal, og hvor i det minste noen av de gjenværende biter i for-nøkkelstrømmen behandles for å frembringe selve nøkkelstrømmen.

Nøkkelstrømgeneratoren kan også omfatte utstyr for å behandle databiter som er forskjøvet ut fra flere forutbestemte registertrinn, for derved å opprette en for-nøkkel-strøm, idet utstyret for å variere det polynomiske kodesignal gjør dette i samsvar med innholdet i vekslende biter i for-nøkkelstrømmen, og utstyret for å opprette nøkkel-strømmen gjør dette ved å behandle i det minste noen av de gjenværende biter i for-nøkkelstrømmen.

Det utstyr som frembringer for-nøkkelstrømmen omfatter da fortrinnsvis første hukommelsesorganer for å frembringe de enkelte for-nøkkelstrømbiter i samsvar med innholdet i et flerbiters adressesignal, samt andre hukommelsesorganer for å frembringe noen av adressesignalets databiter i samsvar med innholdet av forskjøvede databiter fra noen av nevnte forutbestemte registertrinn, idet en bit i nevnte flerbiters adressesignal frembringes direkte fra ett av nevnte forutbestemte registertrinn.

Nøkkelstrømgeneratoren kan dessuten omfatte multipleksutstyr for å velge mellom databiter forskjøvet fra forskjellige trinn av nevnte forutbestemte registertrinn, for derved å frembringe adressebiter for å adressere de andre hukommelsesorganer. Multipleksutstyrets valg mellom databiter forskjøvet fra forskjellige forutbestemte registertrinn styres da med fordel i samsvar med en databit som er forskjøvet ut fra et annet forutbestemt registertrinn.

Videre kan nøkkelstrømgeneratoren omfatte et tredje hukommelsesorgan for å frembringe de enkelte kodestrømbiter i samsvar med innholdet i nevnte flerbiters adressesignal, samt logisk utstyr for å behandle hver databit som forskyves ut fra utgangsregistertrinnet med en bit i kodestrømmen for inngang inn i inngangstrinnet, samt de forutbestemte elementer av nevnte logikkelementer i skiftregisterstrukturen, som aktiveres av det polynomiske kodesignal. Denne kodestrøm er forskjellig fra for-nøkkelstrømmen.

I den foretrukne utførelse omfatter nøkkelstrømgeneratoren to tilbakekoblede skiftregisterstrukturer, idet den polynomiske kode for bare en av de to skiftregisterstrukturene varieres av det polynomiske kodesignal. Databiter som er forskjøvet fra flere forutbestemte trinn i hver skiftregisterstruktur kombineres og behandles for å frembringe for-nøkkelstrømmen, og valget ved hjelp av multipleksutstyret mellom databiter forskjøvet fra forskjellige forutbestemte trinn i ett av skiftregisterstrukturene, styres i samsvar med en databit som er forskjøvet fra et forutbestemt trinn i den annen skiftregisterstruktur. I andre sammenhenger kan utførelsen med to skiftregisterstrukturer utnytte de trekk som er beskrevet ovenfor i forbindelse med utførelsen med bare en eneste skiftregisterstruktur.

Foreliggende oppfinnelsesgjenstand vil nå bli nærmere beskrevet med henvisning til de vedføyde tegninger, på hvilke: Fig. 1 viser et blokkskjema ved å kombinere fig. 1a og 1b, av en foretrukket utførelse

av en nøkkelstrømgenerator i henhold til foreliggende oppfinnelse,

fig. 2 er et blokkskjema av den dynamiske, tilbakekoblede skiftregisterstruktur som

inngår i den viste nøkkelstrømgenerator i fig. 1,

fig. 3 er et blokkskjema av den statiske, tilbakekoblede skiftregisterstruktur som inngår

i nøkkelstrømgeneratoren i fig. 1, og

fig. 4 er et blokkskjema av kjedevelgerbufferen og de logiske dekodingsenheter som

inngår i den viste nøkkelstrømgenerator i fig. 1.

I fig. 1 er det vist at en foretrukket utførelse av nøkkelstrømgeneratoren i henhold til foreliggende oppfinnelse omfatter en dynamisk tilbakekoblet skiftregisterstruktur 10, en statisk tilbakekoblet skiftregisterstruktur 12, en inngangsbuffer 14, flere ROM-lagre 16, 17, 18, 19, 20, flere multipleksere (MUX) 21, 22, 23, 24, 25, 26, 27, 28, et for-nøkkel-strømregister 29, en nøkkelstrømbuffer 30, en kjedevelgerbuffer 31, en logisk dekodingsenhet 32, et kodestrømregister 33 og en XELLER-port 34.

En inngangsdatanøkkel 35 bufferlagres av inngangsbufferen 14. Halvparten av de databiter som inngår i inngangsdatanøkkelen lastes inn parallelt fra inngangsbufferen 14 inn i den dynamiske tilbakekoblede skiftregisterstruktur 10, mens den annen halvdel av vedkommende databiter i inngangsdatasignalet lastes inn i parallell fra inngangsbufferen 14 i den statiske tilbakekoblede skiftregisterstruktur 12.

I fig. 2 er det vist at den dynamiske tilbakekoblede skiftregisterstruktur 10 omfatter n trinn, hvor trinn n er inngangstrinnet, trinn 1 er utgangstrinnet, og trinnene 2 til og med n -1 utgjør de mellomliggende trinn. I skiftregisterstrukturen 10 serieforskyves vedkommende databit hvert trinn i takt med et klokkesignal som tilføres CLK-klemmene. Databiter som forskyves fra registertrinnene foreligger på hver sin utgangsklemme RG1 til og med RGn. Flere XELLER-porter 36 er anbragt mellom hvert sitt forutbestemte par av registertrinnene. En inngang til hver XELLER-port 36 er opprettet fra det forutgående registertrinn, og den annen inngang til hver XELLER-port 36 er en tilbakekobling fra utgangsklemmen RG1 for utgangstrinnet 1 over en OG-port 38. Et polynomisk kodesignal fra den logiske dekodingsenhet 32 påtrykkes gjennom noen av ELLER-portene 39 til forskjellige SEL-klemmer for OG-portene 39, idet bare sådanne OG-porter 38 som er angitt ved det påtrykte polynomiske kodesignal åpnes for å slippe gjennom databittilbakekoblingen fra utgangen RG1 for utgangsregistertrinnet 1 til den tilsluttede XELLER-port 36. Overføringen av det polynomiske kodesignal gjennom ELLER-portene 39 for å angi hvilke OG-porter som er åpne, er nærmere omtalt nedenfor etter at fremstillingen av de polynomiske kodesignaler ved hjelp av den logiske dekodingsenhet

32 er beskrevet.

De databiter som er forskjøvet ut fra et forutgående registertrinn behandles av hver XELLER-port 36 med de eventuelle tilbakekoblede databiter som overføres til denne port av vedkommende OG-port 38, og de avgitte utgangsbiter fra XELLER-porten 36 klokkes inn i det påfølgende registertrinn. Kombinasjonen av XELLER-porten 36 og OG-porten 38 kan anbringes mellom hvert par av registertrinn eller bare mellom visse forut fastlagte par av sådanne registertrinn.

I fig. 3 er det vist at den statiske tilbakekoblede skiftregisterstruktur 12 omfatter n trinn, hvor trinn n er inngangstrinn, trinn 1 er utgangstrinn og trinnene 2 til og med n-1 utgjør de mellomliggende trinn. I skiftregisterstrukturen 12 serieforskyves databiter fra hvert trinn i takt med et klokkesignal som påtrykkes CLK-klemmene. Databiter som forskyves ut fra registertrinnene avgis over hver sin utgangsklemme RG1 til og med RGn. Flere XELLER-porter 40 er anbragt mellom hvert sitt forutbestemte par av registertrinnene. En av inngangene til hver XELLER-port 40 er forbundet med det forutgående registertrinn, mens den annen inngang til hver XELLER-port 40 utgjør en tilbakekoblingsinngang fra utgangsklemmen RG1 for utgangstrinnet 1. XELLER-portene 40 er imidlertid ikke anbragt mellom hvert par av registertrinn, men bare plassert mellom forutbestemte par av sådanne trinn i samsvar med en polynomkode. De databiter som forskyves fra et forutgående registertrinn behandles av hver XELLER-port 40 med de tilbakekoblede databiter fra utgangsklemmen RG1 for registerets utgangstrinn, og utgangsdatabiter fra XELLER-porten 40 klokkes inn i det etterfølgende registertrinn.

Det skal igjen henvises til fig. 1, hvor det er vist at ROM 16 avgir enkeltstående for-nøkkelstrømbiter på linje 42 fra utgangsklemmen Y i samsvar med innholdet i et adressesignal som tilføres inngangsklemmene AO til A5. ROM 16 er et 2 x 64 biters ROM, som frembringer forskjellige kombinasjoner av utgangssignaler på de respektive utgangsklemmer Y og YO som reaksjon på 64 forskjellige felles adresser. I hovedsak er ROM 16 et dobbelt ROM som reagerer forskjellig på felles adresser.

Fire av bitverdiene i det tilførte adressesignal ROM 16 avgis fra utgangene for de fire ROM-lagre 17, 18, 19 og 20, mens de øvrige to bitverdier i det tilførte adressesignal til ROM 16 frembringes direkte fra de forskjellige utgangsklemmer for de to skiftregisterstrukturer 10, 12. Disse to bitverdier avgis direkte i den betydning at de ikke er gjenstand for mellomliggende behandling av hukommelsesenheter når databitverdier forskyves ut av de mellomliggende trinn i forskjellige skiftregisterstrukturer 10, 12.

Hver av ROM-lagrene 17, 18, 19 og 20 avgir en enkelt bitverdi av adressesignalet til ROM 16 i samsvar med et adressesignal opprettet av databitverdier forskjøvet fra forskjellige forutbestemte trinn i hver av skiftregisterstrukturene 10, 12. I fig. 1 angir betegnelsen RGA at bitverdien forskyves fra et trinn i A-skiftregisterstrukturen 10, mens betegnelsen RGB angir at bitverdien er forskjøvet fra et trinn av B-skiftregisterstrukturen 12. I adressen for hver av de fire ROM-lagrene 17, 18, 19, 20 forskyves to av adressebitverdiene direkte fra forskjellige trinn i A-skiftregisterstrukturen 10, mens to adressebitverdier forskyves direkte fra forskjellige trinn i B-skiftregisterstrukturen 12, og en av adressebitverdiene velges av en MUX 21, 23, 25, 27 mellom to bitverdier som forskyves ut fra forskjellige trinn i A-skiftregisterstrukturen 10 i samsvar med en databit som er forskjøvet fra et trinn i B-skiftregisterstrukturen 12, samt en av adressebitverdiene velges av en MUX 22, 24, 26, 28 mellom to bitverdier som forskyves ut fra forskjellige trinn i B-skiftregisterstrukturen 12, som reaksjon på en databit som forskyves ut fra et trinn i A-skiftregisterstrukturen 10. Samtlige adressebitverdier som avgis til ROM-lagrene 16, 17, 18, 19, 20 er forskjøvet fra forskjellige trinn i skiftregisterstrukturene 10, 12.

For-nøkkelstrømmen på ledning 42 klokkes inn i for-nøkkelstrømmens register 29 i systemets klokketakt. Annenhver bitverdi i for-nøkkelstrømmen klokkes med halvparten av systemets klokketakt inn i kjedevelgerbufferen 31 av et invertert KLOKKE/2-signal og de gjenværende bitverdier i for-nøkkelstrømmen klokkes også i halvparten av systemets klokketakt inn i nøkkelstrømbufferen 30 av et KLOKKE/2-signal. Samtlige eller en viss andel av bitverdiene i nøkkelstrømbufferen 30 avgis etter behov som et nøkkelstrøm-utgangssignal på ledning 44. På denne måte unngås plassering av påfølgende bitverdier i for-nøkkelstrømmen på ledning 42 inn i nøkkelstrømmen på ledning 44. Dette sikrer også at nøkkelstrømmens bitverdier ikke anvendes som signaler for å styre valget av polynomiske kodesignaler.

Kombinasjonen av kjedevelgerbufferen 31 og den logiske dekodingsenhet 32 er nærmere vist i fig. 4. Kjedevelgerbufferen 31 er et serieskiftregister som omfatter m trinn, nemlig trinn 1, trinn 2, ..., trinn m, som annenhver bitverdi fra for-nøkkelstrøm-registeret 29 klokkes gjennom med halvparten av systemets klokketakt ved hjelp av det inverterte KLOKKE/2-signal som påtrykkes CLK-klemmene. Kjedebitverdier, KJEDE1, KJEDE2, ..., KJEDEm, klokkes ut av de forskjellige trinn av kjedevelgerbufferen 31 inn i den logiske dekodingsenhet 32. I en viss utførelse er den logiske dekodingsenhet 32 et ROM-lager som kan frembringe opp til 2m forskjellige polynomiske kodesignaler, nemlig POLYNOM1, POLYNOM2, POLYNOM3 POLYNOM2<m>, som reaksjon på 2m forskjellige ROM-adresser som frembringes av de m kjedebitverdier. Den logiske dekodingsenhet 32 anvender de bitverdier som er lagret av kjedevelgerbufferen 31 til å dekode et bestemt polynomsignal, idet et enkelt signal som tilsvarer et bestemt polynom gis sannhetsverdi, mens alle de øvrige polynomsignaler angis som falske.

En hvilken som helst forskrift for dekoding av kjedevelgerbufferens bitverdier til signaler som velger de korrekte polynomiske kodesignaler, kan anvendes så sant en fast 1:1 eller 2:1 avbildning finner sted. For ethvert bitmønster som foreligger i kjedevelgerbufferen, kan det bare være ett eneste polynomisk kodesignal som er sant. Et bestemt polynomisk kodesignal kan imidlertid velges av to forskjellige bit-mønstre i kjedevelgerbufferen 31. Dette sistnevnte tilfelle finner sted når antall anvendte polynomer ikke er en liketalls potens av 2.

Kjedevelgerbufferen 31 lagrer så mange påfølgende vekselvise bitverdier fra for-nøkkelstrømregisteret 29 som er nødvendig for å velge mellom det ønskede antall forskjellige polynomiske kodesignaler. Kjedens størrelse er den høyeste verdi av m som har den egenskap at 2<m>"<1> er mindre enn antallet polynomiske kodesignaler og 2m er større enn eller lik antallet polynomiske kodesignaler. Hvis syv forskjellige polynomer er ønsket, vil man opprette en kjedevelgerbuffer 31 med m = 3 trinn, da 2<3> = 8, som er større enn 7, mens 2<2> = 4 er mindre enn 7.

Det valgte polynomiske kodesignal avgis til den registertrinnsvelgende inngangslogikk for den dynamiske tilbakekoblede skiftregisterstruktur 10. Den trinnvelgende inngangslogikk for denne dynamiske skiftregisterstruktur omfatter OG-porter 38 og ELLER-porter 39, slik som angitt i fig. 2. Den ELLER-port 39 som inngår i den logiske elementsammenstilling 36, 38, 39 som er tilordnet et gitt registertrinn, er forbundet med den logiske dekodingsenhet 32 for å motta bare de polynomiske kodesignaler som gjør det mulig for de logiske elementer 36, 38 for dette registertrinn å behandle den databit RG1 som kobles tilbake fra registerets utgangstrinn.

Registerets velgerlogikk er således ganske enkelt en logisk ELLER-funksjon. For et hvilket som helst gitt registertrinn innenfor en dynamisk registerstruktur finner tilbake-koblingsvalget til velgeren for dette trinn sted i samsvar med følgende formel: Velgerfunksjonen = SANN hvis vedkommende registertrinn er del av polynomsignalet, og FALSK hvis ikke dette er tilfellet.

Hvert SEL-signal er således et logisk ELLER for så mange polynomsignaler som vedkommende registertrinn inngår i. Velgersignalene, SEL n-1 ..., SEL 1, er logiske enerverdier (sanne) hvis ELLER-porten 39 i det tilordnede registertrinn mottar et sant polynomisk kodesignal fra den logiske dekodingsenhet 32. Dette tillater den tilbakekoblede bitverdi RG1 å avgis av OG-porten 38 til XELLER-porten 36. Hvis et velger-signal er falsk, er den tilhørende OG-portutgang også falsk, og den tilhørende XELLER-port tas effektivt bort fra inngangen til det påfølgende registertrinn. Det polynomiske kodesignals komponenter som påtrykkes en enkelt OG-port 38 er SELn = POLYNOM1 + ... + POLYNOMm, hvor n er antall registertrinn, m er antall anvendte forskjellige polynomer, + er logisk ELLER-funksjon, og bare polynomsignaler som påtrykkes dette spesielle registertrinn inngår. POLYNOM-signalene frembringes av dekodingsbit fra kjedevelgerbufferen 31.

De forskjellige polynomkoder er fastlagt ved forbindelser mellom den logiske dekodingsenhet 32 og utgangsklemmene for ELLER-portene 39, idet inngangsklemmene for forskjellige ELLER-PORTER 39 er forbundet med forskjellige sett av utgangsklemmer for den logiske dekodingsenhet 32.

I en annen foretrukket utførelse avgis bare to forskjellige polynomkodesignaler fra den logiske dekodingsenhet 32. Hver av disse polynomkoder er primitive og ureduserbare således at hver av dem av seg selv vil frembringe en sekvens av maksimal lengde.

Kjedevelgerbufferen behøver i denne utførelse bare ett trinn, da bare to forskjellige polynomkoder anvendes i den dynamiske tilbakekoblede skiftregisterstruktur 10. I dette tilfelle anvendes derfor enhver annen for-nøkkelstrømbit direkte for å velge mellom de polynomiske kodesignaler, således at den logiske dekodingsenhet 32 bare omfatter en enkel logisk inverterport. Utgangen fra det eneste trinn i kjedevelgerbufferen 31 blir således det polynomiske kodesignal POLYNOM1, og dens inverse verdi blir da det polynomiske kodesignal POLYNOM2. I denne utførelse inngår ikke ELLER-portene 39 i registertrinnets inngangsvelgerlogikk, da SEL-inngangen til en OG-port som utpekes av bare et polynomisk kodesignal er koblet direkte til utgangen for den logiske dekodingsenhet 32 som frembringer et sådant polynomisk kodesignal. For de trinn som er angitt ved begge polynomiske kodetilstander, er OG-porten 38 også utelatt og den tilbakekoblede databit RG1 avgis direkte til XELLER-porten 36. Registertrinn som ikke er angitt ved noen av de polynomiske kodesignaler er koblet direkte til utgangen for det forutgående trinn.

Tilbakekoblingssignalet RG1 påtrykkes inngangen for inngangsregistertrinnet n uavhengig av hvilket polynomisk kodesignal som anvendes.

Da det polynomiske kodesignal ikke kan forandres hyppigere enn med halvparten av systemets klokketakt, nemlig med den takt hvor de vekslende for-nøkkelstrømbitverdier klokkes inn i kjedevelgerbufferen 31, forblir den polynomkode som påtrykkes den dynamiske tilbakekoblede skiftregisterstruktur 10 av hvert polynomisk kodesignal gjeldende for to systemklokkeperioder.

Kodestrømregisteret 33 mottar kodestrømbitverdier på ledning 45 fra YO-utgangsklemmen for ROM 16 som reaksjon på adressesignaler som påtrykkes ROM 16. Kodestrømmens bitverdier klokkes gjennom kodestrømregisteret 33 til ledning 46 og adderes residuelt av XELLER-porten 34 med de databitverdier som forskyves fra LSB-utgangstrinnet (trinn 1) i den dynamiske tilbakekoblede skiftregisterstruktur 10, for derved å frembringe på ledning 48 den databit RG1 som tilbakekobles til inngangstrinnet (trinn n) og forutbestemte mellomtrinn i skiftregisterstrukturen 10 i samsvar med den påtrykte polynomkode. Databitverdien på linje 48 avgis også til ROM 16 som en del av den flerbitsadresse som påtrykkes denne.

I den foretrukkede utførelse har hver tilbakekoblet skiftregisterstruktur 10, 12, 32 trinn. Den statiske tilbakekoblede skiftregisterstruktur 10 frembringer et primitivt og ureduser-bart polynom av grad 32 for å opprette en binærsekvens av maksimal lengde 232-1. Dette sikrer at lengden av nøkkelstrømmens utgangsfrekvens også vil være minst <232->1 før gjentagelse. 20 av de 32 registerutgangsklemmer fra hver av de tilbakekoblede skiftregisterstrukturer 10, 12 (40 utganger totalt) tappes ut som innganger til ROM-lagrene 16, 17, 18, 19, 20, og MUX-enhetene 21, 22, 23, 24, 25, 26, 27, 28. Hver uttapning tas ut bare en gang som inngang.

Denne utførelse kan frembringe et hvilket som helst antall forskjellige polynomer av grad 32.

Det foretrekkes også at hvilket som helst par av inngangssignaler til en bestemt ROM 17, 18, 19, 20 er forskjøvet ut fra registertrinn som har minst en XELLER-port 36, 40 mellom seg.

Utgangsmønstrene for hver av ROM-lagrene 16, 17, 18, 19, 20 er fortrinnsvis underlagt følgende regler:

De må inneholde et like antall enerverdier og nuller.

Enerverdiene (og således også nullverdiene) må være jevnt fordelt i et rekke/kolonne-format som er lik kvadratroten av mønsterets størrelse. Figuren viser en mønster-størrelse på 64, således at antallet enerverdier og nullverdier må være det samme i hver gruppe på åtte lagersteder. De må også være jevnt fordelt innenfor hver gruppe på åtte lagersteder. Hvis innholdet skrives ut i et like antall rader og kolonner fra øverst til venstre til nederst til høyre, vil alle rader og kolonner ha samme antall enerverdier og nullverdier, hvilket vil si fire enere og fire nuller.

Intet kvadratrotdimensjonert mønster kan anvendes mer enn to ganger, nemlig en gang som en rad og en gang som en kolonne. Intet 8-biters radmønster gjentas som rad, og intet 8-biters kolonnemønster gjentas som kolonne. Hvis en større mønsterfunksjon skulle anvendes ville det være ønskelig å anvende hvert kvadratrotdimensjonert mønster bare en gang, men i et mønsterkart av størrelse 64 er dette ikke mulig.

Det er mange kombinasjoner av kartleggingsfunksjoner som vil tilfredsstille disse fordringer, skjønt antallet er ikke uendelig. For en mønsterkartstørrelse på 64 foreligger det 70 forskjellige måter å plassere fire enerverdier på innenfor åtte posisjoner i et binærsett. Da den foretrukkede utførelse faktisk krever seks mønsterkart på 64 lagersteder hver (åtte rader på åtte), vil det bare være behov for 48 av de 70 mulige mønstre som rader. Dette betyr at ingen rad behøver å anvendes mer enn en gang, og vil da heller ikke bli brukt flere ganger. Likeledes anvendes hver kolonne bare en gang, skjønt visse mønstre kan opptre en gang som rad og en gang som kolonne. Virkemåten av en foretrukket utførelse av nøkkelstrømgeneratoren er som følger. En nøkkel 35 med en 64-biters inngangsverdi lastes av inngangsbufferen 14 inn i de to tilbakekoblede skiftregisterstrukturer 10, 12. Registerstrukturene 10, 12 utfører da forskyvning ved hver påfølgende periode av systemets klokkesignal. Nøkkelstrøm-generatoren er således faktisk synkron med systemets klokkesignal. I hver klokke-periode frembringes en enkelt bitverdi for for-nøkkelstrømmen på ledning 42 til for-nøkkelstrømregisteret 29.

Den for-nøkkelstrøm som er registrert i for-nøkkelstrømregisteret 29 deles så opp ved de vekslende KLOKKE/2 og inverterte KLOKKE/2-klokkeinnganger til nøkkelstrømbufferen 30 og kjedevelgerbufferen 31 for å frembringe en nøkkelstrøm på ledning 44 for anvendelse ved kryptering eller dekryptering samt å frembringe det nødvendige innhold i kjedevelgerbufferen 31 for å velge mellom de forskjellige forut fastlagte polynomiske kodesignaler.

Claims (11)

1. Nøkkelstrømgenerator som omfatter en tilbakekoblet skiftregisterstruktur (10) med inngangstrinn, mellomtrinn og utgangstrinn, gjennom hvilke trinn databiter forskyves sekvensielt i takt med et klokkesignal, idet flere logiske elementer (36, 38, 39) er anbragt mellom hvert sitt par av forutbestemte registertrinn og utstyr (48) er anordnet for å lede databiter fra utgangstrinnet tilbake inn i inngangstrinnet samt inn i forutbestemte av de logiske elementer (36) i overensstemmelse med en polynomisk kode, og hvor nevnte logiske elementer er innrettet for å behandle en databit som forskyves ut fra det forutgående trinn med en databit (48) som i samsvar med nevnte polynomiske kode blir tilbakeført fra utgangstrinnet for innføring i det etterfølgende registertrinn, mens utstyr (16, 29, 30) er anordnet for å behandle databiter som forskyves fra et forutbestemt trinn med henblikk på å frembringe en nøkkelstrøm (44), karakterisert ved at ytterligere utstyr (31, 32) er anordnet og innrettet for å variere den polynomiske kode ved å tilføre nevnte logiske elementer (39) et polynomisk kodet utløsningssignal som varierer i samsvar med innholdet i de databiter som forskyves fra et forutbestemt registertrinn.

2. Generator som angitt i krav 1, karakterisert ved at den omfatter en andre tilbakekoblet skiftregisterstruktur (12), med inngangstrinn, mellomtrinn og utgangstrinn som databiter forskyves sekventielt igjennom og i takt med et klokkesignal, flere logiske elementer (40) som er anordnet mellom hvert sitt forutbestemte par av registertrinn, utstyr (48) for å føre databiter som er skjøvet ut fra utgangstrinnet inn i inngangstrinnet samt inn i forutbestemte av de logiske elementer (40) i samsvar med en polynomisk kode, idet utstyret (16, 29, 30) for å frembringe nøkkelstrømmen er innrettet for å behandle de databiter som er forskjøvet fra et forutbestemt trinn i hvert skiftregister med henblikk på å opprette nøkkelstrømmen (44).

3. Generator som angitt i krav 2, karakterisert ved at den polynomiske kode for et av skiftregisterstrukturene (12) ikke blir variert i samsvar med det polynomiske kodesignal.

4. Generator som angitt i krav 1 eller 2, karakterisert ved at de biter som bringer det polynomiske kodesignal til å varieres, ikke inngår i nøkkelstrømmen.

5. Generator som angitt i krav 1 eller 2, karakterisert ved at: - utstyr (16, 33) er anordnet for å behandle databiter som er forskjøvet fra flere forutbestemte registertrinn, for derved å opprette en kodestrøm (46), og - logisk utstyr (34) er anordnet for behandling av hver databit (47) som forskyves fra registerets utgangstrinn med en bit i kodestrømmen (46) for innføring inn i inngangstrinnet samt de forutbestemte av de logiske elementer (38) i den skiftregisterstruktur som aktiveres av det polynomiske kodesignal.

6. Generator som angitt i krav 1 eller 2, karakterisert ved at utstyr (16, 19, 20, 25, 26, 27, 28) er anordnet for behandling av databiter som er forskjøvet fra flere forutbestemte registertrinn, for dreved å opprette en for-nøkkelstrøm (42), idet: - utstyret (31, 32) for å variere det polynomiske kodesignal utfører dette i samsvar med innholdet i annenhver bit i for-nøkkelstrømmen (42), og - utstyret (30) for å opprette nøkkelstrømmen (44) utfører dette ved å behandle i det minste noen av de gjenværende biter i for-nøkkelstrømmen (42).

7. Generator som angitt i krav 5 eller 6, karakterisert ved at utstyret (16, 33) for å behandle databiter som er forskjøvet fra flere forutbestemte registertrinn med henblikk på å opprette kodestrømmen, er innrettet for å frembringe en kodestrøm (46) som er adskilt og forskjellig fra for-nøkkelstrømmen (42).

8. Generator som angitt i krav 5 eller 6, karakterisert ved at utstyret som frembringer for-nøkkelstrømmen omfatter: - en første hukommelsesenhet (16) for å frembringe de enkelte for-nøkkelstrømbiter i samsvar med innholdet i et flerbiters adressesignal, og - andre hukommelsesenheter (19, 20) for å frembringe noen av bitene i adressesignalet i samsvar med innholdet i databiter som forskyves fra noen av nevnte forutbestemte registertrinn, idet minst en av bitene i nevnte flerbiters adressesignal avgis direkte fra ett av nevnte forutbestemte registertrinn.

9. Generator som angitt i krav 8, karakterisert ved at den videre omfatter multipleksutstyr (25, 26, 27, 28) innrettet for å velge mellom databiter som forskyves ut fra forskjellige trinn av nevnte forutbestemte registertrinn, for derved å opprette adressebiter for adressering av nevnte andre hukommelsesenheter (19, 20).

10. Generator som angitt i krav 9, karakterisert ved at multipleksutstyrets (25, 26, 27, 28) valg mellom de forskjøvede databiter fra forskjellige forutbestemte registertrinn, styres i samsvar med en databit som forskyves ut fra et annet forutbestemt registertrinn.

11. Generator som angitt i krav 8, karakterisert ved at den videre omfatter en tredje hukommelsesenhet (33) for å frembringe de enkelte kodestrømbiter (46) i samsvar med innholdet i nevnte flerbiters adressesignal, samt logisk utstyr (34) for å behandle hver databit (47) som forskyves fra registerets utgangstrinn med en bit i kodestrømmen (46) for innføring i inngangstrinnet samt i de forutbestemte logiske elementer (38) i den skiftregisterstruktur som utløses av vedkommende polynomiske kodesignal.