JP2003500681A

JP2003500681A - 暗号テキストの分散性を高めるためにデータアレイに基数変換、論理演算及び疑似乱数ジェネレータを用いる暗号化エンジン

Info

Publication number: JP2003500681A
Application number: JP2000619156A
Authority: JP
Inventors: サターフィールド，リチャード，シー
Original assignee: サターフィールド，リチャード，シー
Priority date: 1999-05-18
Filing date: 1999-05-18
Publication date: 2003-01-07
Also published as: EP1179243A1; EP1179243A4; CA2371452A1

Abstract

(57)【要約】平文がブロックごとに区分され、ブロックの大きさは２をユーザが選択可能な数で累乗した大きさとされる（ステップ１）。入力ブロック中のデータバイトは、並べ替えアドレス指定でもって、Ｍ≧２として一度にＭバイトずつ選択され、単一の連結データバイトＣＤＢが形成される。ＣＤＢはランダムビット距離だけ循環（又はバレルシフト）させることによって変更される（ステップ７）。ＣＤＢはまた、循環の前後における簡単な算術／論理演算によっても変更されうる（ステップ１２）。変更後、ＣＤＢはＭバイトごとに区分され、それぞれのＭバイトは並べ替えアドレス指定でもって出力ブロックに置かれる（ステップ４）。この出力ブロック、即ち暗号テキストは、再度入力ブロックとして用いられてもよく、この処理は新たな出力ブロックについて繰り返される。この方式はそれ自体を暗号化方法として使用することができ、或いは他のブロック暗号化方法と組み合わせて使用することもできる。後者は、ブロック化されたデータに対する他の暗号化方法の連続するステージの間、或いは他の方法の内部ステージの間にこの方式を用いることで達成しうる。ランダムな循環演算のための距離を決定するのに用いられる乱数（ステップ２）のソースは、疑似乱数ジェネレータ、サンプリングされた音楽ＣＤ、テーブル、アレイ、バッファその他のデジタルソース中のエントリであってよい。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】

本発明は暗号化及び解読のための装置及び方法に関し、そこでは暗号テキスト
が生成される。より具体的には、本発明は対称秘密キー暗号化の使用に関連して
いる。本発明は、得られる暗号テキストのセキュリティを向上させる変更を含み
、また情報を暗号化するのに用いたアレイを暗号テキストの統計的分析に対して
マスク（覆い隠す）ために役立つ特徴を含んでいる。

【０００２】

【従来の技術】

Man Young Rhee博士は著書である「Cryptography and Secure Communications
」（1994年マグローヒル社）の12ページにおいて次のように述べている。「膨大
な計算を行うことが許されるとした場合に、どのような暗号解読の攻撃にも耐え
ることのできる暗号化システムは、絶対的に安全である。ワンタイムパッドは、
使用時に絶対に安全な唯一の暗号である。最も注目すべき暗号の一つは、暗号テ
キストが平文と、これと同じ長さの非繰り返しキーストリームとのビットごとの
排他的論理和からなるワンタイムパッドである。しかしながら、非繰り返しキー
のサイズが大きくなるため、このワンタイムパッドは殆どの用途にとって実用的
でない。」「RANDOM CHOICE CIPHER SYSTEM AND METHOD」と題する1992年５月12日発行の
米国特許第5,113,444号は、「第一に、乱数列は比較的不足している。第二に、
受信者は送信者が使用したのと全く同じ乱数列を手元に持っているか、或いはそ
れを再現しなければならない。これらの選択肢のうち最初のものは、莫大な量の
キー資料を共有することを必要とする。莫大な量のキー資料を共有することは非
現実的である。後の方の選択肢は不可能である。」と記載している。この記載の
第一と第二の結論は正確でない。デジタルソース（特に１６ビットのサウンドフ
ァイル）のサンプリングの統計的分析が示すところでは、デジタルコンピュータ
環境においては、ランダム又は任意の数又はバイトが容易に得られる。こうした
乱数（ランダム数）の入手容易性は、暗号化技術の当業者、及び専門家の教示や
意見に反するものである。

【０００３】当業者にとって支配的な別の見方は、疑似乱数は殆どが、本来的に弱点を有す
るというものである。なぜなら、それらは式によって生成されるものであり、こ
の式を再度構築し、次いで系列中にある数を予測することが可能かも知れないか
らである。

【０００４】「SUBSTITUTION PERMUTATION ENCIPHERING DEVICE」と題する米国特許第4,751
,733号はその要約において、「並べ替え交換暗号化デバイスである。このデバイ
スは、キーの制御の下に、並べ替えと交換の連続によって、２進ワードを別の２
進ワードに変換するように適合されており...」と記載している。米国特許第4,7
51,733号により記載された、この並べ替えメモリの使用は、この特許がバイト中
のビットに対する変更のみを開示し教示しているという限定を有している。

【０００５】「CRYPTOGRAPHIC SYSTEM AND PROCESS AND ITS APPLICATION」と題する米国特
許第5,001,753号は、アキュムレータにおける循環オペレータの使用を記載して
いる。循環演算は、アキュムレータビットをメモリ位置ではなくキャリービット
に一時的に格納するために用いられ、このキャリービットは（その値に関わらず
）最終的に、その元の位置に循環し戻される。この循環演算は３欄61行から４欄
６行に詳細に説明されている。また、８ビット（１バイト）のアキュムレータを
用いたマイクロプロセッサ内部の処理も記載されている。この753号特許は、ア
キュムレータとの関連においての循環演算に限定されている。

【０００６】「RANDOM CODING CIPHER SYSTEM AND METHODS」と題する米国特許第5,113,444
号、及び米国特許第5,307,412号は、類義語及び／又は同義語を算術／論理演算
と一緒に用いてデータやマスクを組み合わせ、エンコード／デコードを達成する
ことを教示している。これらの特許は従って、類義語や同義語の使用に限定され
ている。

【０００７】「DEVICE AND METHOD FOR DATA ENCRYPTION」と題する米国特許第5,412,729号
は、クリアテキスト中のバイトを多重化するために行列演算を用いるという概念
を導入し、それによって暗号テキスト中の１つのバイトが１を超えるクリアテキ
ストバイトの要素を含むことができるようにしている。この特許は、暗号テキス
トの生成のためにデータ要素の多重使用を行うことを教えている。これは、数バ
イトを一緒に連結すること（連結に際しての順番の入れ替えを伴う）により単一
の作業要素を生成すること、得られた単一の要素を２進循環すること、及びこの
単一の要素を元の多数のバイトに分けて出力バッファに置くこと（やはり順番の
入れ替えを伴う）の組み合わせとは異なる。ある条件の下では、循環演算の効果
を表すために、行列表現を用いることができる。しかしながら、注意深く調べて
みると、循環演算の行列表現は、線形システムに伴うルールに従っておらず、従
ってこの特許とは全く異なることがわかる。この特許の方法は、幾つかの異なる
データ要素を一緒に多重化することを教示していることによって限定される。そ
こでは各々のデータ要素は１回よりも多く使用されうる。しかし本明細書の方式
は、一回に一つのデータ要素しか変更しない。

【０００８】「RESIDUE NUMBER ENCRYPTION AND DECRYPTION SYSTEM」と題する米国特許第5
,077,793号は「これらの係数を相互に素であるように選択すると、ゼロからこれ
らの係数の積引く１までの範囲にある全ての整数を一意に表すことができる。数
値処理に対するこの剰余数システムの重要性は、加算、減算、及び乗算という演
算を、係数の間での桁上げ演算の使用なしに実行可能なことにある。換言すれば
、ｎ個組の中の各々の数字は、個別且つ並列に演算することができる。」と教示
し（３欄40行から４欄８行）、数値Ｘ及びＹの和であるＺについて、ｉ番目の数
がz_i=(x_i+y_i) mod m_iで与えられること、及び「16ビットの２進数は剰余数シス
テムにおいて、５つの係数５, ７, 11, 13, 17を用いて表すことができる」こと
を示している。係数（ｍi）は、相互に相対的に素であるように選択される。発
明の詳細な説明では５欄及び６欄において、Z=(X+Y) mod M（式中、Ｍは全ての
係数の積、即ちM=m₁×m₂...m_n）がVigenere暗号を一般化したものであることを
規定している。Ｙを用いてＸを暗号化するためにZ=(X-Y) mod Mが用いられる場
合には、ＸはＺからX=(Y-Z) mod Mによって回復することができるが、これはBea
ufort暗号の一般化である。

【０００９】 Bruce Schneier氏の「応用暗号化技術、第二版」1996年ジョンウィリー・サン
ズの305及び306ページは、Madryga暗号化法を記載している。「Madrygaは二つの
入れ子式サイクルからなる。外側のサイクルは８回繰り返され（セキュリティが
保証されるなら、より多くしてもよい）、内側サイクルを平文に適用することか
らなる。内側サイクルは平文を暗号テキストに変換し、これを平文の８ビット（
１バイト）ブロックのそれぞれに一度ずつ繰り返す。従ってこのアルゴリズムは
、平文全体を連続して８回パスすることになる。内側サイクルの１回の繰り返し
は、作業フレームと呼ばれる３バイトのデータウィンドウに演算を行う［図面の
参照は省略］。このウィンドウは繰り返しごとに１バイト進められる。（最後の
２バイトを処理する場合、データは循環しているとする。）作業フレームの最初
の２バイトは共に、可変数だけ位置を循環されるが、最後のバイトは何らかのキ
ービットとＸＯＲされる。作業フレームが進められるにつれて、全てのバイトが
順次循環され、キー材料とＸＯＲされる。順次連続される循環は、それまでのＸ
ＯＲ及び循環の結果と重なり合い、ＸＯＲからのデータが用いられて循環に影響
を及ぼす。これにより、プロセス全体が可逆的になる。データのそれぞれ全ての
バイトが、その左にある２バイトと右にある１バイトに影響するから、８回のパ
スの後には、暗号テキストの全てのバイトは、左側の16バイトと右側の８バイト
に依存することになる。暗号化に際し、内側サイクルの繰り返しの各々は、平文
の最後から二番目のバイトで作業フレームを始動させ、平文の最後から三番目の
バイトまで循環して進める。最初に、全てのキーがランダムな定数とＸＯＲされ
、次いで左に３ビット循環される。作業フレームの下位バイトの下位３ビットは
保存される。これらは他の２バイトの循環を制御することになる。次いで作業フ
レームの下位バイトは、キーの下位バイトとＸＯＲされる。次に、上位２バイト
の連結が、可変数ビット分だけ（０から７）左に循環される。最後に作業フレー
ムは１バイトだけ右にシフトされ、プロセス全体が繰り返して行われる。」306
ページによれば、「キーと暗号テキストの２バイトの両者が右にシフトされる。
そしてＸＯＲは循環より前に行われる。」このMadryga法は、連結に先立ってバ
イトの順序をよりランダムにすること、及び循環距離の情報（それが暗号化され
ていたとしても）をデータ自体に格納しないことによって、恐らく改善可能であ
る。この方法の弱点は、連結前にはバイトの順序が変更されておらず、従ってよ
り簡単に破られることにある。

【００１０】ここでは、エンジン、デコーダ、及びエンクリプタ（暗号化装置）といった用
語は、相互に互換性のあるものとして使用する。

【００１１】ここでは相対アドレスポインタ（ｒａｐ又はＲＡＰ）を、バイトのテーブル、
バイトのアレイ又はＩ／Ｏバッファ内にあるエントリを指す相対アドレス索引と
して定義する。相対アドレスがカウンタから供給される場合、そのカウンタは、
それが関連するＩ／Ｏバッファ、マスクアレイ、或いはテーブルの大きさのモジ
ュロをカウントするように構成される。アレイ又はＩ／Ｏバッファの大きさが２
の累乗長である場合には、相対アドレスポインタを供給するために、通常の２進
カウンタを普通に用いることができる。

【００１２】ここではアドレススクランブルを、加算（又は減算）値、マスク値又はテーブ
ルルックアップ値によるＸＯＲ（排他的論理和）の何らかの組み合わせの使用を
通じて値が変化するようにし、スクランブルされた（混ぜられた）相対アドレス
ポインタ（ｓｒａｐ又はＳＲＡＰ）が生成されるような相対アドレスポインタ（
ＲＡＰ）の変更として定義する。

【００１３】ここではアドレス変換テーブル演算を、ＡＴＴ演算として定義する。これは、
相対アドレスポインタ（ＲＡＰ）をスクランブルされた相対アドレスポインタ（
ＳＲＡＰ）に変換することを意味している。

【００１４】ここでは、ＡＴＴエントリ、又はＡＴＴブロックエントリ、又はＡＴＴブロッ
クを、大きさが２^Nで０から２^N−１の値を有する、相対アドレスポインタ又は変
更された相対索引値のテーブルとして定義する。他の大きさのＡＴＴブロックエ
ントリは、２の非累乗ＸＯＲｎ及びＡＴＴブロックエントリモジュロ演算に使用
できる。例えば1014エントリのＡＴＴブロックは、ＸＯＲｎ（13を基数とする）
及び1014のモジュロ演算を用いる。各々のＡＴＴブロックは、その範囲内に一意
の値は１つだけしか持たない。ダブっているエントリ値はなく、従ってＡＴＴブ
ロックは、米国特許第5,113,444号又は米国特許第5,307,412号の何れに定義され
た類義語とも全く異なる。なぜなら同義語や二重エントリを存在しないからであ
る。Ｉ／Ｏバッファやマスクアレイの大きさは、それらについて用いられるＡＴ
Ｔブロックエントリの整数倍でなければならない。従って、Ｉ／ＯのためのＡＴ
Ｔブロックエントリが1000あったとすると、Ｉ／Ｏバッファの大きさは1000バイ
トの整数倍でなければならない。マスクアレイの大きさが64Ｋであったとすると
、それらのためのＡＴＴブロックエントリの大きさは、64Ｋ以下の２の累乗でな
ければならない。３バイト（24ビット幅）の算術／論理演算が選択される場合に
は、1014というバッファサイズは面白い。

【００１５】ここではＡＴＴコラムを、一度に一つが使用される１以上のＡＴＴブロックの
集合として定義する。従って、多数のＡＴＴブロックの集合は全て同じエントリ
を、恐らくは異なる順序でもって含んでいるが、それらは米国特許第5,113,444
号又は米国特許第5,307,412号の何れかに定義された同義語のテーブルではない
。またこれらのＡＴＴブロックは、相対アドレスポインタの値を変更するために
用いられ、これらの米国特許で行われているように暗号化又は解読するデータを
変更するために用いられてはいない。

【００１６】ここにおいてＡＴＴＮは、ＡＴＴコラムにあるＡＴＴブロックの数である。こ
こにおいてATTSIZEはＡＴＴコラム内のＡＴＴブロックの大きさであり、ATT BAS
EはこのＡＴＴブロックの大きさについて用いられるＸＯＲｎマスク演算につい
ての基数の数である。ここにおいてＡＴＴＢは、ＡＴＴコラム内で用いられてい
るＡＴＴブロックエントリの数（０からカウントアップされる）である。ここに
おいてアドレス変換テーブルは、１以上のＡＴＴコラムからなる。

【００１７】ここでは複数バイトフェッチ（ＭＦ）を、マスクアレイ、テーブル又はバッフ
ァからの、２以上のバイトに対するアクセスであって、これらの回復されるバイ
トの論理的な連結からなる単一の要素を生成するものとして定義する。ここでは
ＭＦは、複数バイトフェッチ演算を示す。

【００１８】ここでは脱連結又は分離を、先に個々のバイトを連結することによって生成さ
れた単一の複数バイト幅のエンティティを、もとの個々のバイトへとばらばらに
することとして定義する。

【００１９】ここでは複数バイトプット（ＭＰ）を、バイトの論理的連結を２以上の個々の
バイトへとばらばらに、即ち分離し、それらをテーブル又はバッファに配置する
こととして定義する。

【００２０】ここではバイトを、２ビット以上の任意の長さのものとする。

【００２１】ここではバレルシフタを、シフトレジスタの何れかの端からシフトして出され
る何らかのビットが、同時にそのシフトレジスタの他方の端にシフトして戻され
るように配置されたシフトレジスタとして定義する。このプロセスにおいて、追
加、喪失、又は変更される情報はない。バレルシフタはまた、簡単なラッチレジ
スタと、このラッチの入力に対する多数のセレクトを用いて構成することができ
、どのような大きさの循環を行うについても１クロック周期しか必要としないバ
レルシフタが生成される。循環はまた、殆どの一般的なＣＰＵの内部にあるレジ
スタで実行することもできる。通常は、この動作を行うＣＰＵに固有の命令があ
る。

【００２２】ここではワード、循環、回転動作、又は循環演算は、バレルシフト動作を参照
したものである。

【００２３】ここではエンコーダパス、即ちＰＡＳＳは、クリアテキストのブロックを中間
テキスト又は暗号テキストのブロックにエンコードすること、或いは暗号テキス
トのブロックを中間テキストにデコードすることを意味するものとして定義され
る。

【００２４】ここではＢＣＮを、ある数を２進数から基数ｎ変換し、この基数ｎの数を２進
数で示された数値で表すこととして定義する。一般的な例は（基数10）はＢＣＤ
であり（２進コード化10進数）、そこでは０から９までの値が４つの２進ビット
で表される。

【００２５】

【発明が解決しようとする課題】

本発明の課題は、暗号化／解読プロセス及び装置に用いられる、乱数、疑似乱
数及び任意数のソースを提供することである。

【００２６】本発明の課題は、より小さな要素から単一のデータ要素を生成するのに用いら
れる連結演算を提供することであり、この単一のデータ要素は変更後、再度より
小さな要素へと分割されるが、これらより小さな要素の各々は一度しか使用され
ない。

【００２７】本発明のさらに別の課題は、類義語や同義語の使用を排除することである。

【００２８】本発明のなお別の課題は、ユーザ間で安全に転送される情報データが並べ替え
られシフトされる、暗号化／解読装置及び方法を提供することである。得られる
情報は次いで、ランダム、疑似ランダム又は任意ソースからのマスクデータと組
み合わせられ、さらなるセキュリティのための、レベルの異なる暗号化／解読が
もたらされる。

【００２９】

【課題を解決するための手段】

上記の課題は、入力データを暗号化し解読する、アドレスポインタスクランブ
ラ、バイト連結器、バレルシフタ、及び分離器を提供する暗号化装置及び方法に
よって達成される。

【００３０】本発明が提供する暗号化／解読方法においては、２進データは、バイトを連結
（順番を並べ替えて）して単一のデータ項目を形成すること、このデータ項目を
任意の量だけ循環シフトさせること、及びデータ項目を個々のバイトへと（順番
を並べ替えて）戻す分離演算又は脱連結演算の組み合わせを、多数回適用して使
用することを通じて暗号化される。この方法及び装置はまた、この処理の間にお
けるデータの算術的／論理的な変更を行うことができる。

【００３１】他の好ましい実施例が、上記した装置に加わってくる。長さＮの１又は２のマ
スクアレイＭ１及びＭ２、任意バイト（ＲＤＴ）のランダムデータのテーブル、
追加的な多ビット幅の循環演算、内部カウンタ及び制御変数などであり、これら
はデータの変更及び相対アドレスポインタの変更を指令し、制御する。

【００３２】送り手と受け手は前もって、並べ替え方式、即ち並べ替え方式のソースについ
て合意しなければならない。そして使用する場合には、マスクバイトに用いられ
るソース、及びこれらのソースをどのようにサンプリング及び／又は結合して、
メッセージの暗号化及び解読に用いるマスクバイト、テーブル、変数、カウンタ
及びポインタを生成するかについての合意がなければならない。

【００３３】エンコード又はデコードは、クリアテキストメッセージに対する１回以上のパ
スからなり、これはアドレススクランブル（順序の並べ替え）を伴っての入力バ
ッファからの複数バイトフェッチ（ＭＦ連結）、単一の要素（連結により生成さ
れた）の任意量だけの循環、及びアドレススクランブル（順序の並べ替え）を伴
っての出力バッファへの複数バイトプット（ＭＰ分離）、の組み合わせを伴う。

【００３４】先の段落に記載した方法に対しては、論理的／数学的なデータ変更や、マスク
アレイから回復した値に対する循環演算の使用などを追加して行うことができる
。マスクアレイから回復したバイトに対する循環オペレータの適用は、マスクア
レイの有効統計的サイズをＮから８Ｎへと増大させる（８ビットバイトとして）
。従って、組み合わせてなるマスクアレイの有効な統計的サイズは、64Ｎ²へと
増大する。この組み合わせによる有効サイズは、ＡＬＶ変数中の他方の制御ビッ
トの効果を考えれば、64Ｎ²以上に増大することになる（図４Ａ参照）。加えて
、マスクアレイからアドレススクランブルを伴う複数バイトフェッチ（ＭＦ）を
導入すると、エンコーダは、データ全体にわたるパスの各々がそれぞれ別個のマ
スクアレイのセットを有するかのように動作し、それによって暗号テキストのセ
キュリティが高められる。

【００３５】本発明の興味ある側面は、アドレススクランブル機構と、Ｉ／ＯバッファＡ及
びＢから、及び２つのマスクアレイから選択されたアドレスの順序を並べ替える
ための、アドレス変換テーブルエントリ（ＡＴＴコラム及びＡＴＴブロックエン
トリ）の使用にある。この方式は、ＡＴＴコラムエントリを生成するために、完
全な乱数を必要としない。平文を含めて、どのようなデジタルソースを用いても
構わない。

【００３６】本発明の別の側面は、ＡＴＴ演算に適用されているオフセットやマスクの使用
を通じて同じＡＴＴブロックエントリから、スクランブルされた相対アドレス指
定ポインタの異なるシーケンス（ＳＲＡＰ値）を発生するという、ＡＴＴ機構の
融通性にある。

【００３７】この方式は、異なる大きさのＡＴＴコラムエントリを用いることもできる。例
えば４ＫＢの入力バッファは、４つの異なる１ＫＢのＡＴＴコラムブロックエン
トリをソースとする（データフェッチを受ける）ことができ、別の単一の４ＫＢ
のＡＴＴコラムブロックエントリを用いて書き出しを行うことができる。唯一の
制約は、ＡＴＴブロックの大きさが、アクセスされているバッファ又はテーブル
の大きさを超えられず、バッファがＡＴＴブロックの大きさの整数倍でなければ
ならないことである。

【００３８】ここではＸＯＲｎ（ＸＯＲ＋及びＸＯＲ−）は、次のように定義される排他的
論理和演算（基数ｎ）を記述する。数Ａ及びＢが基数ｎとして（ｍ桁について）
次の通りであるとすると、

【００３９】

【数１】

【００４０】基数２については、ＸＯＲｎは標準的なＸＯＲ演算と同じである。２進数をｊ
桁（基数ｎ）に変換することは、この数を連続的にｎで除算することによって行
われ、各々の除算の剰余がｉ＝０からｊ−１についてのｉ番目の数値となる。あ
る数（基数ｎ）の桁の数値は、和＝０にセットし、ｉ＝ｊ−１から０について和
＝（和×ｎ）＋ｉ桁の数値を実行することによって２進数に変換し戻される。

【００４１】式１はＸＯＲ＋を用いたVigenere暗号の一種であり、式２はＸＯＲ−を用いる
Variant Beaufort暗号である。これら二つの暗号は、２進数から基数ｎの数への
変換により得られた桁の数値に対して適用され、その後元の基数の数へと再度変
換することは、ここでは基数ｎの数をＸＯＲする（ＸＯＲｎ）として定義する。

【００４２】任意数及び乱数は、普通のデジタル処理によって生成される。ＣＤ−ＲＯＭで
提供されるデジタル化された音楽は殆どが、44.1キロヘルツの割合でサンプリン
グされた16ビットのステレオである。これは１分当たり、約10.5メガバイトを生
成する。これらのうち約半分、即ち約5メガバイトを任意データバイトとして使
用することができる。音楽を構成しているデジタルデータストリームを読み込み
、音の最初の８ビットを捨て、下位８ビットだけをサンプリングして任意数又は
乱数を生成することにより、適当にランダムなデータバイトが発生される。得ら
れたデータバイトストリームのフーリエ解析によれば、何ら特定のパターンは示
されなかった。留意しなければならないのは、静かな楽節は避けるべきだという
ことである。曲のすべてのバイトを順番に取っていくことが望ましくない場合に
は、ｎ番目のバイトごとを用いると、ｎが11から17の間の小さな値の場合に非常
に良好である。音楽ＣＤ−ＲＯＭに固有のエラー訂正は完全ではなく、ユーザは
ＣＤ−ＲＯＭフォーマットをＷＡＶＥ（．ＷＡＶ）ファイルフォーマットに変換
し、次いでこのＷＡＶＥ（．ＷＡＶ）ファイルをモデム、大容量リムーバブルド
ライブ、デジタル磁気テープカートリッジの何れかにより、或いはＷＡＶＥ（．
ＷＡＶ）ファイルを含むデジタルＣＤ−ＲＯＭを作成することによって、誰かに
送信する場合もあり得ることに留意されたい。

【００４３】デジタル的なランダムさの別のソースは、やはり下位バイトに着目して、フォ
トＣＤ−ＲＯＭからの幾つかの画像を画素ごとに変更（ＸＯＲ、加算、減算）す
ることである。コンピュータのジップファイル（．ＺＩＰ）その他の圧縮ファイ
ルフォーマットを用いることができる。

【００４４】他の好ましい実施例では、暗号化のために用いられたバイトストリームを再構
築するのを少なくするために、デジタルソースの知的サンプリングを有利に用い
ることができる。加えて、デジタルソースをその使用前に変化させるために、暗
号化及びハッシングアルゴリズムを使用することができる。さらに、テーブル、
アレイ、及び／又はマスクのための疑似乱数の変更も、好ましく用いることがで
きる。

【００４５】エンコーダにおいては、ＲＤＴから８ビットバイトを回復するために、汎用ポ
インタGeneral Pointer（ＧＰ）が用いられる。General Pointerは使用されるた
びに、ＲＤＴからバイトを回復した後、その値がインクリメントされる。Genera
l PointerはＲＤＴの長さのモジュロだけインクリメントされる。

【００４６】このエンコード方式に対して事前又は事後の循環演算を付加すると、暗号化さ
れたもののセキュリティが向上する。好ましい実施例では、32ビットの算術／論
理演算が用いられるが、これは入力バッファから一回に４バイトのデータをフェ
ッチし、我々の出力バッファに対して４バイトのデータとして書き戻さねばなら
ないことを意味している。これらの４バイトは、１から31ビットの間の任意の数
だけ、左又は右に循環させることができる。通常、ゼロ又は８の倍数は循環値に
は用いられない。

【００４７】インタフェースがエンコーダに対するゼロ循環値を受け取った場合には、エラ
ーメッセージが返されるが、このゼロ循環値は指定された循環距離変数（MRV1,
MRV2, RV1又はRV2）にロードされる。エンコーダの動作中に、ＲＤＴからのバイ
トの回復（General Pointerを介して）によって（或いはＲＤＴと他のテーブル
又はマスクアレイバイトエントリとの算術的／論理的組み合わせによって）ゼロ
循環値が得られた場合には、General Pointerの値、又は他のポインタの値がイ
ンクリメントされ（それぞれの長さのモジュロだけ）、非ゼロの結果が得られる
まで、回復プロセスが繰り返される。説明を簡単にするために、このエンコーダ
にはGeneral Pointerしか示していない。別の好ましい実施例では、変数は各々
、個々に独自のソースポインタを有している。これらのポインタは、使用される
１以上のテーブル又はマスクアレイ内部における位置を示し、またこれらの回復
したバイトの値をどのように組み合わせて、変数、カウンタ又はポインタの値を
更新するためのバイトをエンコーダに供給するかを示す。加えて、インクリメン
トモード以外のアドレス指定モードを使用することができる。この場合、テーブ
ルに対する個々の相対アドレスポインタは、＋１でない値だけインクリメントさ
れ、或いは相対アドレスポインタの次の値は、バイトアレイ又はテーブルに現在
入っている１以上のエントリから計算され、あちこちに飛ぶポインタを生成する
ことができる。１つのGeneral Pointerから個別のソースポインタに展開するこ
とは、当業者にとって実施困難な事項ではない。

【００４８】別の好ましい実施例では、選択可能な数だけのポインタが、ユーザインタフェ
ースからエンコーダに対して送られた情報によって決定される手法により、変数
に対して割り当てられる。エンコーダの変数及びカウンタに対するポインタの割
当を変更することにより、同じクリアテキスト、同じＲＤＴ、及び同じマスクア
レイから、異なる暗号テキスト出力を生成することができる。

【００４９】位置的なスクランブルが望ましくない場合には、ＥＶＣ２にあるATT Modeビッ
トのそれぞれを11（３の２進数）にセットし、或いはエントリが順次の順番にな
っているＡＴＴブロックエントリを生成し、ATT Offset及びMask値として０を用
いることにより、入力ＲＡＰと同じＳＲＡＰとすることができる。

【００５０】また図示を簡単にするために、各々の変数に組み合わせられる個々のカウンタ
は省略している。全ての好ましい実施例について、これらのカウンタが存在する
ことが了解されるべきである。手短に言うと、エンコーダ制御変数ALV, RV1, RV
2, MRV1及びMRV2に組み合わせられるエンコーダカウンタについて、４バイトの
フェッチ（１ＭＦ）又はプット（１ＭＰ）の各組が、１カウンタデクリメント動
作とみなされる。ＡＴＴ演算のATTSIZEの各々（１つの全ＡＴＴブロックエント
リの利用に等しい）は、そのＡＴＴ演算に関連する全てのＡＴＴ変数についての
１カウンタデクリメント動作とみなされる。カウンタ動作の詳細は、図２Ｃに関
する記述において説明される。

【００５１】本出願では、Data Modifier（ＤＭ）の具現化は、基数２のシステムを用いた
算術／論理演算を示す。他の好ましい実施例は、基数２に限定されるものではな
い。それらの具体化には、データパス中のＸＯＲ演算に対する僅かな変更を必要
とする。別の好ましい実施例では、マスク値の補数を取ることが、マスク値の否
定を取ることに置き換えられる。別のエンコーダ制御変数ＥＣＶ、或いは通常の
変数（及び関連するカウンタ）を使用することを通じて、回復されたマスクアレ
イ値は、補数を取ること、否定を取ること、ハッシング、又はＢＣＮ桁数値（基
数ｎ）への変換の何れかによって変更することができる。加えて、ＡＬＶを２バ
イトに拡張するとデータの否定が可能になり、またＸＯＲｎ（２の累乗でない）
の使用といった他のＡ／Ｌオプションへの拡張が可能になる。第二のＡＬＶ演算
とカウンタ（ALV2及びALV2C）を用いる別の好ましい実施例は、ＭＦ値（マスク
アレイ及びデータ）、中間又は最終の変更データ要素がビット反転されるか否か
を示すビットを含む。他の好ましい実施例は、現在ＤＭユニットにあるデータを
変更するために、先に変更されたデータを使用する（直接に、又は追加的なＭＦ
演算を介して）ことを許容する。こうした変更には、循環、ビット反転、データ
又はマスク要素内部でのビットのスワップ、並びに算術／論理演算の適用が含ま
れる。

【００５２】ＲＤＴはパスワード文字列（米国特許出願08/336,766号に先に定義されている
如き）中のキャラクタを置換し、回復されたバイトは次いで算術／論理演算及び
循環演算の順序を制御すると共に、エンコーダ内部でのこれらの演算の帰還を制
御するカウンタ値を提供する。

【００５３】 General Pointer、アレイ１ポインタ（Array #1 Pointer）、アレイ２ポイン
タ（Array #2 Pointer）についての開始オフセット値、並びに変数、カウンタ、
マスク又はオフセットについての他のいかなる初期値も、パスワード文字列（Pa
ssword String）、ハッシング又は他の数学的機能、及びＧＰを介して回復した
値の何らかの組み合わせによって得ることができる。ＧＰのためのデフォルト開
始値は、ＲＤＴの始まり（ＲＡＰ＝０）と仮定される。

【００５４】 32ビット演算の選択は任意のものであり、所望ならば16ビット、24ビット、又
は64ビットといった他の大きさで実行することができる。別の好ましい実施例で
は、２バイト即ち16ビットの算術／論理演算と循環演算が用いられる。図４Ｃに
示す好ましい実施例では、付加的な循環演算が第一と第二の算術／論理演算の間
に挿入されている。この循環演算、及び事前又は事後の循環演算はまた、値又は
マスクアレイを統計的プロセスによる検出からさらに隠蔽するという効果を有す
る。

【００５５】並べ替えアドレス指定（ＡＴＴ演算）を伴う個々のバイトのフェッチ及びプッ
トを使用すると、あるバイトのビットが循環演算によって分割され、Ｉ／Ｏバッ
ファにある別のバイトに移されたならば、別の処理パスの間の後続のＩ／Ｏ動作
によって、それらのビットが元のバイトへと戻されることは考えにくい。バイト
中のビットを別のバイト（又はセグメント）へと分散させるための以下に示す式
は、いったんビットがバイトから移動されたなら、それらがそのバイトに戻され
ることはないであろうという仮定を用いて、統計的シミュレーションから導かれ
たものである。この仮定は、図８によって示される情報の根底にある。

【００５６】図８は、実行されるスクランブル／循環パスの数の関数として、元の８ビット
バイトを含む８ビットセグメント（バイト）の最小、平均、及び最大数を示して
いる。プラス又はマイナス１から７位置の循環だけが許されるようにシミュレー
タが構築され、ビットがひとたび別のバイトに移動されたならば、その別のバイ
トは元のバイトとは別個のものとして扱った。循環機能（アドレススクランブル
を伴う）の７パスの後に、元の８ビットを含むバイトの最大数は８である。これ
は、各々の循環が各パスで１ビットを分離する結果である。明らかに、これはそ
れほど頻繁には生じていない。７パスは平均して5.6という結果を有し、元の８
ビットが５から６の他のバイトにわたって分散されたことを意味している（図８
参照）。

【００５７】Ｐパス数の関数としての、元のｎビット幅のバイトを含んでいるセグメントの
平均数は、次式によって近似される。

【００５８】

【数２】

【００５９】最初、循環演算はｎビットのデータバイトを二つの部分に分割する効果を有す
る。小さい方の部分（ＳＰ）の大きさは式４によって与えられ、大きい方の部分
（ＬＰ）は式５によって与えられる。

【００６０】

【数３】

【００６１】循環演算は、各々のＰＡＳＳについて、バイトを最大で二つの部分に分割でき
るだけである。'729号米国特許は、分割の程度（データ多重化）は行列の大きさ
と、使用される行列のそれぞれにある整数エントリの数によってのみ限定されて
いる。式４及び式５は、ｎがバイト幅に等しい最初の循環パスについて良好に働
く。

【００６２】図８に示すように、元の８ビットが分散されるバイトの数は、実行される追加
パスの各々と同じ割合で増大するわけではない。これは、バイト当たりの「マー
クされた」ビットの数が減少すると、何らかのランダムな循環が必ずしも、ビッ
トをバイト境界を越えて分割するとは限らないからである。しかし図８から明ら
かなことは、こうした多重パス又は循環をアドレススクランブルと組み合わせる
と、バッファ内部でバイト中のビットを多数のバイトにわたって分散するのに非
常に有効だということである。事実、暗号化されたデータそれ自体を分散媒体と
して使用して、それにより別個の点在化機構に対する必要性を排除することがで
きる（米国特許第5,307,412号及び第5,113,444号参照）。このデータ変更はまた
、暗号解析がＲＤＴや、マスクアレイの何れかの内容をもたらす可能性を低減さ
せる。

【００６３】このエンコーダは対称秘密キー暗号化法を使用しており、メッセージの送り手
と受け手は共に前もって、どのようなソースを使用するか、またそれらのソース
をどのようにアクセス及び使用してＡＴＴエントリ及び他の内部テーブル、マス
クアレイ、カウンタ、変数及びポインタを構築するかを決定しておかねばならな
い。

【００６４】他の好ましい実施例では、暗号化に用いるバイトストリームの再構築を減らす
ために、デジタルソースの知的サンプリングを有利に用いることができる。加え
て、デジタルソースをその使用前に変更しておくために、暗号化及びハッシング
アルゴリズムを使用することができる。さらに、テーブル、アレイ及び／又はマ
スクのための疑似乱数の変更も、有利に用いることができる。

【００６５】Ｉ／Ｏバッファにアクセスするための有効なアドレススクランブル方式との組
み合わせでの、任意の循環演算の使用は、このエンコーダによって生成される暗
号テキストのポリアルファベット暗号解析を妨げる手段を提供する。

【００６６】他の課題、特徴及び利点は、添付図面との関連において参照される、本発明の
好ましい実施例についての以下の詳細な説明から明らかなところである。

【００６７】

【発明の実施の形態】

図１は、エンコーダ／デコーダエンジンの基本的なブロック図である。ユー
ザインターフェース１は、ユーザとの情報のやりとりを行うためにコントローラ
６によって使用される。通信バス２０は、ユーザインターフェースとコントロー
ラとの間で情報を転送するために使用される。コントローラは、ｔエンコーダの
ために一般的なハウスキーピングの細部を管理する。コントローラは、さらに、
マスクアレイ１３及び１４、ランダムデータテーブル（RDT）２、パラメータ保
存テーブル３、アドレス変換テーブル４、データモディファイア７、及びI/Oバ
ッファ１５または１６にデータバイトを配置するように、または、以前のI/Oバ
ッファからデータバイトを読み戻すように、コントローラに命令するユーザイン
ターフェースからコマンドを取り出す。

【００６８】エンコーダ制御変数♯１（ECV1：図２Ａ及び２Ｃ参照）の２進ステータスビッ
トBUFSET（図２Ｃ参照）は、２つのI/Oバッファのうちのどれを入力及び出力用
に指定するかを決定する。BUFSEL＝０の場合は、Ａ I/O バッファ（I/O-A）１５
６が入力バッファであり、Ｂ I/Oバッファ（I/O-Ｂ）が出力バッファであり、こ
こから、情報が取り出されて、コントローラへのライン５７、そして、ユーザイ
ンターフェースへのライン２０を介してユーザに送られる。BUFSEL＝１の場合は
、I/O-Aが出力バッファであり、I/O-Bが入力バッファである。I/Oアドレスと制
御ライン５６及び５７は、I/O-A及びI/O-Bへデータバイトをロードし、及びそれ
らからデータバイトを読み出すためにコントローラによって使用される。

【００６９】 I/O、アドレスライン３２及び制御ライン３７は、マスクアレイ♯１（ＭＡ♯
１）１３とマスクアレイ♯２（ＭＡ♯２）１４にそれぞれデータバイトを送るた
めに使用される。同様に、ライン２１は、ランダムデータテーブル（RDT）にデ
ータバイトをロードするために使用される。

【００７０】 RDTは、バイトの大きなテーブルであり、そのバイトのいくつかは、ライン２
６を介してデータモディファイア７に定期的に送られて、データモディファイア
（DM）に方向及び制御情報を供給する。汎用ポインタ（General Pointer(ＧＰ)
：図２Ａ参照）は、どのバイトをDMユニットに送るかを指定するRDTへのRAPであ
る。ＧＰによる各アクセスの後には、ＧＰの値はインクリメント（増分）される
（RDTの長さのモジュロ）。従って、RDTは、米国親特許出願08/336,766号におい
てパスワード列により既に提供されている方向及び制御機能を有し、それを拡張
したものである。

【００７１】１〜１６までのパス番号（PN）は、コントローラ内に常に維持されているカウ
ンタ値である。これは、どの処理パスが実行されているか、どこにパラメータを
記憶するか、及び、DMが処理パスについて必要とするであろう他の情報を示すた
めに使用される。ユーザは、また、コントローラに送られた情報によって、I/O
バッファロード当たりいくつの処理パスを実行するかを決定する。

【００７２】エンコーダ内の各エンコードパスによって使用されるパラメータ（ポインタ、
変数、カウンター等）を、コントローラから直接I/O、アドレス及び制御ライン
２３を介するか、または、データモディファイア７から直接、別のI/O、アドレ
ス及び制御ライン２７を介するか、という２つの手段のうちの１つによってパラ
メータ保存テーブル（PST）にロードすることができる。後者の場合は、パラメ
ータを先ず、DMにロードし、次に、DMからPSTに保存しなければならない。適切
なPN情報が、コントローラにより供給されて、当該情報が、PSTの適正なセクシ
ョンに記憶される。PSTは、通常、１６組までのパラメータを保持しているが、
この数は任意であり、その値は実施中に変更することができる。PSTは、１つの
パスに対するI/Oバッファを処理した後、エンコーダが、データモディファイア
７のパラメータの状態を保存し、次の処理パスのために以前に保存されたデータ
モディファイアのパラメータを再ロードする場所である。従って、入力バッファ
と出力バッファの指定は、各処理パスの後で交換される。処理パスの後、BUFSEL
は補完されない（または補数をとられない）ため、それは、完全な暗号文を保持
する出力バッファを正しく指示するということに留意されたい。

【００７３】アドレス変換テーブル（ATT）４は、MA31、MA32、I/O-A及びI/O-Bにアクセス
するためのSRAPを計算するために４つのATTプロセッサ（５Ａ、５Ｂ、５Ｃ、５
Ｄ）によって使用される１つ以上のATTカラム（ATT列）を保持する。ATTカラム
は、エンコーダの外部で計算され、ユーザインターフェース２、ライン２０、コ
ントローラ、I/Oアドレス及び制御ライン２４を介してATT内にロードされる。

【００７４】全てのテーブル、I/Oバッファ及びマスクアレイが作成されると、コントロー
ラは、パスカウンタをＰ＝１にセットし、DMに、そのパラメータをPSTから２７
を介してロードし、入力バッファを処理するよう命じる。

【００７５】先ず、ライン２８ａ〜２８ｄを介してDMは、MA31 RAP（アレイ31ポインタ、図
２Ａ）を、M1 ATTプロセッサに送り、MA31から取り出される最初の８ビットバイ
トについてSRAPを取り戻す。SRAPは、３６ａを介してMA31に送られ、アレイ♯１
ポインタ値がインクリメントされる。MA♯１から取り出されたバイトは、３３を
介してMF♯１に送られる。これがさらに３回繰り返された後には、MF♯１は、３
２ビット幅の値（M1、図４Ａ）を有しており、これは、３４を介してDMユニット
に送られる。同様に、ライン２９ａ〜２９ｄを使用してM2 ATTプロセッサ５Ｂに
よりSRAPに変換されるMA♯２（アレイ♯２ポインタ、図２Ａ）に対するRAPにつ
いて処理が開始され、SRAPは、４１ａを介してMA♯２に送られ、アレイ♯２ポイ
ンタ値がインクリメントされる。生成されたMA♯２からのバイトは、３８を介し
てMF♯２に送られる。ここでも、この処理が３回繰り返され、その結果生成され
た３２ビット幅値（M2、図4A）は、３９を介してDMユニットに送られる。次に、
入力バッファRAP入力ポインタ（RAP Input Pointer：図２Ａ）が３０ａと３０ｄ
を介して入力ATTプロセッサに送られ、結果として生成されたSRAPは、１４０を
介してI/Oバッファ選択ロジック（BSL）１２に送られ、ここで、４６ａを介して
入力I/Oバッファに送られ、入力ポインタ値がインクリメントされる。BUFSEL＝
０の場合は、BUFSELは、I/O-Aバッファが入力SRAPを受け入れることができるよ
うにする。I/O-Aは、１バイトの平文（または、次のパスにおける中間テキスト
）をBSLへの５３を介してMF♯３に送り、次に、４１を介してMF♯３に送る。再
び、３２ビットのデータがI/Oバッファから取り出されるまで、この処理が３回
繰り返される。３２ビット入力データバイトは４３を介してDMユニットに送られ
る。DMユニットは、エンコーダ変数及び操作の制御下、取り出した２つの３２ビ
ットマスクバイトM1及びM2（図４Ａ及び図４Ｃ参照）を３２ビット幅入力データ
バイト（図４Ｂ及び図４Ｃ）と組み合わせて３２ビット幅の出力データバイトを
形成する。３２ビット幅出力データバイトは５１を介してＭＰ♯１に送られる。
同時に、出力ポインタ（Output Pointer：図２Ａ）RAPが１４１を介してBSLに送
られ、次に、４７ａを介して出力I/Oバッファ（I/O-B）に送られる。出力SRAPは
、４７Ａを介してI/O-Bに行き、NOT（BUFSEL）によりバッファが書き込みイネー
ブルになる。ＭＰ♯１は、３２ビット幅入力データ入力を一連の４つの８ビット
バイトに分解する。各バイトは、４９を介してDMから出力I/Oバッファに送られ
、このバッファに書き込まれる。ＭＰ♯１処理は、４つの全てのバイトが、I/O
バッファに書き込まれるまで、（１回ごとに新しいSRAPを使用して）さらに３回
繰り返される（図４Ａ、４Ｂ及び４Ｃ参照）。この４つのバイトの読み出し及び
書き込みによって、DM機能に関連する全ての非ATTカウンタが１回デクリメント
（減分）される。任意の変数カウンタが０にデクリメントされると、ECV1とECV2
のステータスフラグ（図２Ｃ参照）に応じて、ＧＰを使用して新しい値でカウン
タを更新すること、あるいは、ＧＰを使用して変数に対して新しい値を取り出す
こと、ができる。I/OバッファのATTブロックエントリの処理が完了したときのみ
、そのバッファに対するATTカウンタが１回デクリメントされる。

【００７６】入力バッファ内の全てのバイトが出力バッファまで処理されると、DMユニット
は、２７を介してそのパラメータの値をPSTに保存する。パスカウンタ値Ｐはイ
ンクリメントされ、最後のエンコーダパスに到達しなかった場合には、DMは、２
７を介してPSTから（次のパス用の）パラメータを再ロードし、新しいＰ値を使
用して、BUFSELの値を補完し（または、BUFSELの値の補数をとり）、新しい入力
バッファを処理する（以下、「補完する」とは、「補数をとる」の意であるか、
あるいは、「補数をとる」の意味を含む）。（既に）最後のエンコーダパスが処
理されていると、出力バッファの内容（暗号文）が、５７を介してコントローラ
に送られ、２０を介してコントローラからユーザインターフェースそしてユーザ
へ送られる。この時点で、処理が再始動され、Ｐが１にセットされ（Ｐ＝１）、
BUFSEL＝０とされ、平文（クリアテキスト）の新しい入力バッファがロードされ
る。平文のバッファの全てを利用できるわけではない場合には、入力バッファの
残存しているエントリをランダムなバイト値で充填しなければならない。

【００７７】 ED（図２Ｃの６０参照）の値が０か１かに関係なく、エンコーダ内のフローは
同じである。実際、操作を反転することができ、暗号解読モードでエンコーダを
動作させることにより暗号化を行うことができるが、この場合、暗号解読には、
暗号化モードでエンコーダを動作させることが必要となる。

【００７８】図２Ａ及び２Ｂは、情報のバッファリングを適正に処理するために、DMがロー
ドしておく必要があるパラメータのリストを示す。

【００７９】 ECV1及びECV2は、エンコーダ制御変数であり、これらのビットは、DM（図２Ｃ
参照）に制御情報を提供する。

【００８０】 ALVは、算術／論理制御変数である。ALVは、DMに対して、フェッチしたアレイ
値をどのように変更すべきか、及び、それらを入力バッファからフェッチしたデ
ータとどのように組み合わせるべきかについて指示する。

【００８１】 RV1、RV2は、第１及び第２の循環（回転）変数である。それらは、エンコーダ
に対して、ローテータが（左または右に）いくつのビットだけデータを変化させ
る必要があるかを知らせる。MRV1及びMRV2は、取り出されたマスクアレイ値に対
する循環値である。詳しくは図４Ａを参照されたい。２つのマスクアレイからフ
ェッチされた値に対するMRV1及びMRV2循環（回転）操作の合同作用により、実質
上のアレイの統計的組合せサイズは６４Ｎ²まで増加する。これは、組合せサイ
ズを増加させる他の任意の機能が考慮される前においてである。

【００８２】汎用ポインタ（ＧＰ）は、RDT内のエントリを指示し、そこから、ランダムデ
ータの次のバイトが取り出される。全てのバイトがＧＰを介して取り出された後
に、ＧＰ自体がインクリメントされる（RDTの長さのモジュロ）。本出願で示す
簡略化した形態では、１つだけのＧＰが、全ての変数、カウンタ、マスク及びオ
フセットを更新するために使用される。ユーザは、前もって、DM内で使用される
カウンタのサイズを決定しておく必要がある。例えば、わずか１バイトのカウン
タを使用する場合には、最大のカウンタサイズは（変数について）２５６である
。２バイトを使用する場合には、最大カウンタサイズは６５５３６であり、以下
同様である。２バイトが決定された場合には、カウンタを更新する必要が生じる
たびに、ＧＰを２回アクセスしなければならない。ポインタ値は、それらの各テ
ーブル、アレイまたはバッファ用の完全な相対アドレス空間を収容するのに十分
広いものである必要がある。

【００８３】同様に、入力ポインタ、出力ポインタ、アレイ♯１ポインタ及びアレイ♯２ポ
インタを使用して、RAPを各ATTプロセッサに提供し、情報のバイトを取り出す位
置を示すために使用されるSRAPを取得する。アレイ♯２ポインタを除いて、各ポ
インタは、それぞれが使用された後に１回インクリメントされる。アレイ♯１ポ
インタのRAPが０にラップアラウンドすると、アレイ♯２ポインタは、再度イン
クリメントされるということに留意されたい。これにより、マスクアレイポイン
タはインクリメントされ、それらの組合せ使用が最大化される。

【００８４】 M1、M2、入力及び出力ATTプロセッサの各々について、以下の変数、カウンタ
、マスク及びオフセットが使用される。それらは、ATTカラム番号（ATT Column
Number）、ATTブロック番号（ATT Block Number）、オフセット♯１（Offset♯
１）、マスク♯１（Mask♯１）、オフセット♯２（Offset♯２）、マスク♯２（
Mask♯２）である。さらに、ATTカラム番号の各々には、その列についての変数A
TTN及びATTSIZEが含まれる。ATTNは、列に含まれるATTブロックエントリの数で
ある。ATTカラム内の全てのATTブロックのサイズは同じでなければならない。AT
TSIZEは、そのATTカラム番号についてのATTブロックエントリのサイズの２のべ
き乗である。例えば、ATTブロックエントリが１０２４のエントリ（０〜１０２
３まで任意の順）を含む場合、ATTSIZEの値は、２¹⁰＝１０２４なので１０であ
る。また、ATTブロックサイズは、これと共に使用されるバッファ、テーブルま
たはアレイのサイズより小さいかまたは等しくなければならない。ATT処理につ
いては、図３Ｃに関連して、後でより十分に説明する。

【００８５】パラメータ領域の最後は、カウンタに対する初期値が保存されるセクション（
図２Ｂでオプションと表示されている）である。これらの初期値は、そのカウン
タに関連するモードビットが、カウンタが０までデクリメントされた後にカウン
タを再ロードするためにセットされる（より詳しくは図２Ｃ参照）場合に、使用
することができる。

【００８６】図２Ｃには、制御バイトECV1及びECV2内のビット、並びに、循環変数であるRV
1、RV2、MRV1、MRV2のフォーマット、及び、ALV変数内の制御ビットについて詳
しく示している。

【００８７】 ECV1の内部で、BUFSELは、どのI/Oバッファが入力バッファであり、どれを出
力用に選択するかを決定する。BUFSEL＝０の場合は、I/O-Aが入力バッファであ
り、I/O-Bが出力バッファである。BUFSEL＝１の場合は、I/O-Bが入力バッファで
あり、I/O-Aが出力バッファである。BUFSELは通常、エンコーダパス操作の間に
補完される。モードフラグビットがECV1における１に等しくセットされる場合は
、その特定のモードフラグに関連する変数により、それのカウンタは、最初にロ
ードされたカウンタ値から再ロードすることになる。そうではなく、モードフラ
グビットが０に等しくセットされる場合は、その変数に関連するカウンタが０に
デクリメントされると、次のカウンタ値がＧＰを介して取り出される。

【００８８】 ECV2には、M1、M2、出力及び入力ATT変数に対するATT モードビットを表す４
つのビット対がある。ATTモードビットにより、ATT処理に関連するATTカウンタ
（ATTC）が０にデクリメントされたときに、ATT変数をどのように更新するかが
決定される。

【００８９】 ATTモードビット＝００で、ATTCが０にデクリメントされたときは、ATTBだけ
がインクリメントされる。ATTBが、ATTカラム内の最後のATTブロックを示してい
る場合は、新しいATTB値は０で、新しいオフセット及びマスク値は、ＧＰを介し
てRDTから取得される。ATTＣは、保存されている初期値から再ロードされる。

【００９０】 ATTモードビット＝０１で、ATTCが０にデクリメントされたときは、ATTBだけ
がインクメントされる。全てのATTオフセット及びマスクは変更されない。ATTC
は、保存されている初期値から再ロードされる。

【００９１】 ATTモードビット＝１０で、ATTCが０にデクリメントされたときは、ATTBは変
更されず、全てのATTオフセット及びマスク値は、ＧＰにより更新される。ATTC
は、保存されている初期値から再ロードされる。

【００９２】 ATTモードビット＝１１で、ATT操作がディスエーブル（禁止）されているとき
は、SRAPは、変更されていないRAPに等しい。

【００９３】他の代替的な好ましい実施形態では、ATTモードビット＝１１のとき、操作は
、ATTCがＧＰにより更新されることを除いて、ATTモードビット＝００のときと
同じである。

【００９４】他の代替的な好ましい実施形態では、算術／論理ビットの幅は１６ビットであ
り（２つのデータフェッチ／プット操作）、２つのマスクアレイに対するATTア
ドレスのスクランブル操作は除去される。

【００９５】 ATTCに対するATTモードビットの操作をまとめると以下の表のようになる。

【００９６】

【表１】

【００９７】この実施例の場合のRV変数の値は通常、８、１６または２４を除き、３１±１
である。実施例の細部に依存して、RVを、３つの符号ビット及び５ビットの距離
を有する２の補数、または、３つの符号ビットと循環距離を示す５ビットの正の
数からなる数のいずれかとすることができる。フォーマットの選択についての細
部は、この方法の実施者に委ねられる。MF及びＭＰ操作について他のバイト幅を
使用する他の好適な実施態様は、異なる循環操作幅を有している必要があり、従
って、RVのフォーマットを変更する必要があろう。これを実施するのは当業者に
は全く簡単なことである。EDが変わったときに循環の方向を変えるために、RV変
数についての符号ビットがEDビットとXOR（排他的論理和）演算されることに留
意されたい。従って、例えば、ED＝０及びRV＝５が５ビットの右循環を示す場合
は、ED＝１及びRV＝５は、５ビットの左循環を示すことになる。RV2がとりうる
値についての制限は、必要であれば除去することができる。

【００９８】循環操作により、マルチバイト幅データバイト内のビットが、バイト境界を横
断して分割される可能性をあげるために、RV1とRV2の両方に対してではなくても
、少なくともRV1に対して、上述の値の制限が課されるということは重要である
。

【００９９】 ALV内のビットは右から左へ、DCF、CF1、CF2、MSF、A/L（３ビット）、RFであ
る。RF、A/L（最上位ビット）及びMSFは、EDビット（ECV1）の値とXOR演算され
ることによって変更される。詳しくは図４Ａ及び４Ｃを参照されたい。

【０１００】 DCFはデータコンプリメントフラグ（DATA COMPLEMENT FLAG）であり、これが
１にセットされると処理中にデータが補完される。

【０１０１】ビットCF1及びCF2が１にセットされると、マスクアレイ♯１及び♯２から（そ
れぞれ）取り出された値が補完される。図４Ａに、CF1、CF2及びMSFの動作を詳
しく示す。

【０１０２】 MSFはマスクスワップフラグであり、これが１にセットされると、マスクアレ
イから取り出された値が交換される。これについての詳細は図４Ａに示されてい
る。

【０１０３】 A/Lビット（３ビット）は、２つのマスクアレイの８つの算術／論理組合せの
どれを使用して処理するデータを変更するか、を決定するために使用される。以
下の表は、データを変更するために使用される算術／論理組合せをまとめたもの
である。詳しくは図４Ｃを参照されたい。

【０１０４】

【表２】

【０１０５】 EDの作用によりMSFとA/Lの３ビットを補完し、循環操作を無視する方法の１例
を以下に説明する。MSF＝DCF＝CF1＝CF2＝０とし、ED＝０（暗号化）、DB＝５（
連結された平文データバイト）、M1＝１、M2＝２と仮定し、A/Lの３つのビット
が０と仮定すると、M1 XOR DBは5 XOR 1＝４、そして、4 ADD 2＝６（暗号文）
となる。ここで、DB＝６（連結された暗号文データバイト）及びED＝１（暗号解
読）と仮定すると、M1＝２、M2＝１、及びA/Lは今度は０ではなく４になるよう
にMSFは補完されることになる。従って、DB SUB M1は、６−２＝４であり、そし
て、4 XOR M2は、4 XOR 1＝5となり、これは、元の始めの値である。

【０１０６】他の例では、暗号化（ED＝０）についてA/L＝２であり、暗号解読（ED＝１）
についてA/L＝６である。この場合にも、データバイト＝DB＝５とする。２つのA
/L操作はADD（加算）とSUB（減算）である。DB ADD M1は５＋１＝６で、そして
、SUB M2は、６−２＝４（暗号文）である。ED＝１の場合、MSFは１となり、M1
＝２、Ｍ２＝１、A/L＝６で、これは、さらにADD、次いでSUBがなされる。従っ
て、４（暗号文）ADD M1は、4 ADD 2＝６、次に、6 SUB 1は５（平文）である。
XOR及びADD（SUBも）について順番の先後は重要であるが、ADDとSUBだけが使用
される場合には重要ではない。

【０１０７】 RFビットは、ROTATE FIRSTビットである。１にセットされると、データは、M1
値によって変更される前に循環される。RF＝０の場合は、最後のA/L操作の後に
、変更されたデータが循環されることになる。２つのA/Lデータ変更の間に、循
環操作があることに留意されたい。

【０１０８】他の実施態様では、算術／論理演算は、非２進数システムを使用して行われる
。以下の表に、XOR演算を使用して、３ビットのA/Lコードを２のべき乗でない基
数に対して実施する方法の１例を示す。

【０１０９】

【表３】

【０１１０】通常、XOR演算の場合、この演算の結果生じる数は、通常の循環操作を使用で
きるようにするために２進表現に変換される。演算結果を２進数に変換すること
によって、循環操作によってもたらされるビットのばらつきが最大になる。他の
好適な実施態様（不図示）では、別の変数ALNB（A/L基数）を、XOR＋及びXOR−
操作に関連して使用して、これらの操作に使用する基数を指定する。この変数を
、ALV変数が更新されるときに更新することができる。さらに他の好適な実施態
様（不図示）では、個別のカウンタALNBCが、ALV変数を更新するのとは別個に変
数ALNBを変更するために使用される。このカウンタは、他のカウンタについて説
明したのと同じようにして更新される。ADD及びSUBの操作は、使用される基数に
関係なく同じであるので、基数をシフトしたり変更する利点は、主として、XOR
＋及びXOR−操作に対して与えられる。変数ALNBを、ディジタルソースから選択
したり、あるいは、任意の算術または論理演算の組合せを使用して計算すること
ができるが、その値は２以上でなければならない。２のべき乗ではない基数を使
用する１つの利点は、XOR＋及びXOR−の操作については、メッセージまたはメッ
セージの一部を互いとXOR演算（基数２）することによって有用な暗号文解読情
報を取り出すことがより困難になるということである。異なる基数を使用するこ
とにより、暗号化された情報の安全性を高めることができる。

【０１１１】算術／論理演算が、通常の２進表現に戻されないBCN数を使用して計算される
場合には、循環操作を少しだけ変更しなければならないということに留意された
い。ローテータは、ビットではなくディジット（桁または数）をシフトしなけれ
ばならず、RV変数の距離部分は別様に解釈されなければならないであろう。以下
のテーブルには、各ディジットが要求するビット数が記載されている。基数２の
場合は、１ディジットは１ビットである。

【０１１２】

【表４】

【０１１３】他のECV制御バイト（ECV3）を使用して、エンコーダパスに対して基数を含め
ることができる。以下の表に、指定された基数を使用して、８ビットバイト以内
のBCN数を用いて表すことができる最大の値を示す。

【０１１４】

【表５】

【０１１５】 BCN数計算では、選択された最初の基数は、エンコードされるデータを含むこ
とができる必要がある。例えば、１００₁₀の値を有する８ビットバイトを、基数
３、９または１０で使用することはできない。また、新しい基数が、古い基数に
よって可能な最大の値を含むことができる限り、パスの間で基数を変更すること
ができる。

【０１１６】バイトの８ビット全部を完全には使用しないデータバイトについて、BCN数を
使用することの利点は、データビットが、集まり合うのではなく、バイト内の８
ビット全体により完全に分散する可能性が（新しい基数について）高くなること
である。これは、文字を狭い範囲の値である０〜６３₁₀または０〜９６₁₀にマッ
ピングすることが可能なテキストファイルについてある程度有用である。例えば
、（データバイトが、０〜６３₁₀の範囲内の値を有する場合）基数３を使用して
、バイトの下位６ビットの元のデータは、バイトの全８ビットに変換される。

【０１１７】他の好適な実施態様（不図示）では、MF♯１及びMF♯２操作は、マスクアレイ
から取り出した要素を（丸めを用いて）BCN数に変換することによって、（連結
する前に）それらを変更する。他の変更態様（不図示）では、連結操作の後に、
基数の変換が行われる。

【０１１８】他の好適な実施態様（不図示）では、MF操作の結果生じる４バイト（３２ビッ
ト）の順番が逆にされる。すなわち、最初と４番目のバイト、並びに、２番目と
３番目のバイトが交換される。この態様に対する制御は、他の暗号化制御バイト
ECV3を生成し、及び、３ビットをMF操作の各々に割り当てることによって行われ
る。さらに、ＭＰ操作の実際の連結分離部分の前に、反転をＭＰ操作に適用する
こともできる。ＭＰ反転が望まれる場合は、４番目のビットがECV3バイトに割り
当てられる。この特定の反転は、ソフトウエアまたはハードウエアのいずれかで
簡単に実施することができる。ソフトウエアの場合には、多くのCPUが、この反
転を非常に簡単に実現する命令を有している。（３２ビットまたは他のマルチバ
イト構成について）他のバイト交換や入れ替え（シャッフリング）方式を、ECV3
内の他のビット（または、他の追加のECV制御バイトを生成することもできる）
を用いて利用することができる。適切なオフセット及びマスク値を用いて、RAP
上のATT処理は、これらのバイト反転を実施することができる。

【０１１９】図３Ａ及び３Ｂの「エンコーダ／デコーダシーケンス」は、エンコーダの処
理のシーケンスを示すフローチャートである。

【０１２０】ステップ１は初期化処理であり、このステップでは、全てのテーブルがエンコ
ーダに入れられる。これらのテーブルには、RDT、ATT、及び、２つのマスクアレ
イMA♯１及びMA♯２が含まれる。さらに、パス番号PNは１にセットされ、実施さ
れる処理パスの全体数PASSESがエンコーダに渡される。ローカル変数SVは、使用
される第１のパス番号（１またはPASSESのいずれか）に設定され、一方、他のロ
ーカル変数Ｄ（±１）は、パス番号がカウントアップされるのかカウントダウン
されるのかを示す。従って、エンコードするときに、ステップ４で、パス番号が
１からPASSESまでカウントアップされ、デコードするときには、パス番号はPASS
ESから１までカウントダウンされる。

【０１２１】ステップ２及び３では、各処理パスについてのパラメータを初期化してPSTに
格納する。

【０１２２】ステップ４は、初期化シーケンスの後の最初のステップである。パス番号PNは
SV（１またはPASSESのいずれか）にセットされ、BUFSELは０にセットされ、I/O-
Aは処理される情報で満たされる。ローカルカウンタＫは１にセットされる。

【０１２３】ステップ５では、処理パスPNに関するパラメータがPSTからDMにロードされる
。これにより、実行されるパスについてDMが初期化される。

【０１２４】ステップ６では、DMが、入力バッファを出力バッファ中に処理する。どのバッ
ファが入力用であり、どれが出力用であるかの指定は、BUFSELの値によって決ま
る。

【０１２５】ステップ７（図３Ｂ）は、I/Oバッファ処理が完了した後に行われる。パスPN
に関するパラメータがPSTテーブル中に保存される。

【０１２６】ステップ８では、Ｄ内の値によってパスカウンタPNを更新し、ローカルカウン
タＫがインクリメントされる。

【０１２７】ステップ９で、Ｋ値がPASSESより小さくて、追加の処理パスが同じI/Oバッフ
ァで実行されるということを示している場合には、BUFSELの値が補完され（ステ
ップ１０）、処理は図３Ａの「２」に戻り、追加処理のために上記ステップ５に
行く。そうではない場合には、バッファについて全ての処理パスが実行されると
、BUFSELは、出力バッファを指示し、出力バッファは、コントローラによりユー
ザインターフェース、従ってユーザに送られる（ステップ１１）。

【０１２８】ステップ１２で、追加情報を処理する必要がある場合には、処理は図３Ａの「
３」に行ってステップ４に戻るか、または、処理は終了する。

【０１２９】図３Ｃの「アドレス変換プロセッサ処理」には、ATT処理が詳細に示されてい
る。ステップ１には、必要とされる変数が示されている。ATT処理は、少なくと
も１つのATTブロックエントリを有するATTカラム、RAP、変数ATTB、オフセット
♯１、マスク♯１、オフセット♯２及びマスク♯２を必要とする。ATTカラムに
は、ATTN、ATTSIZE及びATTBASE（図５Ｂ参照）が含まれる。ATTNは、ATTカラム
内のATTブロックエントリの数であり、ATTSIZEはATTブロックエントリのサイズ
である。ATTBASEはATT操作で使用される基数である。

【０１３０】 I/Oバッファ、アクセスされるテーブルまたはマスクアレイは、ATTSIZEのサイ
ズの整数倍であると仮定している。ステップ２において、値UPPERは、ATTSIZEに
よって除されたRAPであり、LOWERは、RAPとATTSIZEのモジュロ演算の結果（また
は、RAP mod ATTSIZE）である。これは、UPPERがRAP／ATTSIZEの商で、LOWERは
その余りであると考えることができる。

【０１３１】ステップ３で、値LOWERは、それにオフセット♯１を加えることによって変更
される。RAPをカウンタの出力として扱う（または読み出す）場合には、オフセ
ットを加えることは、カウンタを段階的に調整することと同じである。加算の結
果は、MASK♯１とXOR演算され、この演算の結果とATTSIZEとをモジュロ演算（ま
たは、mod ATTSIZEを）する。XOR演算により、段階的に調整された値に非線形的
局面が導入される。最後のATTSIZEとのモジュロ演算（または、mod ATTSIZE）は
、ATTブロックのアドレス空間とのADD及びXOR演算の結果を維持するために必要
である。

【０１３２】ステップ４では、生成されたLOWER値が、ATTカラム内のATTBによって指示され
るATTブロック中へのRAPとして使用される。このRAP（LOWER）は、ATTブロック
エントリからLOOKUPを取得するために使用される。

【０１３３】ステップ５は、RAP LOOKUPを最初に変更するステップである。ここでは、LOOK
UPは、ステップ３におけるLOWERに類似のやり方で処理される。LOOKUPは、オフ
セット♯２を加え、次に、マスク♯２とXORすることによって段階的に調整され
る。

【０１３４】ステップ６では、UPPERとLOOKUPを再結合して、SRAP（スクランブルされた相
対アドレスポインタ）を生成する。これは、UPPERにATTSIZEを乗じて、その結果
にLOOKUPを加えることにより実現される。

【０１３５】図３Ｄのマルチ（複数）バイトプット（MULTIPLE BYTE PUT）は、ＭＰ操作を
説明するものである。この説明のために、Ｋは４であると仮定する。ステップ１
には、ＭＰ操作のために必要な変数が示されている。単一のデータアイテムPUTB
YPE（Kビット幅）、出力バッファ用のRAP、及び、関連するATT処理情報が、RAP
をSRAPに変換するために必要である。

【０１３６】ステップ２では、TEMP＝PUTBYTE、及びＪ＝０にセットされる。Ｊは、ＭＰ処
理内の一時的なカウンタとして使用される。

【０１３７】ステップ３では、出力RAPと他のATT変数を取得して、それらを出力ATTプロセ
ッサに送る。生成されたSRAPは、PUTBYTEから分離されたデータのバイトが、BUF
SELによって指定される出力バッファに書き込まれるアドレスである。BUFSEL＝
０の場合、出力はI/O-Bに行き、BUFSEL＝１の場合は、出力バッファはI/O-Aであ
る。SRAPは、ステップ５での使用のために保存される。

【０１３８】ステップ４は、ＭＰ操作における次の繰り返しの間に使用するために出力ポイ
ンタをインクリメントする。TEMPの下位８ビット（１バイト）はDATABYTEに移さ
れる。次に、TEMPの値が２⁸（すなわち、８ビットバイトの場合２５６）で割り
算され、割り算の結果の整数部がTEMPに戻される。これは、TEMP８ビットの内容
を右にシフトすることと同じである。次にＪが１だけインクリメントされる。こ
こで、Ｊは、いくつのバイトが出力バッファに配置されているか追跡するために
カウンタとして使用される。

【０１３９】ステップ５では、使用される８ビットDATABYTEと出力SRAPが、BUFSELによって
指定される出力バッファに送られる。

【０１４０】ステップ６は、分離して出力バッファに入れるべき他のバイトがまだあるか否
かを判定するために使用される。Ｊは、ローカルカウンタであるので、（カウン
トが０から開始するために）ＪがKに等しい場合は、処理は終了するか、あるい
は、全てのバイトが処理されるまで、ステップ３〜６までを繰り返す必要がある
。

【０１４１】図３Ｅのマルチ（複数）バイトフェッチ（MULTIPLE BYTE FETCH）は、MF操作
を説明するものである。この説明のために、Kは４に等しいと仮定する。ステッ
プ１には、ＭＦ操作のために必要な変数が示されている。アクセスされるソース
用のRAP、及び、関連するATT処理情報が、RAPをSRAPに変換するために必要であ
る。

【０１４２】ステップ２で、TEMP及びJの両方が０にセットされる。Jは、MF処理において一
次的なカウンタとして使用される。

【０１４３】ステップ３で、各ポインタからRAPを、さらに他のATT変数を取得し、それらを
適切なATTプロセッサに送る。生成されたSRAPは、ソースバッファまたはアレイ
内のアドレスであり、そこで、１バイトのデータが取り出されて、単一の連結さ
れたデータアイテムを作成するために使用される。

【０１４４】ステップ４で、取り出した８ビットデータアイテムDATABYTEを取得し、それに
、２^8Jを乗じる。これには、データバイトを一時的な変数TEMPに加算する前に８
Jビットだけデータバイトを左シフトするという効果がある。Jは、次の回で、DA
TABYTEをTEMPに加える前にさらに８ビット左にシフトするために、インクリメン
トされる。使用されるRAPに関連するアドレスポインタは、MF操作における次の
繰り返し中に使用するためにインクリメントされる。

【０１４５】ステップ５では、適切な数のバイトがフェッチされたか否かを調べるためにチ
ェックを行う。より多くのフェッチ操作が必要な場合には、適正な数のバイトが
取り出されるまでステップ３と４を繰り返す。適正な数のバイトが取り出された
ときには、TEMPには、MF操作の結果であり、MF操作の出力である単一の連結され
たデータアイテムが含まれる。

【０１４６】ステップ３で特に留意すべきことは、MF操作が、２つのマスクアレイのどちら
かに関係する場合には、それらのポインタ値のインクリメントはある特定のルー
ルに従う。マスクアレイ内のエントリの組合せシーケンスを最大化するためには
、マスクアレイ♯１ポインタが、アレイの終わりからその開始点までラップアラ
ンドするときは常に、マスクアレイ♯２に対するポインタを、再度（それの長さ
のモジュロ）インクリメントする必要があろう。マスクアレイ♯１ポインタもMA
♯１の長さのモジュロ（または、modulo (MA♯１の長さ)）だけインクリメント
されるので、アレイ♯１ポインタのインクリメントが０値となった場合には、ア
レイ♯２も再度インクリメントしなければならない。これには、マスクアレイポ
インタだけが含まれ、入力ポインタは含まれないということに留意されたい。

【０１４７】図４Ａは、マスクバイトをマスクアレイから取り出して、マスクレジスタM1及
びM2に配置する前に、ALVからの制御変数によって変更する方法を示す詳細図で
ある。

【０１４８】制御ライン２８ｄ及び２９ｄを使用して、M1 ATTプロセッサ５ＡとM2 ATTプロ
セッサ５Ｂを同期させ、これによって、M1 ATTプロセッサが、アレイ♯１ポイン
タカウンタ９６を０までラップアラウンドさせる。OR 100に行く追加のインクリ
メント制御パルス２８ｅは、同じくOR 100に行くM2 ATTプロセッサのインクリメ
ント制御パルス２９ｃと、これら２つのパルスが互いに干渉し合わないようなや
り方でタイミングが合わされる。１０１を介してOR 100から出るインクリメント
制御パルスにより、アレイ♯２ポインタ９７がインクリメントされる。

【０１４９】マスクアレイ＃１から1組のバイトを取り出すためのステップについて次に説
明する。アレイ＃1ポインタのRAPを含むカウンタ９６は、ライン２８ａを介して
M1 ATT プロセッサに送られ、生成されたSRAPは、２８ｂを介してM1 SRAPレジス
タ１１０に送られる。インクリメント制御パルス２８ｃにより、アレイ＃１ポイ
ンタカウンタは、RAPがM1 ATT プロセッサに送られた後にインクリメントされる
。M1 SRAPレジスタの内容は、３６ａを介してマスクアレイ＃１のアドレス入力
に送られ、制御ライン３６ｂ及び３５は、（M1 SRAPによってアドレス指定され
る）マスクデータバイトのMF＃１（８）への転送を同期化する。この処理が４回
行われると、MF＃１には、ライン３４を介してローテータ１１８に送られる３２
ビット幅のマスク値が含まれる。距離及び方向情報は、ライン１０８を介してMR
V1（９２）によりローテータ１１８に供給される。ローテータ１１８の出力は、
ライン１２２を介してXOR１１２に送られる。XOR１１２は、３２入力ビットの各
々とALVからのステータスビットCF1（７６）の値とをXOR演算するように構成さ
れる。CF1情報は、ライン１０２を介してXORに転送される。CF1＝０の場合は、
ライン１１４のXOR操作結果である３２ビット値は変化せず、ライン３４上のMF
＃１からの３２ビット値と同じである。しかしながら、CF1＝１の場合は、XORか
ら出力されるライン１１４上の３２ビットは、ライン３４上のデータの１の補数
である。

【０１５０】アレイ＃２ポインタのRAPを含むカウンタ９７は、ライン２９ａを介してM2 AT
Tプロセッサに送られ、生成されたSRAPは、２９ｂを介してM2 SRAPレジスタ１１
１に送られる。インクリメント制御パルス２９ｃにより、アレイ＃２ポインタカ
ウンタ（９７）は、RAPがM2 ATTプロセッサに送られた後、OR１００及びライン
１０１を介してインクリメントされる。M2 SRAPレジスタの内容は、４１ａを介
してマスクアレイ＃２のアドレス入力に送られる。制御ライン４１ｂ及び４０に
より、（M2 SRAPによりアドレス指定された）マスクデータバイトのMF＃２（９
）への転送が同期化される。この処理が４回行われると、MF＃２には、ライン３
９を介してローテータ１２１に転送される３２ビット幅のマスク値が含まれる。
距離及び方向情報は、ライン１０９を介してMRV2（９３）によりローテータ１２
１に供給される。ローテータ１２１の出力は、ライン１２５を介してXOR１１３
に送られる。XOR１１３は、３２入力ビットの各々と、ALVからのCF2（７７）ス
テータスビットの値とをXOR演算するように構成される。CF2情報はライン１０３
を介してXORに転送される。CF2＝０の場合には、ライン１１５上のXOR演算の結
果である３２ビット幅の値は変化せず、ライン３９上のMF＃２からの３２ビット
値と同じである。しかしながら、CF2＝１の場合は、ライン１１５上にXORから出
力される３２ビットは、ライン３９上のデータの１の補数である。

【０１５１】 XOR１１２の出力であるライン１１４は、MUX１１６の選択０入力と、MUX１１
９の選択１入力に向う。XOR１１３の出力であるライン１１５は、MUX１１９の選
択０入力とMUX１１６の選択１入力に向う。ED６０及びMSF７８はいずれもALV内
のステータスビットであり、ライン１０５及び１０６をそれぞれ介してXOR１０
４に送られる。このXORの結果は、MUX１１６とMUX１１９の両方の選択入力に行
くライン１０７に置かれる。従って、選択ライン１０７が０に等しい場合は、ラ
イン１１７上のMUX１１６の出力は、ライン１１４上の３２ビット幅データとな
り、ライン１２０上のMUX１１９の出力は、ライン１１５上の３２ビット幅デー
タとなる。しかしながら、選択ライン１０７が１に等しい場合は、ライン１１７
上のMUX１１６の出力は、ライン１１５上の３２ビット幅データとなり、ライン
１２０上のMUX１１９の出力は、ライン１１４上の３２ビット幅データとなる。

【０１５２】ライン１１７上のMUX１１６の３２ビット幅出力は、M1レジスタ１２３に行き
、そこで、データモディファイア（図４Ｃ参照）による使用のために保持される
。ライン１２０上のMUX１１９の３２ビット幅出力は、M2レジスタ１２６に行き
、そこで、データモディファイア（図４Ｃ参照）による使用のために保持される
。

【０１５３】図４Ｂは、入力及び出力MF及びMP操作を示す詳細図である。ED６０は暗号化の
場合は０であり、暗号解読の場合は１である。ED６０は、ECV1内のビットである
。EDは、ライン１３４及び１３５によって２つのセレクタ１３６及び１３７にそ
れぞれ送られる。入力ポインタを含むカウンタ９４は、ライン１３０を介してセ
レクタ１３６に行き、出力ポインタを含むカウンタ９５は、ライン１３２を介し
て同じセレクタ１３６に行く。ED＝０のときは、入力ポインタRAPは、２８ａを
介してセレクタから入力ATTプロセッサ５Ｃに行き、出力ポインタRAPは、ライン
２９ａを介してセレクタから出力ATTプロセッサ５Ｄに行く。ED＝１の場合は、
行先が入れ替わる。すなわち、セレクタは、入力ポインタRAPを２９ａを介して
出力ATTプロセッサ５Ｄに送り、同時に、セレクタは、出力ポインタRAPを２８ａ
を介して入力ATTプロセッサ５Ｃに送る。これにより、暗号解読に際して、暗号
化の間に行われたアドレススクランブルを解除することができるようになる。

【０１５４】同様なやり方で、セレクタ１３７は、インクリメント制御パルス２８ｃ及び２
９ｃを適切なアドレスカウンタに送る。ED＝０のときは、入力ATTプロセッサイ
ンクリメント制御パルス２８ｃは、セレクタ１３７を通り、ライン１３１を介し
て入力ポインタを含むカウンタ９４に行く。出力ATTプロセッサインクリメント
制御パルス２９ｃは、セレクタ１３７を通り、ライン１３３を介して出力ポイン
タを含むカウンタ９５に行く。ED＝１のときは、セレクタ１３７は、入力ATTプ
ロセッサインクリメント制御パルス２８ｃをライン１３３を介して、出力ポイン
タを含むカウンタ９５に送る。また、セレクタ１３７は、出力ATTプロセッサイ
ンクリメント制御パルス２９ｃを、ライン１３１を介して入力ポインタを含むカ
ウンタ９４に送る。制御ライン２８ｄ及び２９ｄは、ATTプロセッサ５Ｃと５Ｄ
を同期させるために使用され、この場合、MF＃３とMP＃１の操作の残りの部分の
タイミングが合わされる。

【０１５５】入力ATTプロセッサ５ｃからのSRAPは、２８ｂを介して入力SRAPレジスタ１３
８に送られる。出力ATTプロセッサ５ＤからのSRAPは、２９ｂを介して出力SRAP
レジスタ１３９に送られる。入力SRAP１３８は、ライン１４０を介してセレクタ
１４２に行き、出力SRAP１３９は、ライン１４１を介してセレクタ１４２に行く
。セレクタ１４２の動作は、ライン１４３を介してBUFSEL６５によって制御され
る。BUFSEL＝０のときは、セレクタ１４２は、入力SRAP１３８を、ライン４６ａ
を介してA I/Oバッファ１５のアドレス入力に送り、また、出力SRAP１３９を、
ライン４７ａを介してＢ I/Oバッファ１６のアドレス入力に送る。BUFSEL＝１の
ときは、セレクタ１４２は、出力を反転し、入力SRAP１３８を、ライン４７ａを
介してB I/Oバッファ１６のアドレス入力に送り、次に、出力SRAP１３９を、ラ
イン４６ａを介してA I/Oバッファ１５のアドレス入力に送る。

【０１５６】 BUFSEL６５及びそれのコンプリメントBUFSEL-（または補数BUFSEL-：ライン１
４６上のインバータ１４９の出力）は、I/Oバッファ１５及び１６の出力を選択
的にイネーブルまたはディスエーブルにするために使用される。ライン１４３及
び１４６上においてBUFSEL＝０及びBUFSEL-＝１の場合は、A I/Oバッファは読み
出し可能になり、B I/Oバッファは書き込み可能になる。ライン１４３及び１４
６上においてBUFSEL＝１及びBUFSEL-＝０の場合は、B I/Oバッファは読み出し可
能（読み出しイネーブル）になり、A I/Oバッファは書き込み可能（書き込みイ
ネーブル）になる。BUFSEL６５はまた、ライン１４３を介してMUX１４７の選択
入力に行く。A I/Oバッファ１５の出力は、ライン５３を介してMUX１４７の０選
択入力に行き、B I/Oバッファ１６の出力は、ライン５５を介してMUX１４７の１
選択入力に行く。BUFSEL＝０のときは、MUX１４７は、A I/Oバッファからの８ビ
ットデータを（５３を介して）選択して、データバイトをライン４１を介してMF
＃３プロセッサ１０に送る。BUFSEL＝１のときは、MUX１４７は、B I/Oバッファ
からの８ビットデータを（５５を介して）選択して、データバイトをライン４１
を介してMF＃３プロセッサ１０に送る。

【０１５７】読み出し処理が４回実施されると、MF＃３の出力は、３２ビット幅の連結され
たデータバイトとなり、これは、４３を介して入力データ（INPUT DATA）レジス
タ１４８に送られる。

【０１５８】（MP＃１（１１）に行く）制御ライン５２、（MF＃３（１０）に行く）４４、
（A I/Oバッファ１５に行く）４６ａ及び（B I/Oバッファ１６に行く）４７ｂは
、I/O処理を同期させて、任意のアドレス、データ、またはタイミングの衝突を
防止するために使用される。

【０１５９】３２ビット幅の変更されたデータバイトであるOUTPUT DATA２１８は、５１を
介してMP＃１プロセッサ１１に行く。MP＃１プロセッサ１１の出力は、８ビット
幅のデータバイトであり、これは、４９を介して２つのI/Oバッファのデータ入
力に送られる。データ入力がBUFSELによってイネーブルにされているバッファだ
けが、ライン４９上の８ビットデータバイトを実際に取得し、それをそのバッフ
ァに書き込む。前述したように、書き込みがイネーブルにされたバッファは、セ
レクタ１４２を介して送られてきたOUTPUT SRAPを、データバイトを書き込むア
ドレスとして使用する。

【０１６０】図４Ｃは、図１のアイテム７のデータ変更操作ＤＭを詳細に示す図である。EC
V1バイトからの１ビットステータスビットであるED６０は、１７４を介してイン
バータ１７５に送られる。インバータ１７５の出力はED-であり、これは、１７
６を介してAND１７７に送られる。ED＝０のときは、ライン１７６上の値は、１
（論理的真）であり、これによって、AND１７７の出力は、ライン１８０を介し
てDCF７５の値を反映することになる。DCF＝０のときは、ライン１７８上のAND
１７７の出力は０であり、DCF＝１の場合には、ライン１７８上のAND１７７の出
力も１である。ED＝１のときは、ED-は０であり、１７６上のこの０値によって
、AND１７７の出力（ライン１７８）は常に０になり、XOR１６１に行くこの０は
XOR内の処理を実際上変化させない。従って、ED＝０（暗号化の場合）のときの
み、DCFの値がXOR１６１に渡される。ED＝１のときは、DCFの値は無視され、XOR
１６１の出力１６２は、ライン１６０上のXORへの入力に等しい。

【０１６１】 XOR１６１は、ライン１７８上の入力をライン１６０上に送られる３２入力ビ
ットの各々とXOR演算するように構成される。従って、ライン１６２上に出力と
して送られる３２ビットは、ライン１６０上の３２入力ビットと同じであるか、
または、ライン１６０上の３２ビットの１の補数であるかのいずれかである。す
なわち、DCF（データコンプリメントフラグ）＝１かつED＝０のときのみ、XOR１
６１の出力は、XOR入力の１の補数である。

【０１６２】 XOR１６１の出力は、３２ビット幅データバイトであり、これは、３２ビット
幅循環操作１６４への入力となる。ED（暗号化／暗号解読フラグ）６０は、また
、ライン１６３を介して第１の循環操作１６４に行き、そこで、ライン１８９を
介してローテータに送られる変数であるRV1（９０）の符号（方向）ビットの値
の補数をとるために使用される。循環操作１６４の３２ビット幅出力は、ライン
１６５に送り出される。

【０１６３】（ALV変数から（図２Ｃ参照）の）RF（循環第１）フラグ８２は、ライン１８
１を介するXOR１８２への入力である。XOR１８２への他方の入力は、ライン１７
９を介するED６０である。XOR１８２の出力は、ライン１８３を介して第１の循
環操作１６４のイネーブル入力に行く。従って、第１の循環操作は、ED＝０でRF
＝１のときか、または、ED＝１でRF＝０のときのいずれかのときのみイネーブル
になる。換言すれば、RFフラグが暗号化中にセットされるとき、または、RFフラ
グが暗号解読中にクリアされるときのみ、この第１の循環操作はイネーブルにな
る。

【０１６４】図４Ｃの右下の部分には、第３の循環操作２０４がどのようにしてイネーブル
にされるかが示されている。RF８２は、２０６を介してインバータ２０７に行く
。インバータ２０７の出力RF-は、XOR２０９への入力となる２０８である。XOR
２０９への他方の入力は、ライン２１１を介するED６０である。XOR２０９の出
力は、ライン２１０を介して第３の循環操作２０４のイネーブル入力に行く。第
３の循環操作の循環方向及び距離は、変数RV1（９０）によって供給される。変
数RV1は、ライン２１２を介して循環操作２０４に行く。ライン２１１を介するE
D６０は、第３の循環操作２０４に行き、そこで、ED＝１のときのみ、（RV1によ
って供給される）循環の方向を変更するために使用される。こうではなく、ED＝
０のときには、循環方向は変化しない。第３の循環操作は、ED＝０でRF＝０のと
きか、ED＝１でRF＝１のときのいずれかのときのみイネーブルになる。

【０１６５】 DCF（データコンプリメントフラグ）７５は、ライン２１５を介してAND２１３
に行く。AND２１３の他方の入力は、ライン２１１を介するED６０である。AND２
１３の出力は、ライン２１４を介してXOR２１６に行き、そこで、（２０５を介
する）XORの入力の３２入力ビットの各々とのXOR演算のために使用される。この
結果、ED＝１のときのみ、DCFは、XOR２１６への入力を変更する可能性を有する
ことになる。ED＝０のときは、AND２１３の出力は常に０となり、従って、XOR２
１６の出力（ライン２１７）は常に、XOR２１６に向う入力（ライン２０５）と
同じになる。

【０１６６】下の表に、データモディファイア２１９における３つの循環操作に対するED
とRFの作用を示す。

【０１６７】

【表６】

【０１６８】この好適な実施態様では、第２の循環操作は、常にイネーブルであり、第１と
第３の循環操作は同時にイネーブルになり、同時にディスエーブルになるという
ことに留意されたい。別の好適な実施態様では、（ALVに）RFフラグはなく、第
３の循環操作２０４のためにRV3（変数及びカウンタ）を使用する。

【０１６９】下の表に、データモディファイア２１９で使用される３２ビット幅XORの各々
からのデータフローに対するED及びDCFの作用を示す。

【０１７０】

【表７】

【０１７１】第１の循環操作１６４に戻る。この循環操作の３２ビット幅出力は、ライン１
６５を介してXOR１６６、AND１６７、及びSUB１６８に行く。さらに、マスクア
レイ＃１から得られる３２ビット幅マスク値であるM1（１２３）（図４Ａ参照）
は、ライン１２４を介してXOR１６６、ADD１６７、及びSUB１６８に行く。XOR１
６６の３２ビット幅出力は、ライン１７０を介してMUX１６９の選択０及び１入
力に行く。ADD１６７の３２ビット幅出力は、ライン１７１を介してMUX１６９の
選択２、３、５及び６入力に行く。そして、SUB１６８の３２ビット幅出力は、
ライン１７２を介してMUX１６９の選択４及び７入力に行く。

【０１７２】 MUX１６９とMUX２０２の両方の選択０入力ｓ０は、ライン１８８及び１９１
をそれぞれ介して、ALVビット、A/Lビット１（７９）によって制御される。選択
１入力ｓ１は、ライン１８７及び１９０を介して、ALVビット、A/Lビット２（８
０）によって制御される。ALVビット、A/Lビット３（８１）は、ライン１８４を
介してXOR１８５に行き、ED６０もまた、ライン１７９を介してXOR１８５に行く
。XOR１８５の出力WAL３は、ライン１８６を介して、MUX１６９とMUX２０２の両
方の選択２入力ｓ２に行く。MUXの入力は、EDがA/Lビット３の補数であるとき（
または補完するとき）に、（EDが循環符号ビットとMSF制御ビットの補数となる
（または補完する）と共に）入力データに対して逆算術／論理演算を実施するよ
うに構成されている。図２Ｃの説明を参照されたい。

【０１７３】 MUX１６９の３２ビット幅出力は、ライン１７３を介して第２の循環操作１９
４の入力（３２ビット幅）に行く。この循環操作は、常にイネーブルである。ラ
イン１９２上の循環値変数RV2（９１）は、この循環操作の方向及び距離を指定
し、ライン１９３上のED６０は、ED＝１のときの循環方向を反転する。第２の循
環操作１９４の３２ビット幅出力は、ライン１９５を介してADD１９６、XOR１９
７及びSUB１９８に行く。さらに、マスクアレイ＃２から得られる３２ビット幅
マスク値であるM2（１２６：図４Ａ参照）は、ライン１２７を介してADD１９６
、XOR１９７及びSUB１９８に行く。ADD１９６の３２ビット幅出力は、ライン１
９９を介してMUX２０２の選択０及び選択３入力に行く。XOR１９７の３２ビット
幅出力は、ライン２００を介してMUX２０２の選択４及び５入力に行く。SUB１９
８の３２ビット幅出力は、ライン２０１を介してMUX２０２の選択１、２、６及
び７入力に行く。

【０１７４】 MUX２０２の３２ビット幅出力は、２０３を介して第３の循環操作２０４に行
く（この循環操作についての前述した説明を参照されたい）。第３の循環操作２
０４の３２ビット幅出力は、ライン２０５を介してXOR２１６に行き（これにつ
いても前述の説明を参照されたい）、次に、ライン２１７を介して３２ビット幅
出力データレジスタ２１８（図４Ｂ参照）に行く。

【０１７５】図５Ａは、ATTブロックエントリを作成する方法を示すフローチャートである
。ステップ１において、ATTSIZEは、作成されるATTブロックのサイズである。ス
テップ２はローカルカウンタJを０にセットし、Kを構築するブロックのサイズに
等しくセットする。RAPエントリは、０からATTSIZE−１の範囲になければならな
いことに留意されたい。

【０１７６】ステップ３では、K個のレコードを生成する。各レコードには２つのフィール
ドが含まれる。第１のフィールドは、RAPエントリになる整数を保持し、第２の
フィールドは、あるディジタルソースから抜き取った８ビットバイトを含んでい
る。この８ビットバイトは、疑似乱数発生器からのバイトストリーム、あるいは
、テキストファイルとすることもできる。

【０１７７】ステップ４及び５では、第１のフィールド全てをJの一連の値（０〜ATTSIZE−
１）で満たし、第２のフィールドを、抜き取った（任意の）８ビットバイトで満
たす。この処理が完了すると、ステップ５からステップ４にはもはや戻らず、ス
テップ６に行く。

【０１７８】ステップ６では、第２のフィールドの内容によって全てのKレコードを昇順に
並べ替える。並べ替えが行われると、フィールド１エントリは、シャッフルされ
る。

【０１７９】ステップ７では、シャッフルされたフィールド１エントリが、ATTブロックエ
ントリに転送される。

【０１８０】図５Ｂは、アドレス変換テーブルを構成するATTカラムの構造を示す。ATTカラ
ムの数は、利用可能な記憶容量によってのみ制限される。各ATTカラムは、それ
自体に割り当てられた独自の番号を有し、これにより、ATTプロセッサは、使用
するATTカラムを知ることができる。列内の次のエントリは、いくつのATTブロッ
クエントリがその列内にあるかを指定するATTNである。ATTNの次は、列内のATT
ブロックエントリのサイズを指定するATTSIZEである。その次は、ATTBASEであり
、これは、このATTカラムのATTブロックエントリと共にATT計算に使用される基
数である。各ブロックエントリには、ごちゃまぜになった一連のRAPが含まれて
いる。図５Ｂに示す例には、２つのATTカラムが含まれており、１つは、３つの
１０２４エントリブロックを含んでおり、もう１つは、５つの１６３８４エント
リブロックを含んでいる。

【０１８１】図６に、簡略化したデータモディファイア２３２を示す。これは、前述したデ
ータモディファイア２１９と置き換えることができる。データモディファイア（
または、データ変更）には、ただ１つの循環操作２３５が含まれる。２３６を介
してローテータ２３５に行くED６０により、２３４を介して２３５に行くRV1（
９０）によって示される循環の方向がED＝１の場合の方向から切り換えられる。
従って、暗号解読のための循環操作は、暗号化のために使用された方向と逆のも
のとなる。

【０１８２】図７には、４段パイプラインエンコーダ／デコーダを示す。これは、４つの個
別のエンコーダ（250a〜254a、250b〜254b、250c〜254c、及び250d〜254d）から
なる。共通のRAPカウンタ２５７は、４つの全てのエンコーダで使用するためのR
APを供給するためにライン２４９を介して使用される。最初に平文２４８が、25
0aの入力バッファにロードされる。ロードが終了すると、第１のエンコーダは、
254a内の出力バッファに中間テキストを含む。次に、別のバッファの平文が２４
８を介して250a内の入力バッファにロードされると、253aの出力バッファが、２
５５を介して第２のエンコーダの入力バッファ250bに送られる。この処理は、後
続のエンコーダについて繰り返される。254d内の第４のエンコーダの出力バッフ
ァが一杯になると、平文は、ある方式でユーザに配信するために２５６を介して
転送される。この時点で、暗号化／暗号解読の４つのパスを処理する際の唯一の
遅延は、１つのバッファを処理するために必要な時間のみである。従って、複数
のエンコーダを有するパイプライン構造は、情報を暗号化及び暗号解読するのに
非常に高速かつ有効な手段である。

【０１８３】図８は、元の８ビットを含むセグメントの平均数（バイト）を１〜３２の間の
パスの数の関数として、表形式で表したものである。また、セグメント当たりの
並べ替えられた元のビットの平均密度（バイト）も示している。エントリは、ソ
フトウエアシミュレータから得られたものである。並べ替えされていない密度の
１例では、パス１から生じる２つのセグメントは、それぞれが４ビットを含む等
しい確率を平均して有する。これは、ときには、大きな部分が元のバイト境界の
一方の側にあり、ときには、他の側にある場合があるからである。従って、並べ
替え統計の場合は、ビット密度は、以前の分布中に平均化される前に、降順で並
べ替えられる。その結果、５つのパスの後では、（バッファ内のバイトのある位
置における）およその平均ビット密度は、（丸めを施して）３、２、１、１、１
となるであろう。すなわち、バイトの元の８ビットは、出力バッファ内の５つの
他のバイト内に、あるバイトは元のバイトの３ビットを含み、他のバイトは元の
バイトの２ビットを含み、他の３つのバイトは各々が元のバイトの1ビットを含
むといったように分散されるであろう。従って、データは、それ自体が分散媒体
となる。

【０１８４】元の８ビットを並べ替えたビット密度の最大セグメント（X1_P）のサイズはパ
スの数の関数として、以下に示す式（式６）で近似的に表すことができる。

【０１８５】

【数４】

【０１８６】本願発明の別の好適な実施態様は、２者間で鍵（キー）情報の交換を容易にす
るために安全なプライベートキープロトコルを用いる。これについては、米国特
許第5、583、939号「SECURE,SWIFT CRYPTOGRAPHIC KEY EXCHANGE」を参照されたい
。

【０１８７】要約すると、入力バッファからの複数バイトを（順番を並べ替えて）１つのア
イテムに連結し、このアイテムを任意の量だけ循環させ、アイテムを個々のバイ
トに分離し、それらのバイトを出力バッファに（順番を並べ替えて）配置するこ
とにより、有効な暗号化／暗号解読法が得られる。

【０１８８】使用する方式及び構成は、送信者及び受信者の創造力と、思想及び計画によっ
てのみ制限され、本発明を用いることにより、本願の抜き取り方式においてソー
スから選択すべき大量のディジタル情報がある場合に、1回だけエンコードされ
たメッセージ（one-time pad encoded message）を簡単に作成することができる
。本発明の安全性は、利用する論理／算術演算の安全性には依存せず、使用する
鍵、ランダムデータテーブル及びパスワードの秘密度に依存する。上記例及び使
用法以外の変更態様も可能である。

【０１８９】上記に開示した本発明の文言及び思想、及び、本発明の範囲内のものと一貫性
のある他の実施態様、改良、細部及び使用法を構築できるということは当業者に
は明らかであろう。本発明は、均等論を含む特許法に従って解釈される特許請求
の範囲によってのみ限定される。

【図面の簡単な説明】

【図１】図１は、暗号化エンジンのブロック図である。

【図２Ａ】各I/Oパス用に保存し復元する必要のある、変数、カウンタ、ポインタ及び制
御バイトのリストである。

【図２Ｂ】各I/Oパス用に保存し復元する必要のある、変数、カウンタ、ポインタ及び制
御バイトのリストである。

【図２Ｃ】エンコーダ制御変数内のエントリ、並びに、循環値及び算術／論理変数のフォ
ーマットを示す。

【図３Ａ】暗号化／暗号解読シーケンスのフローチャートである。

【図３Ｂ】暗号化／暗号解読シーケンスのフローチャートである。

【図３Ｃ】アドレス変換処理操作を詳細に示すフローチャートである。

【図３Ｄ】複数バイトプット（ＭＰ）操作を詳細に示すフローチャートである。

【図３Ｅ】複数バイトフェッチ（ＭＦ）操作を詳細に示すフローチャートである。

【図４Ａ】マスクアレイ及び制御ビットによるそれらの変更に関する情報の取り出しに適
用されるＭＦ操作を示す図である。

【図４Ｂ】データI/O操作に適用するときのＭＦ及びＭＰ操作を示す図である。

【図４Ｃ】データ変更操作を詳細に説明する図である。

【図５Ａ】 ATTブロックエントリを作成する方法を示すフローチャートである。

【図５Ｂ】アドレス変換列の構造を示す表である。

【図６】循環要素が１つのみの場合のサンプルデータ変更操作を示す図である。

【図７】複数のエンコーダを共にパイプライン化する方法を示す図である。

【図８】複数アドレスのスクランブル／循環パスの結果として生じる統計的なビットの
分布を示す表である。

───────────────────────────────────────────────────── 【要約の続き】ことで達成しうる。ランダムな循環演算のための距離を決定するのに用いられる乱数（ステップ２）のソースは、疑似乱数ジェネレータ、サンプリングされた音楽ＣＤ、テーブル、アレイ、バッファその他のデジタルソース中のエントリであってよい。

Claims

【特許請求の範囲】

【請求項１】暗号化／解読装置であって、ａ．第１の要素のアレイＤ１を定義する情報から、符号化／復号化される情報を
取得するための手段と、ｂ．前記アレイＤ１の前記第１の要素を変更して、第２の要素の第２のアレイＤ
２を形成するための第１の変更手段であって、前記第２の要素の数が前記第１の
要素の数未満であり、前記第２の要素のうち少なくともいくつかが前記第１の要
素より大きくなるように変更する前記第１の変更手段と、ｃ．前記アレイＤ２の前記第２の要素のうち少なくとも一つを循環させるための
手段と、ｄ．前記循環されたアレイＤ２の第２の要素を変更し、前記アレイＤ１の前記第
１の要素の中へ戻すための第２の変更手段と、からなる装置。
【請求項２】前記第１の変更手段が並べ替え手段を含み、かつ前記第２の変更手段が並べ戻
し手段を含む、請求項１の装置
【請求項３】前記第１の変更手段が連結手段を含み、前記第２の変更手段が分離手段を含む
、請求項１の装置。
【請求項４】第３の要素と、前記アレイＤ２の前記第２の要素のうち少なくとも一つを前記第３の要素と結
合し、第３のアレイＤ３を形成するための結合手段と、前記アレイＤ３を変換して前記アレイＤ２の中へ戻すための変換手段と、をさらに含む、請求項１の装置。
【請求項５】前記結合手段が、加算手段、減算手段、排他的論理和手段、循環手段からなる
一群から選択された算術的及び論理的な結合手段を含む、請求項４の装置。
【請求項６】前記算術的及び論理的な結合手段が、別の基数への変換手段である、請求項５
の装置。
【請求項７】前記第３の要素が、パスワード、定数、アドレスレジスタ、カウンタ、マスク
アレイ、乱数ソース、擬似乱数ソース、任意数ソース、記憶場所の内容、から
なる一群から選択されること、をさらに含む請求項４の装置。
【請求項８】前記結合手段の実行時間を制御するための手段、をさらに含む請求項４の装置
。
【請求項９】前記結合手段がクロックとカウンタからなる、請求項４の装置。
【請求項１０】前記アレイ内へ索引を設ける手段、をさらに含む請求項１の装置。
【請求項１１】前記索引を設ける手段が任意の基数の数からなる、請求項１０の装置。
【請求項１２】暗号化／解読装置であって、ａ．第１の要素のアレイＤ１を定義する情報から、符号化／復号化される情報を
取得するための手段と、ｂ．前記アレイＤ１の前記第１の要素を変更し、アレイＤ２を形成するための変
更手段と、ｃ．前記アレイＤ２を循環させるための循環手段と、ｄ．前記循環された前記アレイＤ２から前記アレイＤ１を再形成するための再形
成手段と、からなる装置。
【請求項１３】ｅ．第３の要素と、ｆ．前記アレイＤ２の前記第２の要素のうち少なくとも一つを前記第３の要素と
結合し、アレイＤ３を形成するための結合手段と、ｇ．前記アレイＤ３を変換して前記アレイＤ２内へ戻すための変換手段と、をさらに含む請求項１２の装置。
【請求項１４】前記結合手段が、加算手段、減算手段、排他的論理和手段、循環手段からなる
一群から選択された算術的及び論理的な結合手段を含む、請求項１３の装置。
【請求項１５】前記算術的及び論理的に結合された手段が、別の基数への変換手段である、請
求項１４の装置。
【請求項１６】前記第３の要素が、パスワード、定数、アドレスレジスタ、カウンタ、マスク
アレイ、乱数ソース、擬似乱数ソース、任意数ソース、からなる一群から選択さ
れること、をさらに含む請求項１３の装置。
【請求項１７】前記結合手段の実行時間を制御するための手段、をさらに含む請求項１３の装
置。
【請求項１８】前記アレイ内へ索引を設ける手段、をさらに含む請求項１２の装置。
【請求項１９】前記変更手段が並び替え手段を含む、請求項１２の装置。
【請求項２０】前記変更手段が連結手段を含む、請求項１２の装置。
【請求項２１】暗号化／解読の方法であって、第１の要素のアレイＤ１を定義する情報から、符号化／復号化される情報を取
得するステップと、前記アレイＤ１の前記第１の要素を変更して、第２のアレイＤ２を形成するス
テップと、前記アレイＤ２を循環するステップと、前記循環されたアレイＤ２からアレイＤ１を再形成するステップと、からなる方法。
【請求項２２】第３の要素を取得するステップと、前記アレイＤ２の第２の要素のうち少なくとも一つを前記第３の要素と結合し
、アレイＤ３を形成するステップと、前記アレイＤ３を変換して、前記アレイＤ２内へ戻すステップと、をさらに含む請求項２１の方法。
【請求項２３】前記結合を行うステップが、加算、減算、排他的論理和、循環、からなる一群
から選択された算術的及び論理的な結合を行うステップ、をさらに含む請求項２
１の方法。
【請求項２４】前記算術的及び論理的な結合が別の基数への変換からなる、請求項２１の方法
。
【請求項２５】前記第３の要素が、パスワード、定数、アドレスレジスタ、カウンタ、マスク
アレイ、乱数ソース、擬似乱数ソース、任意数ソース、記憶場所の内容、からな
る一群から選択されること、をさらに含む請求項２１の装置。
【請求項２６】前記結合手段の実行時間を制御するステップ、をさらに含む請求項２１の方法
。
【請求項２７】前記アレイ内へ索引を設けるステップ、をさらに含む請求項２１の方法。