KR910012920A - 병렬로 생성되는 순환 여유 에러 검사 코드를 호출하는 장치 및 방법 - Google Patents

병렬로 생성되는 순환 여유 에러 검사 코드를 호출하는 장치 및 방법 Download PDF

Info

Publication number
KR910012920A
KR910012920A KR1019900019769A KR900019769A KR910012920A KR 910012920 A KR910012920 A KR 910012920A KR 1019900019769 A KR1019900019769 A KR 1019900019769A KR 900019769 A KR900019769 A KR 900019769A KR 910012920 A KR910012920 A KR 910012920A
Authority
KR
South Korea
Prior art keywords
signal
control signal
storage
error check
logical
Prior art date
Application number
KR1019900019769A
Other languages
English (en)
Inventor
에스.페를로프 로날드
Original Assignee
존 지.웨브
내쇼날 세미컨덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 존 지.웨브, 내쇼날 세미컨덕터 코포레이션 filed Critical 존 지.웨브
Publication of KR910012920A publication Critical patent/KR910012920A/ko

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H03M13/091Parallel or block-wise CRC computation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Correction Of Errors (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

내용 없음.

Description

병렬로 생성되는 순환 여유 에러 검사 코드를 호출하는 장치 및 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 바람직한 실시예의 생성 다항식에 대한 상태전이 매트릭스 및 입력분산 매트릭의 도면.
제4도는 본 발명의 변형 에러 검사 코드 생성 시스템에 대한 블록 다이어그램.
제5도는 본 발명에 의해 생성되는 에어 검사 코드에 해당하는 타이밍 다이어그램.

Claims (15)

  1. 시스템에 의해 생성되고 복수개의 저장수단내에 저장되며 시스템에 의해 연속 수신된 연속 데이타 바이트 및 생성 다항식에 따라 생성되는 나머지 다항식 항의 그룹을 판독하는 시스템에 있어서, A) 관련된 제1및 제2논리 상태를 지니는 제어 신호, B) 상기 제어 신호가 제1논리 상태를 지닐 경우 상기 제어 신호에 응답하여 제1논리 상태를 지니는 저장 제어신호를 발생시키는 수단, C) 상기 나머지 다항식 항이 그룹을 순차적으로 그리고 병렬로 저장시키는 복수개의 연속 배치된 저장 수단을 포함하고, 상기 저장 수단은 상기 저장 제어 신호에 응답하여, 상기 저장제어 신호가 제1논리 상태일 경우 상기 나머지 다항식항의 그룹이 어떠한 변형없이도 연속 저장 수단에 순차적으로 전달되고, 상기 연속 배치된 저장 수단이 상기 시스템에 의해 출력되는 시스템.
  2. 제1항에 있어서, 상기 저장 제어 신호를 발생시키는 수단은 복수개의 논리적 AND 게이트 요소를 포함하는 시스템.
  3. 제1항에 있어서, 상기 제1논리 상태는 논리 0인 시스템.
  4. 제2항에 있어서, 상기 저장 수단 각각은 D) 제1입력 신호로써 제1논리 상태를 지니는 저장 제어 신호를 각기 수신하며 제2입력 신호로서 사전 저장 수단으로 부터 전달된 나머지 다항식 항중 한 나머지 다항식 항을 각기 수신하고 상기 저항 제어 신호가 제1논리 상태일 경우에 수신된 나머지 다항식 항과 동일한 출력 신호를 각기 발생시키며 어떤 저장 수단에 있는 복수개의 논리적 익스클루시브-OR게이트 요소.
    상기 연속 저장 수단에 출력 신호를 순차적으로 전달하는 수단을 더우기 포함하는 시스템.
  5. 복수개의 계수항을 지니는 생성 다항식에 따른 데이타 시퀀스(I0(L)), 적어도 관련된 한개의 열을 지니는 분산 매트릭스(Bz) 및 미리 결정된 관련 열의 수를 지니는 상태전이 매트릭스(Az)에 부가될 복수개의 에러 검사 코드항으로 구성되는 에러 검사 코드 신호(SL)를 발생시키고, 상기 상태전이 매트릭스 및 상기 분산 매트릭스는 상기 생성 다항식에 관련되며, 상기 분산 매트릭스 열은 상기 상태 전이 매트릭스 열의 부분 집합이고, 상기 데이타 시퀀스(Io(L))는 미리 결정된 Z개의 데이타 비트를 지니는 연속 데이타 바이트로 배치되는 시스템에 있어서, A)순차적으로 상기 데이타 바이트를 수신하는 제1수단, B) 복수개의 분산 신호를 발생시키도록 상기 분산 매트릭스(Bz)를 수신 데이타 바이트(Lm(z))와 모듈로 2방식으로 승산시키는 제1수단, C) 복수개의 상태 신호를 발생시키도록 앞서 수신된 연속 데이타 비트에 해당하는 에러 검사 코드 신호 (Sm)와 상기 상태 전이 매트릭스(Az) 모듈로 2방식으로 승산시키는 제2수단, D) 상기 수신된 데이타 비트(m+z)에 해당하는 에러 검사 코드 신호(Sm+z)를 발생시키도록 상기 상태 신호 및 상기 분산 신호를 모듈로 2방식으로 가산시키는 수단, E) 요소(E)에 의해 발생되는 에러 검사 코드 신호를 저장하는 제2저장 수단, F) 수신된 각각의 데이타 바이트에 대한 방정식 Sm+z=Az*Sm+Bz*Im(z)에 따라 상기 데이타 시퀀스에 해당하는 에러 검사 코드를 생성시키도록 상기 요소(A-E)를 반복적으로 사용하므로 모든 데이타 바이트가 수신되어진 경우 Sm+z)가 상기 데이타 시퀀스에 해당하는 에러 검사 코드 신호이도록 각각의 반복 Sm+z가 Sm을 대신하는 수단, G) 관련된 제1또는 제2논리 상태를 지니는 제어 신호에 응답하여 상기 제어 신호가 제2논리 상태인 경우에 시스템 출력 신호인 수신된 데이타 바이트 및 상기 제어 신호가 제1논리 상태인 경우에 시스템 출력 신호로서 제2저장 수단중 최종 저장 수단내에 저장되는 에러 검사 코드항 사이에서 선택하는 수단, H) 상기 제어 신호가 상기 제1논리 상태인 경우 상기 제어 신호에 응답하여 제1논리 상태를 지니는 저장 제어 신호를 발생시키는 수단, I) 상기 제1논리 상태를 지니는 저장 제어 신호에 응답하여 상기 에러 검사 코드항의 그룹을 전달하며 어떠한 변형없이도 상기 제2저장 요소중 연속적인 한 저장 요소의 데이타 시퀀스에 해당하고 상기 제2저정 요소중 최종 저장 요소에 있는 에러 검사 코드 항을 상기 시스템 출력 신호로서 제공하는 수단, J) 상기 에러 검사 코드 신호를 포함하는 복수개의 에러 검사 코드항 그룹을 외부로 전달시키도록 요소 (I)를 반복적으로 사용하는 수단을 포함하며 제3저장 수단은 상기 에러 검사 코드항의 그룹을 병렬로 연속 저장하는 복수개의 연속 배치된 자장 요소를 포함하고 상기 제2저장 수단은 저장 제어 신호에 응답하는 시스템.
  6. 제5항에 있어서, 상기 수신된 데이타 바이트 및 상기 제2저장 요소중 최종 저장 요소에 있는 에러 검사 코드항 사이에서 선택하는 수단은 멀티플렉서인 시스템.
  7. 제5항에 있어서, 상기 저장 제어 신호를 발생시키는 수단은 복수개의 논리적 AND 게이트 요소를 포함하는 시스템.
  8. 제7항에 있어서, 상기 어떤 분산 신호는 복수개의 논리적 AND-게이트 요소중 해당하는 논리적 AND 게이트 요소에 의하여 수신되고 상기 제어 신호는 복수개의 논리적 AND 게이트 요소에 의하여 수신되어 상기 AND 게이트 요소에 의하여 모두 논리적으로 AND 연산되므로 상기 제어 신호가 제1논리 상태일 경우 상기 논리적 AND 게이트 요소가 상기 제1논리 상태를 지니는 저장 제어 신호를 발생시키는 시스템.
  9. 제7항에 있어서, 상기 분산 매트릭스 및 상기 수신된 데이타 신호를 모듈로 2방식으로 승산시키는 제1수단은 상기 저장 제어 신호를 발생시키는 수단을 포함하며, 상기 수신된 데이타 바이트의 각 비트는 복수개의 논리적 AND 게이트 요소중 한 논리적 AND 게이트의 한 입력으로서 제공되고 상기 제어 신호는 상기 저장 제어 신호를 발생시키도록 상기 제어 신호 및 상기 수신된 데이타 바이트의 각 비트를 논리적으로 AND 연산하는 복수개의 논리적 AND 게이트 요소의 제2입력으로 제공되므로 상기 저장 제어 신호가 복수개의 분산 신호를 발생시키도록 상기 분산 매트릭스에 의해 승산되는 시스템.
  10. 제9항에 있어서, 상기 분산 신호는 상기 제어 신호가 제1논리 레벨일 경우 제1논리 레벨인 시스템.
  11. 제7항에 있어서, 요소(B)에 의해 발생되는 분산 신호의 어떤 신호 및 상기 제어 신호는 상기 논리적 AND 게이트 요소중 한 논리적 AND 게이트 요소에 입력되고, 상기 논리적 AND 게이트 요소는 상기 제어 신호가 제1논리 상태일 경우 상기 제1논리 상태를 지니는 저장 제어 신호를 발생시키는 시스템.
  12. 복수개의 에러 검사 코드항을 포함하며 복수개의 생성함(n)을 지니는 생성 다항식에 따라 생성되고 미리 결정된 수의 데이타 비트(Z)를 각기 지니는 복수개의 데이타 비이트로 구성되는 수신된 데이타 시퀀스(Io(L))를 포함하는 에러 검사 코드 신호(SL)를 병렬로 발생시키며 상기 발생된 에러 검사 코드 신호를 판독하는 방법에 있어서, A) 데이타 바이트(Im(z))를 병렬로 연속 수신하는 단계, B) 복수개의 병렬 상태 신호를 발생시키도록 앞서 수신된 연속 데이타 바이트에 해당하며 복수개 연속 배치된 제2저장 요소 중 최조 저장 요소로 부터 시프트되는 에러 검사 코드항의 최종 그룹과 상기 병렬로 수신된 데이타 바이트를 모듈로 2방식으로 가산시키는 단계, C) 관련된 논리 상태를 각기 지니는 복수개의 분산 신호를 발생시키도록 분산 매트릭스(Bz)와 병렬된 복수개의 상태 신호를 모듈로 2방식으로 승산시키는 단계, D) 상기 앞서 수신된 연속 데이타 바이트에 해당하는 에러 검사 항의 그룹을 복수개의 연속 배치된 저장 요소 각각으로부터 동시에 시프트하여 상기 시프트된 에러 검사 코드항의 그룹이 상기 앞서 수신된 데이타 바이트(Im(z))에-해당하는 단계, E) 복수개의 상태 신호를 발생시키도록 상태 전이 매틀릭스(Az)와 단계(D)에서 외부로 시프트되는 에러 검사 코드항을 모듈로 2방식으로 병렬 승산시키는 단계, F) 상기 수신된 데이타 바이트와 관련된 에러 검사 코드 신호(Sm+z)를 포함하는 어떤 에러 검사 코드 항을 병렬로 생성시키도록 어떤 분산 신호 그룹 및 복수개의 상태 신호를 모듈로 2방식으로 가산시키는 단계, G) 상기 저장 요소의 각 저장 요소내에 단계(F)로 상기 에러 검사 코드항의 그룹을 동시에 저장시키는 단계, H) 제어 신호에 응답하여 시스템 출력 신호로서 상기 저장 요소중 최종 저장 요소로부터 저장된 에러 검사 코드 항의 그룹 및 상기 수신되 데이타 바이트 사이에서 선택하는 단계, I) 제1논리 상태를 지니는 제어 신호에 응답하여 상기 분산 신호의 논리 상태를 변형시키는 단계, J) 상기 제어 신호가 제1논리 상태일 경우 어떠한 변형없이도 상기 저장 요소내에 저장된 에러 검사 코드 항의 그룹을 상기 저장 요소중 연속 저장 요소에 전달시키는 단계, K) 상기 데이타 시퀀스(Io(L))와 관련된 에러 검사 코드 신호(SL)를 포함하는 복수개의 에러 검사 코드항 그룹을 외부로 전달시키도록 단계(J)를 실행하는 단계를 포함하며, 상기 수신된 데이타 바이트(Io(L))에 해당하는 에러 검사 코드 신호는 방정식 Sm+z=Az*Sm+Bz*Im(z)에 따라 발생되고, 상기 분산 매트릭스는 이 분산 매트릭스와 관련된 z개의 분산 열을 지니며 상기 상태 전이 매트릭스는 이 상태전이 매트릭스와 관련된 n개의 전이 열을 지니고 상기 분산 매트릭스의 z개의 열은 상기 상태 전이 매트릭스에서 최고 열과 동일하며 각각의 반복에 대하여 Sm은 Sm+z를 대신하는 방법.
  13. 제12항에 있어서, 상기 제1논리 상태는 논리 0인 방법.
  14. 제12항에 있어서, 상기 분산 신호의 논리 상태를 승산시키는 단계는 L) 복수개의 저장 제어 신호를 발생시키도록 상기 병렬상태 신호와 상기 제1논리 상태를 지니는 제어 신호를 논리적으로 AND 연산 시키는 단계를 포함하므로 상기 단계(C)에서 상기 저장 제어 신호가 상기 분산 신호를 발생시키도록 상기 분산 매트릭스와 모듈로 2방식으로 승산되는 방법.
  15. 제12항에 있어서, 상기 분산 신호의 논리 상태를 승산시키는 단계는 M) 저장 제어 신호를 발생시키도록 상기 제어 신호와 단계(C)에서 발생된 분산 신호를 논리적으로 AND 연산시키는 단계를 포함하므로 단계(F)에서 상기 상태 신호가 어떤 에러 검사 코드 항을 발생시키도록 상기 저장 제어 신호에 모듈로 2방식으로 가산되는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900019769A 1989-12-04 1990-12-03 병렬로 생성되는 순환 여유 에러 검사 코드를 호출하는 장치 및 방법 KR910012920A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US44596489A 1989-12-04 1989-12-04
US445,964 1989-12-04

Publications (1)

Publication Number Publication Date
KR910012920A true KR910012920A (ko) 1991-08-08

Family

ID=23770835

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900019769A KR910012920A (ko) 1989-12-04 1990-12-03 병렬로 생성되는 순환 여유 에러 검사 코드를 호출하는 장치 및 방법

Country Status (3)

Country Link
EP (1) EP0431416A3 (ko)
JP (1) JPH03216026A (ko)
KR (1) KR910012920A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0631703A4 (en) * 1992-12-29 1996-03-20 Codex Corp DEVICE AND METHOD FOR THE POWERFUL GENERATION AND TESTING OF CRC REMAINS.
JP3000811B2 (ja) * 1993-01-25 2000-01-17 日本電気株式会社 巡回符号化およびcrc装置とその処理方法
GB9419785D0 (en) * 1994-09-30 1994-11-16 Plessey Telecomm Cyclic redundancy code checking
DE19838865C2 (de) * 1998-08-26 2001-03-01 Ericsson Telefon Ab L M Parallele CRC Erzeugungsschaltung zum Erzeugen eines CRC Codes und Verfahren zum Generieren einer derartigen Schaltung
CN117751359A (zh) * 2021-10-15 2024-03-22 华为技术有限公司 用于优化逻辑电路的方法、设备、介质以及程序产品

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3703705A (en) * 1970-12-31 1972-11-21 Ibm Multi-channel shift register
US4593393A (en) * 1984-02-06 1986-06-03 Motorola, Inc. Quasi parallel cyclic redundancy checker
US4720830A (en) * 1985-12-02 1988-01-19 Advanced Micro Devices, Inc. CRC calculation apparatus having reduced output bus size
JPH01150940A (ja) * 1987-12-08 1989-06-13 Hitachi Ltd Crc演算方式

Also Published As

Publication number Publication date
EP0431416A2 (en) 1991-06-12
EP0431416A3 (en) 1992-04-29
JPH03216026A (ja) 1991-09-24

Similar Documents

Publication Publication Date Title
EP0342832B1 (en) Dynamic feedback arrangement scrambling technique keystream generator
US4498174A (en) Parallel cyclic redundancy checking circuit
KR100417450B1 (ko) 연속적으로동작하는디지털메모리의특정라인에대한점프형어드레싱장치
DE69941342D1 (de) Verfahren und System zum übertragen und empfangen von Information mit einem Kettenreaktionscode
US5856987A (en) Encoder and decoder for an SEC-DED-S4ED rotational code
WO2002099976B1 (en) A method and coding apparatus using low density parity check codes for data storage or data transmission
DK0745254T3 (da) Fremgangsmåde til at omdanne en række informationsord på m bits til et moduleret signal, fremgangsmåde til at frembringe en
WO1983003912A1 (en) Method and apparatus for reusing non-erasable memory media
JP2002335160A5 (ko)
KR840005869A (ko) 디지탈 데이타를 비디오 형식으로 저장하는 방법 및 장치
Kasami Optimum shortened cyclic codes for burst-error correction
Arazi A commonsense approach to the theory of error correcting codes
JPS5958559A (ja) 並列周期的冗長チエツク回路
US4866654A (en) Digital multiplying circuit
JP2024029084A (ja) グループ誤りを用いる誤り検出
KR910012920A (ko) 병렬로 생성되는 순환 여유 에러 검사 코드를 호출하는 장치 및 방법
KR950009434A (ko) 순환 여유검사(crc) 동기 장치
KR200141094Y1 (ko) 비씨에이취 코드워드를 부호화하는 장치
KR20090025671A (ko) 선형 부호 생성 장치 및 방법
KR950004796A (ko) 시스템 상호접속을 위한 주사 프로그램가능한 검사 행렬
RU2012135C1 (ru) Преобразователь кодов
Soittola Remarks on DOL growth sequences
RU29816U1 (ru) Кодирующее устройство помехоустойчивого кода
SU1108618A1 (ru) Способ декодировани нелинейного кода и устройство дл его осуществлени
US3560925A (en) Detection and correction of errors in binary code words

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination