NO172714B - Halvlederlager - Google Patents

Abstract

Lager innbefattende et halvledersubstrat (26) med en hovedflate og en grøft (24) deri med en lengdeakse. Lagerinnretningen er anbrakt på en gitt sidevegg i graften (24). Bryterinnretningen er med et styreelement og et strømførende element anbrakt på den gitte sideveggen til grøften (24) mellom lagerinnretningen, og hovedflaten til substratet 26, og er koplet med lagerinnretningen. En første elektrisk ledende linje er anbrakt på en gitt sidevegg i kontakt med styre-elementet til bryterinnretningen, og med en lengdeakse parallell med lengdeaksen til grøften (24). En andre elektrisk ledende linje er anbrakt på hovedflaten til halvledersubstratet (26) i kontakt med den fremførende elektroden til bryterinnretningen, og med en lengdeakse anordnet ortogonalt til grøftens (24) lengdeakse.

Description

Foreliggende oppfinnelse angår et halvlederlager av den art som angitt i innledningen til krav 1.

Et slikt lager er beskrevet i EP-A-0 135 942 og i

DE-A-3 525 418. Dette halvlederlageret bruker sideveggdelen til en utsparet grøft i et Si-substrat som hoveddelen til elektrodeoverflaten til en kondensator, hvorved elektrode-arealet er forstørret uten å forstørre planområdet. En kondensator med en stor kapasitans kan således bli tilveiebrakt uten å øke nedbrytningen av en isolasjonsf ilm henførbar til fortynningen av isolasjonsfilmen. En vertikal brytertransistor er dessuten dannet på Si-substratet, hvorved Si-substratet kan i sin helhet bli anvendt for dannelse av kondensatoren.

DE-A-3 525 418 beskriver et lager som har en første elektrisk ledende linje med en lengdeakse parallell med lengdeaksen til grøften og hvor den andre elektrisk ledende linjen har en lengdeakse ortogonal på lengdeaksen til grøften. Den første elektrisk ledende linjen har en lengdeakse ortogonal på lengdeaksen til grøften og den andre elektrisk ledende linjen har en lengdeakse parallell med lengdeaksen til grøften.

Integrerte halvlederlagerkretser, spesielt de som anvender celler som har i hovedsaken et kondensatorlager og en bryter har tilveiebragt høye lagercelletettheter. En av de enkleste kretsene for å tilveiebringe en liten dynamisk lagercelle er beskrevet i US-patent nr. 3 387 286. Hver celle anvender et kondensatorlager og en felteffekttransistor som virker som en bryter for selektivt å forbinde kondensatoren med en bit/- avfølingslinje.

TJS-patentene nr. 3 811 076 og nr. 3 841 926 beskriver en lagercelle med en felteffekttransistor av den type som beskrevet ovenfor hvor det anvendes et lag med dopet polysilisium og et N+ diffusjonsområde i et halvledersubstrat med ledningsevne av P-typen adskilt av et dielektrisk medium anbragt på overflaten til halvledersubstratet for dannelse av lagerkondensator til kilden. Polysilisiumlaget strekker seg over lagerkondensatoren for å virke som en feltskjerm mellom tilliggende celler ved å tilføre en negativ forspenning eller et fast negativt potensial til polysilisiumsjiktet. Det N+ diffunderte området til lagerkondensatoren er dannet ved å anvende et dopet segment til et isolerende sjikt anbragt på overflaten til halvledersubstratet og utdiffundering av dopemidlet inn i substratet.

Selv om de ovenfor beskrevne cellene danner lager med høy celletetthet i et plan eller to dimensjonal anordning krever ennå hver celle et betydelig gitt areal av halvledersubstrat-flaten. For å redusere størrelsen på det gitte flatearealet til hver celle har blitt laget strukturer hvor en halvleder-anordning eller en celle er dannet i en tredimensjonal anordning. I US-patent nr. 4 295 924 er beskrevet en halv-lederanordning anbragt i et spor eller grøft med et selvinnrettende, ledende sjikt dannet på veggen til grøften enten direkte eller på et bærende, isolerende sjikt som et element av anordningen. En lagercelle blir dannet i et spor eller en grøft som beskrevet i US-patent nr. 4 335 450, hvor der er beskrevet en celle med en transistor anbragt på en sidevegg til et spor eller en grøft med lagerknuten anbragt under transistoren. Også US-patent nr. 4 327 476 beskriver en vertikal celle med lagerkondensatoren i en kilde eller grøft.

PCT-publikasjon nr. ¥0 81/03241 beskriver en lagercellestruktur hvor lagercellekondensatoren er anbragt i en grøft med bryteranordningen og bit/avfølingslinjen lokalisert på overflaten til substratet.

US-patent nr, 4 462 040 beskriver et dynamisk direktelager som anvender en grøft med vertikale sidevegger med lagerkondensator og overføringsanordning anordnet i grøften, og US-patent nr. 4 271 418 og US-patent nr. 4 225 945 beskriver en lagercelleanordning dannet i et spor eller en grøft med lagerknuten anbragt nær bunnen til grøften, bit/avfølings-linjen ved toppen av denne strukturen og overføringsanordnin-gen på sideveggen til grøften.

US-patent nr. 4 222 062 beskriver en lagercellestruktur som har en bryteranordning dannet nær bunnen av grøften med bit-linjen og lagerkondensatoren anbragt på veggen til grøften.

US-patentsøknad nr. 858 787 beskriver en dynamisk lagercelle hvor bryteranordningen er anbragt på bunnen av grøften med lagerkondensatoren og bit/avfølingslinjen dannet langs motsatte sidevegger til grøften.

Ingen av de her beskrevne tidligere kjente anordninger beskriver en lagercelle med et halvledersubstrat-overflate-areal på mindre enn fire litografiske firkanter.

Formålet med foreliggende oppfinnelse er å tilveiebringe et halvlederlager eller en halvlederrekke eller et dynamisk lager med en celle eller lagerinnretning som opptar sammen med nødvendige isolasjonsinnretninger kun to litografiske kvadrater av overflaten til et halvledersubstrat hvor et litografisk kvadrat er definert ved skjæringen mellom to litografiske linjer, idet hver linje er av en gitt bredde, f.eks. mindre enn 1 pm, da anvendt ved dannelsen av elementer til anordningen i integrerte halvlederkretser.

Løsningen tilveiebringes ved hjelp av halvlederlager av den art som kjennetegnet i krav 1.

Ytterligere trekk ved oppfinnelsen fremgår av de øvrige uselvstendige kravene.

Oppfinnelsen skal i det påfølgende beskrives nærmere med henvisning til tegningene, hvor:

Fig. 1 viser et kretsdiagram av en dynamisk lagercelle av en-anordningstypen med de prinsipielle elementene derfor. Fig. 2 viser et snitt langs linjen 2-2 på fig. 3 til to dynamiske celler av strukturen til foreliggende oppfinnelse. Fig. 3 viser et planriss av to celler til foreliggende oppfinnelse anbragt på motsatte sidevegger av en grøft. Fig. 4 viser et planriss av en 2 x 2 cellerekke, idet hver celle er av den typen vist på fig. 2 og 3. Fig. 5 og 6 viser snitt av rekken vist på fig. 4 langs linjen 5-5 og linjen 6-6, henholdsvis. Fig. 7, 8, 9 og 10 viser snitt av cellen vist på fig. 2 og 3 tatt i løpet av suksessive trinn ved fremstillingen av cellene.

På fig. 1 er vist et basiskretsdiagram av en velkjent lagercelle 10 av en-anordningstypen som innbefatter en felteffekttransistor 12 med en port 14, en lagerkondensator 16 med en ledende plate 18 og en lagerknute 20, og en bit/avfølingslinje 22. For å lagre et binært siffer i lagerkondensatoren 16 blir som kjent tilført en høyspenning eller lavspenning til bit/avfølingslinjen 22, og en transistor 12 blir slått på for å lade lagerknuten 20 dersom en høyspenning blir tilført bit/avfølingslinjen 22, som angir tilstedeværelsen av f.eks. en 1 siffer, ellers forblir lagerknuten 20 uladet, som angir tilstedeværelsen av et lagret 0 siffer. For å lese informasjon fra lagerkondensatoren 16 blir bit/avfølingslinjen 22 ladet til en høyspen-ning, og transistoren 12 blir slått på. Dersom bit/avfølings-linjen 22 er ladet, vil en avfølingsforsterker (ikke vist) forbundet med bit/avfølingslinjen 22 angi tilstedeværelsen av et 0 siffer i lagerkondensatoren 16. Dersom bit/avfølings-linjen 22 forblir ladet, lagrer lagerkondensatoren 16 et 1 siffer.

En ny vertikal struktur for lagerkretsen på fig. 1 ifølge foreliggende oppfinnelse er vist på fig. 2 og 3, hvor fig. 3 er et planriss av strukturen, og fig. 2 er snitt langs linjen 2-2 på fig. 3. Som vist på fig. 2 og 3 er to dynamiske lagerceller 10A og 10B anbragt på motsatte sider innenfor en grøft 24 dannet ved et halvledersubstrat 26, fortrinnsvis fremstilt av silisium og med en P-ledeevne. Cellen 10A innbefatter felteffekttransistoren 12, lagerkondensatoren 16 og bit/avfølingslinjen 22 fortrinnsvis fremstilt av metall slik som kobber-dopet aluminium med transistoren 12 og kondensatoren 16 anbragt i grøften 24 på en første sidevegg derav, og bit/avfølingslinjen 22 dannet på overflaten substratet 26 i kontakt med et N+ diffundert område 28 anbragt på overflaten til substratet 26, som tjener som sluk for transistoren 12. Transistoren 12 innbefatter porten 14 som fortrinnsvis er fremstilt av P-dopet polysilisium, volframsilisium-forbindelser (WSi2) eller titansilisium-forbindelser (TiSi2) eller en kombinasjon av polysilisium og en silisiumforbindelse eller til et kobber-dopet aluminium adskilt fra den første sideveggen til grøften 24 ved hjelp av et tynt, isolerende sjikt 30, fortrinnsvis et trippelisolerende sjikt fremstilt av silisiumdioksyd, silisiumnitrit og silisiumdioksyd eller et dobbeltsjikt fremstilt av silisiumdioksyd og silisiumnitrit. Lagerkondensatoren 16 innbefatter lagerknuten 20 fremstilt i form av et N+ diffundert område anbragt langs den første sideveggen til grøften 24 og den ledende platen 18, som kan være fremstilt av P-dopet polysilisium innbefattende bor adskilt fra knuten eller N+ diffunderingsområdet 20 ved hjelp av et isolerende sjikt 32, fortrinnsvis også et dobbelt- eller trippelisolerende sjikt fremstilt av silisiumdioksyd og silisiumnitrit.

Et tykt sjikt med isolasjon 34 anbragt mellom bunnen av grøften 24 og den ledende platen 18, et isolasjonssjikt 36 er fortrinnsvis dyrket til en tykkelse på omkring 1000 Ångstrøm, som silisiumdioksyd på polysilisiumplaten 18 for således å isolere porten 14 fra polysilisiumplaten 18, og isolasjons-materialet 38, fortrinnsvis polyimid eller et reflytbart glass, slik som borfosforsilikat-glass anbragt mellom silisiumdioksydsjiktet 36 og bit/avfølingslinjen 22.

Den andre dynamiske lagercellen 10B er også anbragt i grøften 24 med dens felteffekttransistor 12' og lagerkondensator 16' anbragt på den andre eller motsatte sideveggen til grøften 24 med bit/avfølingslinjen 22 felles for begge cellene 10Å og 10B. Den andre transistoren 12' innbefatter porten 14', som fortrinnsvis er fremstilt av samme materiale som porten 14, adskilt fra den andre sideveggen til grøften 24 ved hjelp av det tynne, isolerende sjiktet 30. Lagerkondensatoren 16' innbefatter lagerknuten 20', også fremstilt i form av et N+ diffusjonsområde anbragt langs den andre sideveggen til grøften 24 inne i halvledersubstratet 26 og den ledende platen 18 adskilt fra N+ diffusjonsområdet 20' av isolasjonssj iktet 32. Et N+ dif fusjonsområde 28' tjener som sluk til felteffekttransistoren 12' og er forbundet med den felles bit/avfølingslinjen 22.

Portene 14 og 14' er respektive deler av første og andre ordlinjene 40 og 40', som strekker seg i en vertikal retning langs lengdeaksen til grøften 24 ortogonalt på retningen til bit/avfølingslinjen 22, som angitt på fig. 3 til tegningene.

Av fig. 2 og 3 fremgår det at to svært kompakte, dynamiske en-anordningslagerceller lOAog 10B er anordnet på motsatte sidevegger av grøften 24 isolert fra hverandre og fra enhver tilliggende celle ved hjelp av tykke isolasjonssjikt 34, hvor alle elementene til de to cellene 10A og 10B er anbragt inne i en grøft 24 med unntak for bit/avfølingslinjen 22. Grøften 24 kan være så dyp og så bred som nødvendig for å tilveiebringe en lagerkondensator av ønsket størrelse og en transistor av ønsket bryterkarakteristikk. Ved en anordning av strukturen ifølge foreliggende oppfinnelse er dybden på grøften 24 fortrinnsvis 7 pm, med en bredde på 1 pm og med bredden på kanalen til transistorene 12 og 12' lik 1 pm, med lengden på kanalen lik 1 pm. Sjiktet til isolasjonen 30 som danner portisolasjonsmediumet til transistoren 12 og 12' har en tykkelse på omkring 18 nm, med tykkelsen på silisium-dioksydsjiktene hver lik 5 nm og tykkelsen på silisiumnitrid-sjiktet 8 nm. Tykkelsen på det dielektriske sjiktet 32 til lagerkondensatoren 16 er fortrinnsvis 13 nm, f.eks. 4 nm for silisiumdioksydet, 7 nm for silisiumnitridet og 2 nm for silisiumdioksydet. Isolasjonssjiktene 30 og 32 kan også være fremstilt av samme kontinuerlige materiale og ha samme tykkelse. Sjikttykkelsen til isolasjonen 34 har fortrinnsvis en tykkelse på 200 nm. N+ diffusjonsområdene 20 og 20' strekker seg inn i substratet 26 omkring 150 nm fra deres respektive sidevegger til grøften 24. Med et mellomrom mellom tilliggende celler til en cellerekke langs ordlinjeretningen lik 1 pm eller mindre og langs bit/avfølingslinjeretningen, som er ortogonal på den til ordlinjeretningen lik 1 pm eller mindre, kan størrelsen på en celle ved overflaten til halvledersubstratet være lik 2 kvadrat pm eller mindre, som blir frembragt når den litografiske linjebredden er lik 1 pm eller mindre. Kapasitansen til hver av lagerkondensatorene 16 og 16' i forhold til kapasitansen til bit/avfølingslinjen 22, under antagelse av 64 celler pr. bit/avfølingslinje, gir dessuten et svært ønskelig overføringsforhold på minst 20%.

Fig. 4 viser et planriss av en cellerekke, idet hver celle er av den typen vist på fig. 2 og 3, hvor like henvisningstegn viser til like elementer med to celler 10A og 10B innrettet i den horisontale retningen langs første bit/avfølingslinje 22 og to celler 10C og 10D innrettet i horisontalretningen langs den andre bit/avfølingslinje 22'. Cellene 10A og 10C er også innrettet i vertikalretningen langs ordlinjen 40, og cellene 10B og 10D er innrettet i vertikalretningen langs ordlinjen 40'. Som kjent er hver av ordlinjene 40 og 40' forbundet med orddekoderen og driverkretsene 42 for selektiv påvirkning, og hver av bit/avfølingslinjene 22 og 22' kan være forbundet med kjent bitlinjedekoder, forlade- og avfølingsforsterkerkretser 44.

Fig. 5 viser et snitt langs linjen 5-5 på fig. 4 og fig. 6 viser et snitt langs linjen 6-6 på fig. 4 for klarere å vise detaljene til elementene for cellene 10A, 10B, 10C og 10D i rekken.

Ved henvisning til fig. 4 og 5, hvor fig 5 er et snitt langs ortogonalen gjennom grøften 24 i et isolasjonsområde mellom lagerknutene til cellene kan det lett bli sett at det tykke isolasjonssjiktet 34 er dannet langs sideveggene og bunnen av grøften 24 og på den øvre overflaten til halvledersubstratet 26. Den ledende platen 18 er anbragt ved bunnen av grøften 24 på det tykke isolasjonssjiktet 34 og ordlinjene 40 og 40' er anbragt over platen 18 på motsatte sidevegger til grøften 24 adskilt fra halvledersubstratet 26 ved hjelp av det tykke isolasjonssjiktet 34 og fra den ledende platen 18 ved hjelp av isolasjonssjiktet 36. Polyamidet eller BPSG 38 fullfører fyllingen av grøften 24.

Fig. 4 og 6, hvor fig. 6 er et snitt parallelt til en sidevegg til grøft 24 og gjennom lagerknutene 20' og slukområdene 28' viser at den første bit/avfølingslinjen 22 kontakter, på en selvinnrettende måte, slukområdet 28' til cellen 10B med dens lagerknute 20' i en avstand fra slukområdet 28' med lengden til transistoren 12'-kanalen, og den andre bit/avfølingslinjen 22' kontakter slukområdet 28' til cellen 10D med dens lagerknute 20' i avstand fra slukområdet 28' til cellen 10D med lengden på kanalen til dens transistor 12'.

Som kjent kan ordlinjedekoder og drivkretser 42 og bitlinjedekoder, forladnings- og avfølingsforsterkerkretser 44 av enhver kjent type bli valgt for å velge noen eller flere av cellene 10A, 10B, 10C og 10D for å skrive eller lese fra en direktelagerrekke som vist på fig. 4. Det skal dessuten "bemerkes at grøften 24 kan inneholde hundrevis lagerceller langs hver av de to sideveggene, med hvilke ordlinjene 40 og 40' kan bli forbundet, og at hundretalls av liknende med avstand anordnede grøfter kan være anordnet parallelt med grøften 24 inneholdende liknende lagerceller med hvilke bit/avfølingslinjene 22 og 22' kan bli forbundet. Grøftene 24 kan være anbrakt med avstand ved hjelp av en litografisk linje, det vil si ved hjelp av en så kort avstand som 1 jjm eller mindre.

Enhver kjent prosess kan bli anvendt for å fremstille lagercellene til foreliggende oppfinnelse. Ved en spesiell prosess blir borioner med en energi på 10 MeV implantert gjennom en hovedflate til halvledersubstratet 26 for å frembringe en konsentrasjon på 1E17 til en dybde på omkring 7 pm. Grøftene 24 på omkring 7 pm i silisiumsubstratet 26 vist i fig. 2, 3, 4 og 5 på tegningene kan bli dannet ved hjelp av kjente reaktiv-ion-etse-teknikker fortrinnsvis ved bruk av ethvert kjent litografisk definert silisiumdioksyd maske-ringssjikt. Etter at grøftene 24 er dannet kan de tykke isolasjonssjiktene 34 bli avsatt innenfor grøftene 24 og overflaten til halvledersubstratet 26. Det tykke isolasjon-sjiktet 34 blir fjernet fortrinnsvis ved hjelp av enhver kjent multisjikt eller multinivåfotoresistent (MLR) prosess, innbefattende ikke eroderbare sjikt fra valgte segmenter av sideveggene til grøftene 24 hvor felteffekttransistorene 12 og 12' og lagerkondensatorene 16 og 16' skal bli dannet såvel som langs den øvre overflaten til substratet 26 for dannelsen av slukområdene 28 og 28' til transistoren 12 og 12', som angitt på fig. 7 i tegningene. Det tykke isolasjonssjiktet 34 blir fastholdt ved bunnen av grøftene 24 ved å blokkere segmentene til de tykke isolasjonssjiktene 34 ved bunnen av grøftene 24 med et fotoresistent sjikt 46, etterlatt på plass ved å avslutte MLR-reaktiv ione-fotoresistent etsing før man når grøftens bunn, som angitt i fig. 7. Som det fremgår av fig. 8 forhindrer ved isolasjonsområdene mellom cellene langs sideveggene til grøftene, sjiktet med f otoresistent 46 fjerningen av det tykke isolasjonssjiktet 34, i løpet av en fuktig etseprosess som fjerner uønskede segmenter ved det tykke isolasjonssjiktet 34. Dersom ønskelig kan det tykke isolasjonssjiktet 34 være et dobbeltsjikt fremstilt av dyrket silisiumdioksyd og avsatt silisiumnitritt.

Etter at det tykke isolasjonssjiktet 34 har blitt etset på egnet måte, blir et sjikt med dopet silisiumdioksyd 48, omkring 20 nm tykt, avsatt, tilpasset langs sideveggene til grøftene 24. Ved bruken av fotoresistentsjiktet (ikke vist), vil deler av det dopede isolasjonssj ikt 48 ved det øvre området av grøftene 24, igjen bli fjernet som angitt i fig. 9 ved celleområdet, og på fig. 10 ved isolasjonsområdet. En foretrukket prosessekvens innbefatter nærmere bestemt belegging av strukturen med en planerende fotoresistent som fyller grøftene 24, som reaktivt ioneetser den planede fotoresistenten til ønsket nivå i grøftene 24, og fjerner det dopede silisiumsdioksyd 48 fra den øvre delen av grøftene 24, ved å anvende fortynnet buffret hydrogenfluorid. Med sjikt 48 etset på egnet måte ved å anvende kjent inndrivnings-teknikk, blir dopemiddel, som er fortrinnsvis arsenikk, drevet inn i sideveggene til grøftene 24 ved det dopede isolasjonssjiktet 48, for å danne N+ diffusjonsområder eller lagerknuter 20 og 20', som også angitt på fig. 9. Som det fremgår av fig. 10 blir, som følger av at det tykke isolasjonssj iktet 34 er fastholdt på sideveggene til grøftene 24 mellom cellene, arsenikken blokkert fra å gå inn i halvledersubstratet 26 ved disse stedene. Etter inndrivningen kan ethvert egnet fuktig etsemiddel, slik som fortynnet buffret hydrogenfluorid, bli anvendt for å fjerne øvrige segmenter til det dopede isolasjonssjiktet 48.

Med lagerknutene 20 og 20' dannet i sideveggene til grøftene 24, kan det dielektriske portsjiktet 30 og det dielektriske lagerkondensatorsjiktet 32 bli dannet samtidig, ved først å dyrke et sjikt med silisiumdioksyd og så å avsette et sjikt med silisiumnitritt, fulgt av oksydering av nitritter for å danne 2-4 nm av silisiumdioksydet på toppen av nitrittet. Den ledende platen 18 blir dannet ved å avsette dopet polysilisium inn i grøftene 24, og planere polysilisiumet ved overflaten av substratet 26. Etter at polysilisiumet er planert blir polysilisiumet fjernet fra den øvre delen av grøftene 24 ved egnet etsing, inntil den øvre overflaten er under den øvre kanten til lagerknutene i 20 og 20', som vist på fig- 2. Den frilagte overflaten til polysilisiumplaten 18 blir nå oksydert for å danne sjiktet med silisiumdioksydet 36, som f.eks. kan være 1000 ångstrøm tykt. Portene 14 og 14' til transistorene 12 og 12' hhv. kan være dannet ved å avsette et andre sjikt med dopet polysilisium over strukturen, og ved reaktiv ioneetsing av polysilisiumet inntil portene 14 og 14' tar formen angitt på fig. 2. Dersom ønsket kan polysilisiumsjiktet bli fulgt av avsetning av et sjikt med wolframsilisiumforbindelser eller titansilisiumforbind-elser, og så bli reaktivt ioneetset for å tilveiebringe en dobbeltsjiktet portstruktur som er mer ledende enn en port som er fremstilt av kun dopet polysilisium. Ved å bruke reaktiv ioneetsingsteknikk kan silisiumdioksyd- og silisium-nitrittsjiktet 30, 32 bli fjernet fra all horisontal over-flate, spesielt fra slukområdene 28 og 28' ved overflaten til halvledersubstratet 26. N+ slukområdene 28 og 28' blir dannet ved å implementere arsenikk ved 50 KEV og ved en dose på 1E15 pr. cm<2> inn i den frilagte overflaten til substratet 26. Dersom ønskelig kan også kopperdopet aluminium bli anvendt for å fremstille portene 14 og 14', men kun etter at N+ slukområdene 28 og 28' har blitt dannet. Den øvrige delen av grøftene 24 er fylt med isolerende materiale 38, slik som polyimid eller reflytbart glass, f.eks. borfosfosilikatglass, og planert ved hovedflaten til halvledersubstratet 26. For å danne bit/avfølingslinjene 22 og 22' blir et sjikt med fortrinnsvis kopperdopet aluminium avsatt over overflaten til strukturen og etset på egnet måte inn i parallelle linjer, som nærmere vist på fig. 4.

Det skal bemerkes at det dielektriske portsjiktet 30 kan adskille seg fra det dielektriske kondensators^iktet 32 mht. sammensetning eller tykkelse, ved å danne det dielektriske portsjiktet 30 etter dannelsen av den ledende platen 18.

Som det fremgår har det ved hjelp av foreliggende oppfinnelse blitt tilveiebrakt en lagercelle som er forsynt med en vertikal struktur inne i et halvledersubstrat som krever et svært lite substratoverflateareal, dvs. kun to litografiske firkanter, som ikke er tidligere kjent, ved å danne, innenfor en grøft eller spore en lagerinnretning, bryterinnretning og ordlinjer for cellen med bit/avfølingslinjen avsatt på overflaten til halvledersubstratet, og anordnet ortogonalt i forhold til retningen til ordlinjen eller grøften.

Foreliggende oppfinnelse har blitt vist og beskrevet med henvisning til foretrukne utførelsesformer, men det er klart at fagmannen på området vil kunne foreta endringer og modifikasjoner uten å avvike fra oppfinnelsens ramme.

Claims (8)

1. Halvlederlager innbefattende et halvledersubstrat (26) med en hovedoverflate og en grøft (24) anbrakt deri med en lengdeakse , lagerinnretninger (20, 20') anbrakt på en gitt sidevegg til grøften (24), bryterinnretninger (12, 12') med et styreelement og et strøm-førende element koblet med lagerinnretningene (20, 20') og anbrakt på den gitte sideveggen til grøften (24) mellom lagerinnretningen og hovedoverflaten til substratet og koblet med lagerinnretningene, karakterisert ved at en første (20) og en andre (20) med avstand anordnet lagerinnretning er anbrakt på en første sidevegg til grøften (24), at en tredje (20') og en fjerde (20') med avstand anordnet lagerinnretning er anbrakt på den andre sideveggen til grøften (24), at en første (12) og en andre (12) bryterinnretning anbrakt på den første sideveggen mellom den første (20) og den andre (20) lagerinnretning henholdsvis og hovedoverflaten til substratet, at en tredje (12') og en fjerde (12') bryterinnretning er anbrakt på den andre sideveggen mellom den tredje (20') og fjerde (20') lagerinnretning henholdsvis og hovedoverflaten til substratet, første ordlinjer (40) er anbrakt i grøften (24) for å forbinde sammen styreelementene til første (12) og andre (12) bryterinnretning, at andre ordlinjer (40') er anbrakt i grøften (24) for å forbinde sammen styreelementene til tredje (12') og fjerde (12') bryterinnretning, og at en første (22) og andre (22') elektrisk ledende linjer er anbrakt på hovedoverflaten til substratet, idet den første ledende linjen (22) er forbundet med de strømførende elementer til den første (12) og den tredje (12') bryterinnretning og hvor den andre ledende linjen (22') er forbundet med de strømførende elementer til den andre (12') og fjerde (12) bryterinnretning.

2. Halvlederlager ifølge krav 1, karakterisert ved at lagerinnretningene er kondensatorer (16, 16') og bryterne er felt-effekttransistorer (12, 12').

3. Halvlederlager ifølge krav 1-2, karakterisert ved at bit/avfølingsdiffusjonsområder er med avstand anbrakt på overflaten til substratet, at de første og andre elektrisk ledende linjer (22, 22'), som er bit/avfølingslinjer, er forbundet med første (28) og andre (28) bit/avfølings-diffusjonsområder, henholdsvis, og anordnet ortogonalt på retningen til grøften (24), og at de andre ordlinjer (40') er anbrakt langs den andre sideveggen mellom tredje (16') og fjerde (16') kondensator og tredje (28') og fjerde (28') bit/avfølingsdiffusjonsområder, henholdsvis, idet første og andre bit/avfølingslinjer er forbundet med tredje og fjerde bit/avfølingsdiffusjonsområder, henholdsvis.

4. Halvlederlager ifølge krav 3, karakterisert ved at hver av lagerkondensatorene (16, 16') innbefatter et dif fusjonsområde (20, 20') anbrakt i den første og andre sidevegg og en ledende plate (18) anbrakt i grøften isolert fra diffusjonsområdene.

5. Halvlederlager ifølge krav 4, karakterisert ved at et isolasjonssjikt (36) er anbrakt på den ledende platen mellom ordlinjen og den ledende platen.

6. Halvlederlager ifølge krav 4 eller 5, karakterisert ved at den ledende platen (18) er fremstilt av dopet polysilisium og ordlinjene (40, 40') er fremstilt av en silisiumforbindelse.

7. Halvlederlager ifølge krav 5, karakterisert ved at det isolerende mediumet er polyimid.

8. Halvlederlager ifølge krav 3, karakterisert ved at diffusjonsområdet til første (16) og andre (16) kondensator og diffusjonsområdet til tredje (16') og fjerde (16') kondensator er adskilt med første og andre isola-sjonslag (34) henholdsvis.