NO171480B - Pakkesvitsjanlegg - Google Patents

Pakkesvitsjanlegg Download PDF

Info

Publication number
NO171480B
NO171480B NO885544A NO885544A NO171480B NO 171480 B NO171480 B NO 171480B NO 885544 A NO885544 A NO 885544A NO 885544 A NO885544 A NO 885544A NO 171480 B NO171480 B NO 171480B
Authority
NO
Norway
Prior art keywords
packets
address
packet
sub
memory
Prior art date
Application number
NO885544A
Other languages
English (en)
Other versions
NO171480C (no
NO885544L (no
NO885544D0 (no
Inventor
Gert Eilenberger
Karl Schrodi
Stefan Wahl
Original Assignee
Alcatel Nv
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alcatel Nv filed Critical Alcatel Nv
Publication of NO885544D0 publication Critical patent/NO885544D0/no
Publication of NO885544L publication Critical patent/NO885544L/no
Publication of NO171480B publication Critical patent/NO171480B/no
Publication of NO171480C publication Critical patent/NO171480C/no

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/30Peripheral units, e.g. input or output ports
    • H04L49/3009Header conversion, routing tables or routing tags
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/64Hybrid switching systems
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/15Interconnection of switching modules
    • H04L49/1553Interconnection of ATM switching modules, e.g. ATM switching fabrics
    • H04L49/1561Distribute and route fabrics, e.g. Batcher-Banyan
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/30Peripheral units, e.g. input or output ports
    • H04L49/3072Packet splitting
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/30Peripheral units, e.g. input or output ports
    • H04L49/3081ATM peripheral units, e.g. policing, insertion or extraction
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/60Software-defined switches
    • H04L49/606Hybrid ATM switches, e.g. ATM&STM, ATM&Frame Relay or ATM&IP
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5638Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5652Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
    • H04L2012/566Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM layer
    • H04L2012/5662Macrocells or frames

Landscapes

  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Engineering & Computer Science (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Contacts (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Water Treatment By Sorption (AREA)
  • Packaging Of Special Articles (AREA)
  • Pretreatment Of Seeds And Plants (AREA)
  • Developing Agents For Electrophotography (AREA)
  • Packages (AREA)
  • Orthopedics, Nursing, And Contraception (AREA)

Description

Foreliggende oppfinnelse angår et pakkesvitsjeutstyr som beskrevet i ingressen til de nedenstående patentkrav, en inngangsenhet for denne, som beskrevet i ingressen til krav 3, og en utgangsenhet for den samme, som omtalt i ingressen til krav 5.
Pakkesvitsjeutstyr av denne type er kjent fra en artikkel av A. Thomas, J . P.Coudreuse, M. Serve! , "Asynchronous Time Division Techniques: An Experimental Packet Network Inte-grating Videocommunication", ISS 1984 Florence, 7-11 May 1984, Sesjon 32C, dokument 2, sidene 1-7 (ISS = International Switching Symposium).
Meldinger med variabelt volum overføres fortrinnsvis i form av pakker med samme lengde over virtuelle kretser. Nå for tiden antas at meldinger med forutbestemt volum vil bli overført på samme måte og sammen med de øvrige meldinger.
I et pakkesvitsjeanlegg kan det forekomme at to eller flere pakker som skal sendes på samme linje ankommer samtidig på ulike linjer. Derfor må det foreligge et buffer hvori pakker som ikke kan sendes øyeblikkelig, kan vente. Lagerplassen som behøves for dette formål, vil i tillegg til at den fastlegges av pakkenes lengde, hovedsakelig fastlegges av antall innkommende linjer, trafikk typen som foreligger og den forlangte kvalitet på overføringen. I tidligere kjente pakkes vi tsjeanlegg benyttes omkring 80% av alle brikker i svi tsjenettet til slike buffere.
Formålet med foreliggende oppfinnelse er å tilveiebringe et pakkesvitsjeanlegg som har omtrent samme trafikkkapasitet som tidligere kjente anlegg, men som krever klart mindre lagringsplass.
Dette oppnås ved å utforme pakkes vi tsjeanlegget i overensstemmelse med de nedenfor fremsatte patentkrav.
Inndelingen av pakker i underpakker fører til mer effektive "småpakker" som resulterer i en tilsvarende reduksjon av hukommelskravene. Da imidlertid bare den første av småpakkene inneholder velvelgende informasjon, må det innbyrdes forhold mellom de mindre pakkene og dermed også behandlingen av småpakkene sammen, sikres på ulik måte. Istedenfor at de blir innført på et tilfeldig sted i data-strømmen, slik som vanlig ved pakkesvitsjing, følger de individuelle underpakkene hverandre i henhold til et forutbestemt mønster, fortrinnvis ved like intervaller. For at den effektive forminskning av pakkene kan føre til en ønsket effekt, må ikke underpakker som hører sammen følge en annen vei, men må alterternere med underpakker for andre pakker.
Et fast antall pakker blir derfor med fordel kombinert i svi tsjeanlegget til rammer, og alle pakkene blir inndelt i underpakkker med lik lengde og fordelt til underrammer. Svitsjing finner sted på grunnlag av underrammene under bruk av synkron tidsdelt multipleks. Lagringsplassen som er nødvendig i svi tsjenettet, reduseres i samme forhold som størrelsen på rammene i forhold til størrelsen på underrammene. Hukommelsene som benyttes, er primært slike som kreves for synkron TDM-svi tsjing alikevel.
Tilleggsplass i lageret kan ti 1 veibringes ved å innsette ekstra, tomme pakker ved inngangene og øke klokkehastigheten i svi tsj eanlegget.
I "Der Fernmelde Ingenieur", volum 41, nr. 9 september 1987, særlig del 3.4 på sidene 8 og 9, og også i nummer 10, oktober 1987, er det vist pakkesvitsjesystemer hvor informasjon blir overført i form av rammer som inneholder et fast antall pakker. En slik forutbestemt ytre rammestruktur blir med fordel adoptert innenfor svi tsjeanlegget. Uten å gjennomføre noen ytterligere forhåndsregler vil svitsjing med systemets iboende fordeler (ingen jitter ved forsinkelser og ingen tap), fåes for meldinger hvis pakker opptrer gjentatt og periodisk innenfor rammene.
Da de individuelle pakkene for de fleste meldinger ikke opptrer i en fast rekkefølge, fåes en asynkron overførings-modus (ATM). De individuelle pakkene blir referert til som ATM-celler. For meldinger hvis pakker opptrer periodisk, fåes en synkron overføringsmodus (STM). De individuelle pakkene henvises da til som STM-celler. I forbindelse med den synkrone over føringsmodus vil slike uttrykk som krets-svitsjing (CS), og CS-pakker benyttes, sammen med asynkron over føringsmodus, og termer slik som pakkesvitsjing (PS) PS-pakker, asynkron tidsdeling ATD, og hurtig pakkes vi tsjing benyttes. Kombinas-
joner kalles hybrider.
Mens foreliggende oppfinnelse nedenfor vil bli beskrevet ved bruk av uttrykk som stort sett anvendes innenfor sentralt oppbygde svi tsjeanlegg, vil nedenfor beskrevne utførelse, som også representerer et sentralt svi tsjeanlegg, være like anvendbart for desentraliserte svi tsjeanlegg, slik som ringlinjesystemer. Det vises til ovennevnte artikkel fra "Der Fernmelde Ingenieur", hvor buss og ringsystemer er beskrevet under punkt 4.1.2, og er underlagt svi tsjearrangementene i kapittel 4, samt til publikasjonen EP-A2-0125744, "Closed Loop Telecommunication System", som beskriver et ring sy stem hvor en komplett ramme inneholder flere pakker og sirkulerer hele tiden, noe som krever bruk av skyveregistre eller andre hukommelser.
For å gi en klarere forståelse av foreliggende oppfinnelse vises til nedenstående detaljerte beskrivelse av et utførel-seseksempel, samt til de ledsagende tegninger hvor: - figur 1 viser et blokkdiagram for et svi tsjeanlegg i henhold til foreliggende oppfinnelse, - figur 2 viser et blokkskjema for en inngangsenhet til svitsjeanlegget i fig 1, - figur 3 viser et blokkskjema for en utgangsenhet fra svi tsjeanlegget i fig 1, - figur 4 viser et detaljert blokkskjema for en inngangssorterer til inngangsenheten i figur 2, og - figur 5 viser et detaljert blokkskjema for en utgangsport-sorterer for utgangsenheten til figur 3.
Som vist i figur 1, har svi tsjeanlegget ifølge foreliggende oppfinnelse, som et hvert annet svitsjeanlegg, flere innganger E, flere utganger A, og et svitsjenett 20. I henhold til foreliggende oppfinnelse er en inngangsenhet 10 anbragt mellom hver inngang E og svi tsjenettet 20, og en utgangsenhet 30 er anbragt mellom svi tsjenettet 20 og hver utgang A.
Figur 2 viser inngangsenheten 10 fra fig. 1 mer detaljert. Den består av en synkroniseringskrets 11, en serie/paral-lellomformer 12, en etikettoversetter 13 en inngangssorterer 14 og en paral1 el 1/serieomformer 15. Synkroniseringskretsen 11 gjenkjenner klokkepulsene som finnes i den innkommende datastrøm, særlig bitklokken, og begynnelsen på de innkommende pakkene. Dersom den eksterne datastrøm allerede inneholder en rammeklokke, kan rammestrukturen fastlegges. Ellers blir et fast antall pakker,
f.eks. 70, kombinert til rammer. Dersom en ekstern rammeklokke foreligger, kan den interne rammeklokken avvike fra denne.
Da vil imidlertid en synkron overføringsmodus for individuelle meldinger ikke alltid kunne garanteres.
Serie/paral1 el 1 omformeren 12 omformer datastrømmen oktett for oktett, d.v.s. i grupper på 8 bit, til en parallell data-strøm. Den nødvendige synkronisering ved hjelp av synkroniseringskretsen 11 er ikke vist på figur 2.
Nivåoversetter 13 forandrer formatet til de individuelle pakkene. Hver pakke består av en informasjonsdel (tekst) og en forutgående etikett (tittel). Informasjonen som ligger i etiketten er en opplysning for neste sentral. Derfor blir den innkommende etikett først erstattet av en utgående etikett. Til denne utgående etikett tilføyes en intern etikett som rommer prioritetsinformasjon (f.eks. ATM, STM), veivalgsin-formasjon, og informasjon om den interne signifikans (f.eks. styringspakke, tompakke). I hvert fall for ATM-pakker tilføyes også en etikett som indikerer slutten av pakken. På grunn av den tilføyde informasjonen blir bitklokken i nivåoversetter 13 øket. Det kan derfor kompenseres for fasevariasjoner mellom internklokke og eksternklokke i nivåoversetteren. Det er også på enkel måte mulig å øke pakkerepitisjonshastigheten (pakkeklokken) på dette sted i prosedyren. For å gjøre dette, tilføyes tomme pakker som innenfor svitsjenettet 20 opptrer som ti 11eggsbuffere.
Inngangssortereren 14 mottar fra nivåoversetteren 13, på den ene side, pakkene som foreligger i intern format, og på den annen side, pakkeklokken og klokkene som utledes av denne (oktettklokke, bitklokke). Hver pakke blir inndelt i et forutbestemt antall underpakker med lik lengde. Underpakkene i de forskjellige pakker sorteres deretter på ny for å danne underrammer som inneholder en underpakke fra hver pakke slik at underpakkene som hører sammen ligger i lik avstand fra hverandre. Hvis f.eks. 70 pakker som hver inneholder 40 oktetter kombineres til en ramme, og hver oktett utgjør 1 underpakke, vil 70 oktetter utgjøre 1 underramme etter den fornyede sorteringsprosessen, idet hver oktett tilhører en egen pakke. For hver pakke vil, på samme måte som for et svitsjet anrop, den første underpakken føre til at én vei velges og settes opp gjennom svi tsjenettet 20, mens de etterfølgende underpakker deretter følger denne, oppsatte veien. Forbindelsen frigjøres ved hjelp av den siste underpakken i en pakke. Dersom én underpakke ikke er tilstrekkelig for veivelgende informasjon gjennom hele svi tsjenettet, må forbindelsen settes opp trinn for trinn.
For å sette opp en virtuell forbindelse, markeres veien som skal følges av de etterfølgende innkommende pakkene i en opprettingsfase på konvensjonell måte. Dette gjøres f.eks. ved å sette opp tabeller ved begynnelsen eller slutten av en forbindelse, f.eks. i etikettoversettere, hvor hver innkommende etikett kan tilforordnes en utgående etikett. På denne måten blir den konkrete fysiske veien fastlagt, men ikke overføringsøyeblikket. I et pakkesvitsjeanlegg i henhold til foreliggende oppfinnelse fastlegges en spesiell tidsluke for de individuelle underpakker i hver pakke innenfor den forutbestemte vei.
Dersom STM-forbindelser skal settes opp, kan en fast tidsluke reserveres for disse langs den forutbestemte veien. Denne reservasjonen kan iverksettes ved at det ikke tilføyes noen sluttetikett på den siste underpakken.
Paral1 el 1/serieomformeren 15 som følger inngangssortereren 14, omformer de individuelle oktettene tilbake til en seri epakkestrøm.
Utgangsenhetene 30 tilsvarer i struktur inngangsenhetene som vist i fig. 3. Hver av disse består av en serie/paral-lellomformer 31, en utgangssorterer 32, en pakkeformatomformer 33, og en paral1 el 1/serieomformer 34.
Utgangssortereren 32 sorterer underpakkene på ny på en slik måte at underpakkene som tilhører en pakke, rekombineres.
Pakkeformatomformeren 33 fjerner de interne etikettene og sluttetikettene for pakken. Dersom tomme pakker ble tilføyet ved inngangsenhet 30, må nå like mange pakker fjernes.
I det enkleste tilfelle man kan tenke seg, vil alle rammer og underrammer være synkrone i hvert trinn i svitsjeanlegget, og den første underramme i en ramme inneholder begynnelsen på alle pakkene. Hvis den første underrammen opptrer samtidig i hele svitsjenettet 20, vil tidslukene på permanent måte og langs den forutbestemte veien bli tilegnet denne første underrammen og alle underrammer som tilhører samme ramme, og denne tilknytning blir forutbestemt for STM-forbindelser og ledig for ATM-forbindelser. Når den siste underrammen ankommer, blir alle tidslukebestemmelser kansellert. Den enkleste måte å garantere samme tidsluketi1knytning for alle STM-forbindelser, er å la være å kansellere denne tilknytning ved slutten av en pakke, noe som enkelt kan oppnås ved ikke å tilføye sluttetikett på pakken.
Dette enkle tilfellet forutsetter at alle veier gjennom sentralen har samme lengde slik at ulike svitsjenettstrukturer ikke kan forekomme. Dersom dette er tilfellet, vil imidlertidig begynnelsen og slutten på pakkene kunne kjennes igjen fra datastrømmen, og de trenger derfor ikke også å bli gjenkjent på grunn av sin tidsposisjon. Dermed behøver ikke rammene lenger være synkrone. I et ekstremt tilfelle kan en separat ramme dannes for hver pakke som ankommer ved en av inngangene E.
Det foretrekkes å tildanne en ramme- og underrammestruktur for hver inngang E, og således for hver inngangsenhet 10, men ikke å synkronisere inngangsenhetene 10 med hverandre.
For dette tilfellet vil det nå beskrives en sorterer 14 i en foretrukken utførelse for en inngangsenhet, og dette vil bli beskrevet ved hjelp av fig. 4.
Inngangssortereren 14 benytter en rammehukommelse 141 som ikke krever mer plass enn nøyaktig det som forlanges for én ramme, og ved hjelp av hvilken en fornyet sortering i alle fall effektueres innenfor rammen på nødvendig måte.
Inngangssortereren 14 består hovedsakelig av rammehukommelsen 141, samt en adresseringsenhet som omfatter en fullstendig addisjpnskrets 142, et register 143, en R0M-hukommelse 144, en teller 145, en OG-port 146 med 6 innganger, en hukommelse 147 samt ekstra porter 148a, 148b, 148c og 149.
Adressen" ngsenheten forandrer seri estrømmen av pakker til synkrone TDM-underrammer som inneholder underpakker. Hver n pakker danner en ramme. Rammehukommelsen 141 inneholder n x m ord, ett ord for hver underpakke, hvor m er antall underpakker pr. pakke. Rammehukommelsen 141 blir følgelig nummerert fra 0 til (n x m - 1). Hver TDM-underramme inneholder en underpakke fra hver pakke i en ramme. Rekkefølgen til underpakkene i underrammen er lik rekkefølgen til pakkene i rammen. Den første underrammen inneholder således de første underpakkene fra alle pakkene, den andre underrammen inneholder alle andre underpakker fra alle pakker, o.s.v. Underpakkene leses fra rammehukommelsen 141, én ad gangen, og øyeblikkelig deretter skrives en ny underpakke inn på det ledige sted.
Da underpakkene skrives inn i rammehukommelsen 141 i en rekkefølge som avviker fra den som foreligger på utlesingen, blir de stokket i rammehukommelsen. Denne stokkingen er syklisk og kan beskrives av en matematisk funksjon som utføres av adressen' ngsenheten. Innenfor hver ramme må adressene til rammehukommelsen 141 forskyves en forskjellig trinnverdi Si-,som gis av formelen
og
Dersom denne trinnverdien S|< er forskjellig fra 1, må ramme-hukommelsen forskyves S^ ganger inntil alle stedene er blitt adressert én gang. Når adresseområdet overskrides, må adressene minskes trinnvis med n X m - 1 noe som gjøres ved å addere toer-komplementet til n X m - 1. Først etter syklusen med nummer S^, vil slutten av rammehukommelsen 141 være nådd. Da er en ramme blitt fullstendig lest ut og neste er blitt fullstendig skrevet inn. Med neste trinnverdi blir en ramme lest ut igjen og en ramme blir skrevet inn.
Fig. 4 viser en måte å implementere inngangssortereren på, f.eks. for n = 6 og for m = 3. I rammehukommelsen 141 må stedene 0-17 adresseres på denne måten. Ved adressen 17 er en ramme blitt kompletert, og det er nødvendig å bytte til neste ramme, og derved benytte neste trinnverdi. Dersom adressen 17 overskrides, må rammehukommelsen 141 på ny forskyves med samme trinnverdi* og for dette formål må adressen først reduseres med 17 for å gå tilbake til adresseområdet.
Den respektive adressen inneholdes i register 143. Den består av 5 bits A...E, hvor A representerer det mest signifikante bit mens E representerer det minst signifikante bit. Den fullstendige addisjonskretsen 142 adderer de løpende trinnverdier som spesifiseres av ROM-hukommelsen 144 til innholdet som forefinnes i register 143. Resultatet av addisjonen overføres som en ny adresse til register 143. Innlesingen inn i registeret initieres av en klokke T som også sørger for at den fullstendige addisjonskrets, via en ELLER-port 149, utfører denne addisjonen. Den fullstendige addisjonskrets 142 frembringer en menteverdi F.
OG-porten 146 med sine 6 innganger, avføler telleverdien n x m - 1 = 17 ved A=E=logB=C=D=F=0. Telleren 145 blir deretter trinnvis økt via sin klokkeinngang C^. Tel 1er-verdien til telleren 145 benyttes for å adressere ROM-hukommelsen 144 slik at de respektive neste trinnverdier nå adderes til innholdet i registeret 143. Trinnverdiene fastlegges ved hjelp av formelen for S^ og lagres deretter i ROM-hukommelsen 144. Ved summen n X m - 1 = 17 blir utgangene fra ROM-hukommelsen 144 sperret via en ELLER-port 148c og en sperreinngang EN til ROM-hukommelsen, og utgangene fra hukommelsen 147 blir klargjort via ELLER-port 148c og en klargjørings inngang EN på denne hu-
kommelsen. Under den neste addisjonen som blir initiert av klokken T, blir derfor toerkomplementet til 17 som inneholdes i hukommelsen 147 lagt til innholdet i register 143 slik at det sistnevnte på ny befinner seg i sin nul1 ti 1 stand.
Når adressen n x m - 1 = 17 overskrides, må summen reduseres med n x m - 1 = 17, men trinnverdien og dermed telleverdien til telleren 145 må beholdes. En sum ^ n x m avføles av en ELLER-port 148a, og en OG-port 148b. Dette er tilfellet hvis B+C+D+F (ELLER-port 148a) og A (OG-port 148b) samtidig er lik 1. I dette tilfelle blir tilstandene for sperreinngangen EN,til ROM-hukommelse 144 og klargjørings-inngangen EN for hukommelsen 147, på ny utvekslet via ELLER-port 148c, slik at man istedenfor trinn-verdien blir presen-tert for toerkomplementet som en addend til den fullstendige addisjonskrets 142. Dessuten initsieres en addisjon som er uavhengig av klokken T i den fullstendige addisjonskrets 142 via ELLER-port 149.
Dersom rammesamtidighet foreligger i hvert trinn av svi tsjeanlegget, kan utgangssorterer 32 i utgangsenhetene 30 ha samme konstruksjon som inngangssorterer 14. Ved beregning av trinnverdiene må imidlertidig n og m ombyttes, slik at
og
Dersom det ikke finnes noen intern samtidighet i rammene, må startpunktet og avslutningen av pakkene kunne gjenkjennes fra datastrømmen forøvrig. En foretrukken utførelse av utgangssorterer 32 som er egnet for dette formål, vil nå beskrives ved hjelp av fig. 5. Denne utgangssorterer 32 omfatter en hukommelse 321 som trenger så mange adressesteder som nødvendig for to rammer til hvilke tomme pakker allerede kan være addert). Dette eksempelet vil være basert på en ekstern ramme som inneholder 70 pakker med 40 oktetter.
Utgangssortereren 32 består hovedsakelig av hukommelsen 321, en utgangsenhet 324 for styr ingspakker, og en adresseenhet som rommer en syklisk innskrivningstel1 er 322, en syklisk søketeller 323a, en pakkeetikettdetektor 323b, en overskrivningsdetektor 323c, en STM-adresselåsekrets 325a, en utiesningsteller 325b, en innskrivningsteller 325c, en ATM-adresselåsekrets 326a, en adresse-sammenli gningskrets 326b, to tellere 326c og 326d, en addisjonskrets 327a, en STM-detektor 327b, en innsettingsenhet 328 for tomme pakker, to buffer-kretser 327c og 327d, samt flere porter 326f, 326e og 327e.
Styringspakker som avgis fra utgangsenheten 324 for styringspakker, føres direkte til styringsenhetene.
Adresseenheten fører den synkrone TDM-underramme inn i den serieformede pakkestrømmen. Den reduserer også pakkeformatet direkte til informasjonsdelen (teksten) og den forutgående etikett, og omformer den interne pakkeklokken, d.v.s pakkeklokken for svitsjenettet, til den eksterne pakkeklokke. STM-pakkene leses fra hukommelsen 321 på en slik måte at de opptar samme posisjon i rammen under hele forbindelsen.
Innskrivningstel1eren 322 klokkestyres av den interne klokke for underpakker og det foretas en syklisk adressering av alle steder i hukommelsen 321 hvor underpakkene som kommer fra svitsjenettet, skrives inn. Søketelleren 323a klokkestyres av samme klokke som innskrivningstelleren 322 og adresserer stedene i hukommelsen 321 med en forsinkelse på én rammeperiode i for-hold til innskrivningstelleren 322. Hukommelsen 321 avgir under-pakkene som er adressert av søketelleren 323a til pakkeetikett-detektoren 323b. Pakkeetikettdetektoren 323b, fastlegger hvor vidt den adresserte underpakke er den første underpakke i en pakke og hvis dette er tilfelle, hvorvidt pakken er en ATM-, STM-eller en styringspakke. Adressene til søketelleren 323a over-føres også til låsekretsen 326a for ATM-adressen, låsekretsen 325a for STM-adressen, og utgangsenheten 324 for styrings-pakken. Dersom pakkeetikettdetektoren 323b har detektert en første underpakke i en pakke, sender den et skrivesignal til den tilhørende enhet (324, 325a, 326a) som deretter aksepterer adressen fra søketelleren 323a.
Innskrivningstel1eren 325c klokkestyres av den interne underpakkeklokke og henvender seg syklisk til låsekretsen 325a for STM-adresser med adressene fra 0 til 69 (+ ti 11eggsnummer for eventelt tomme pakker). Dersom detektoren for pakkeetiketter 323b har detektert et STM-anrop, fører den et skrivesignal til låsekretsen 325a for STM-adresser, og her lagres adressen fra søketelleren 323a ved det stedet som blir adressert av innskrivningstel1eren 325c. Under forutsetning av at det siste svitsje-netttrinnet før utgangssorterer 32 plasserer STM-underpakkene bare i de første 70 oktetter til underrammen, kan det garanteres at pakkene til en STM-forbindelse alltid befinner seg på samme sted i rammen. Dette kan tenkes på som en projeksjon av innholdet i STM-adressene i låsekretsen 325a for STM-adressene, på pakkene i rammen.
Uti esningstel1eren 325b klokkestyres av den eksterne pakkeklokken og hejivender seg syklisk til adressene i låsekretsen 325a for STM-adresser med 1eseadressene 0 til 69. Låsekretsen for STM-adresser har et innhold som det blir adressert til fra utiesningstelleren 325b og dette overføres til STM-detektoren 327b og nullstilles i låsekretsen 325a for STM-adresser. STM-detektoren 327b fastlegger hvorvidt inngangsverdien er større enn 0. Dersom verdien er større enn 0 vil STM-detektoren 327b sperre bufferkrets 327d og føre en logisk 0 til OG-port 327e og ELLER-port 326e. Bufferkretsen 327c aksepterer adressen fra STM-detektoren 327b og sender den til adderingskretsen 327a. Adderingskretsen 327a adderer en di fferanseverdi til adressen. Som et resultat av dette, vil adressen ved addisjonskretsens utgang peke på den første underpakken til etiketten i hukommelsen 321. Addisjonskretsen 327a blir tilført den eksterne klokke for underpakker, og adderer kontinuerlig verdien 70 (+ eventuellt antall ekstra ubenyttede pakker) ved denne kl okkehastigheten. Når addisjonsskrets 327a adresserer den siste underpakken i en pakke, presenteres en ny adresse for dens inngang så sant denne ikke er sperret av OG-port 327e.
Enhetene 326a til 326f danner tilsammen en modifisert FIFO-hukommelse. Låsekretsen 326a for ATM-adressene blir
adressert av innskrivningstel1eren 326c og utiesningstel1eren 326d. Et skrive-signal fra detektoren 323b for pakkeetiketter til låsekretsen 326a for ATM-adresser, forårsaker at adressen som gjøres tilgjengelig av søketelleren 323a skrives inn på det adressestedet som bestemmes av telleren 326c. Telleren 326c økes trinnvis av skrivesignalet fra detektoren 323b for pakkeetiketter, og adresserer syklisk de steder (f.eks. 2x78) som foreligger i låsekretsen 326a for ATM-adresser. Telleren 326d klokkestyres av en ELLER-port 326f. En inngang til ELLER-port 326f kobles til overskrivningsdetektor 323c. Denne fastlegger, ut fra antall skrivesignaler for STM og ATM som foreligger pr. rammeperiode i detektoren 323b for pakkeetiketter, en overskrivning av en ATM-pakke som fortsatt forefinnes i hukommelsen 321, med en ny pakke.
Sammenli gningskrets 326b, sammenligner tel 1everdiene for teller 326d og telleren 326c, og tilveiebringer en logisk 1 til ELLER-port 326e, og OG-port 327e, dersom telleverdiene er de samme. Sammenli gningskrets 326b indikerer således hvorvidt en ATM-pakke er blitt ført inn i låsekretsen 326a for ATM-adresser og hindrer en trinnvis økning av utiesningstel1eren 326d dersom tellerne viser samme verdi. Dersom låsekretsen 326a for ATM-adresser er tom, mens detektoren 327b for STM detekterer at det ikke foreligger noen STM-pakke, fører denne detektoren en logisk 1 til OG-port 327e, slik at utgangen fra den siste går til logisk 1. Addisjonskretsen 327a blir således sperret og enheten for innføring av tomme pakker, 328, avgir en. tom pakke.
Ovenstående detaljerte beskrivelse av noen utførelses-eksempler av foreliggende oppfinnelse skal bare betraktes som eksempler og må ikke oppfattes som begrensninger av beskyt-te! sens omfang.

Claims (7)

1. Pakkesvitsjeanlegg med flere innganger, flere utganger og et svitsjenett, karakterisert ved at det foreligger en inngangsenhet (10) mellom hver inngang (E) og svi tsjenettet (20), og en utgangsenhet (30) mellom svitsjenettet (20) og hver utgang (A), at inngangsenhetene (10) inndeler hver pakke i flere underpakker (f.eks. 40) og fordeler disse underpakkene, sammen med underpakker fra andre pakker, over et lengre tidsrom (f.eks. med lengde lik 70 pakker) ifølge et forutbestemt mønster, at underpakkene overføres separat gjennom svi tsjenettet (20), og at utgangsenhetene (30) rekombinerer underpakkene som hører sammen, til pakker på basis av det forutbestemte mønster.
2. Pakkesvitsjeanlegg ifølge krav 1, karakter i -
s e r t v e d a t inngangsenhetene (10) kombinerer flere pakker i rammer, og at alle pakkene i inngangsenhetene (10) inndeles i flere underpakker med samme lengde, at underpakkene deretter omsorteres i tid, slik at hver ramme inndeles i flere underrammer, og at antall underpakker i en underramme er lik antall pakker i en ramme, at underpakkene som tilhører samme pakke opptar samme_posisjon innenfor hver underramme, at TDM-kanaler gjennom svitsjenettet (20) fastlegges av de første underpakkene i hver pakke, at etterfølgende underpakker benytter disse TDM-kanaler, og at underpakkene i utgangsenhetene (30) rekombineres slik at alle underpakker som tilhører en pakke, samles på ny.
3. Inngangsenhet for pakkes vi tsjeanlegg ifølge krav 1, karakterisert ved at det omfatter en inngangssorterer (14) med en hukommelse (141) og en adresseenhet (142-149), og at det under styring av adresseenheten (142-149) skrives data inn i og leses data ut fra hukommelsen (141) på en slik måte at hver pakke inndeles i flere underpakker og at disse underpakker sammen med underpakkene fra andre pakker fordeles over en lengre tidsperiode i overensstemmelse med et forutbestemt mønster.
4. Inngangsenhet ifølge krav 3, karakterisert ved at adresseenheten (142-149) omfatter en fullstendig addisjonskrets (142) og et register (143) som er koblet til utgangene fra den fullstendige addisjonskretsen (142) og hvis innhold overføres som en adresse til hukommelse (141), at en underpakke først leses fra et sted i hukommelsen (149) som er spesifisert av denne adressen, og at det øyeblikkelig deretter skrives en underpakke inn på dette sted, at adressen deretter økes med en forutbestemt trinnverdi S|< ved hjelp av den fullstendige addisjonskrets (142) og, når adresseområdet overskrides, reduseres med antall adresserbare steder, og at trinnverdien S^ forandres i overenstemmelse med ligningen hvor: Sl = 1 n = forholdet mellom perioden som underpakkene til en pakke fordeles over, og varigheten til en pakke (f.eks. n = 70) m = antall underpakker pr. pakke (f.eks. m = 40), når den siste adressen til det forliggende addresseområdet nås.
5. Utgangsenhet for pakkes vi tsjeanlegget ifølge krav 1, karakterisert ved at det omfatter en utgangs- sorterer (32) med en hukommelse (141, 321) og en adresseenhet (142-149, 322-327), og at data, under styring av adresse- enheten (142-149, 322-327) skrives inn i og leses ut fra hukommelsen (141, 321) på en slik måte at underpakkene som hører sammen, rekombineres til pakker på basis av det forutbestemte mønster.
6. Utgangssenhet ifølge krav 5, karakterisert ved at adresseenheten (142-149) omfatter en fulllstendig addisjonskrets (142) og et register (143) som er koblet til utgangene av den fullstendige addisjonskrets (142) og hvis innhold overføres som en adresse til hukommelsen (141), at den første underpakke leses fra det stedet i hukommelsen (149) som er spesifisert av nevnte adresse, og at en underpakke umiddelbart deretter skrives inn på dette adressested, at adressen deretter økes en forutbestemt trinnverdi S^ ved hjelp av den fullstendige addisjonskrets (142) og, når adresseområdet overskrides, reduseres med antall adresserbare steder og at trinnverdien S^ forandres ifølge forholdet hvor: Sl = 1 n = forholdet mellom perioden over hvilken underpakkene i en pakke fordeles, og varigheten til en pakke (f.eks. n = 70) m = antall underpakker pr. pakke (f.eks. m = 40), når den siste adressen i adresseområdet nås.
7. Utgangsenhet ifølge krav 5, karakterisert ved at adresseenheten (322-327) omfatter en pakkeetikettdetektor (323b) som detekterer begynnelsen på pakkene, og at underpakkene rekombineres til pakker på basis av det forutbestemte mønster, idet det startes med begynnelsen på pakkene som detekteres av pakkeetikettdetektoren (323b).
NO885544A 1987-12-18 1988-12-14 Pakkesvitsjanlegg NO171480C (no)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19873742941 DE3742941A1 (de) 1987-12-18 1987-12-18 Einrichtungen zur paketvermittlung

Publications (4)

Publication Number Publication Date
NO885544D0 NO885544D0 (no) 1988-12-14
NO885544L NO885544L (no) 1989-06-19
NO171480B true NO171480B (no) 1992-12-07
NO171480C NO171480C (no) 1993-03-17

Family

ID=6342910

Family Applications (1)

Application Number Title Priority Date Filing Date
NO885544A NO171480C (no) 1987-12-18 1988-12-14 Pakkesvitsjanlegg

Country Status (12)

Country Link
US (1) US4922487A (no)
EP (1) EP0320714B1 (no)
JP (1) JPH0728311B2 (no)
KR (1) KR960004717B1 (no)
CN (1) CN1009411B (no)
AT (1) ATE97280T1 (no)
AU (1) AU613123B2 (no)
CA (1) CA1337362C (no)
DE (2) DE3742941A1 (no)
ES (1) ES2048190T3 (no)
MX (1) MX170240B (no)
NO (1) NO171480C (no)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6005867A (en) * 1986-09-16 1999-12-21 Hitachi, Ltd. Time-division channel arrangement
US7058062B2 (en) * 1986-09-16 2006-06-06 Hitachi, Ltd. Packet switching system having self-routing switches
CA1292053C (en) * 1986-09-16 1991-11-12 Yoshito Sakurai Time-division channel arrangement
DE3742939A1 (de) * 1987-12-18 1989-07-06 Standard Elektrik Lorenz Ag Verfahren zur hybriden paketvermittlung und einrichtungen hierzu
GB8824972D0 (en) * 1988-10-25 1988-11-30 Plessey Telecomm Time division switch
EP0401238B1 (en) * 1988-12-24 1993-06-30 BELL TELEPHONE MANUFACTURING COMPANY Naamloze Vennootschap Communication switching system
DE4008080A1 (de) * 1990-03-14 1991-09-19 Standard Elektrik Lorenz Ag Atm-vermittlungsstelle
EP0451513B1 (fr) * 1990-03-14 1995-09-06 Alcatel N.V. Elément de commutation de type ATM à plusieurs modes de fonctionnement et réseau de commutation le comprenant
JPH05505707A (ja) * 1990-03-22 1993-08-19 テルストラ コーポレイション リミティド 遠隔通信回路網用の同時送信方法
NL9000780A (nl) * 1990-04-03 1991-11-01 Nederland Ptt Werkwijze en inrichting voor het doorschakelen van dataeenheden.
JP2993715B2 (ja) * 1990-08-17 1999-12-27 株式会社日立製作所 Atmスイッチおよびその制御方法
JP2764865B2 (ja) * 1990-08-20 1998-06-11 富士通株式会社 Atm交換回路構成方式
US5166926A (en) * 1990-12-18 1992-11-24 Bell Communications Research, Inc. Packet address look-ahead technique for use in implementing a high speed packet switch
US5253251A (en) * 1991-01-08 1993-10-12 Nec Corporation Switching system with time-stamped packet distribution input stage and packet sequencing output stage
GB9104712D0 (en) * 1991-03-06 1991-04-17 Plessey Telecomm Switching arrangement and method
DE4108213A1 (de) * 1991-03-14 1992-09-17 Standard Elektrik Lorenz Ag Optische vermittlungseinrichtung und schaltmodul dafuer
AU655308B2 (en) * 1991-07-01 1994-12-15 Telstra Corporation Limited High speed switching architecture
CA2112664A1 (en) * 1991-07-01 1993-01-21 Douglas Follett High speed switching architecture
JPH0522345A (ja) * 1991-07-12 1993-01-29 Hitachi Ltd 最大転送単位の最適値管理決定方式
EP0537382A1 (en) * 1991-10-15 1993-04-21 ALCATEL BELL Naamloze Vennootschap Packet transfer control arrangement and related method
US5396490A (en) * 1992-03-23 1995-03-07 Motorola, Inc. Packet reassembly method and apparatus
SE515177C2 (sv) * 1992-06-01 2001-06-25 Ericsson Telefon Ab L M Kvadratisk väljararkitektur
US5440545A (en) * 1993-08-02 1995-08-08 Motorola, Inc. Packet delivery system
DE4343588A1 (de) * 1993-12-21 1995-06-22 Sel Alcatel Ag Verfahren und Einrichtung zur zufälligen Auswahl einer von N gleichen Einheiten, sowie Koppelelement, Koppelnetz und Vermittlungsstelle damit
GB9411894D0 (en) * 1994-06-14 1994-08-03 Northern Telecom Ltd Communications system
GB2300540B (en) * 1995-03-31 1999-10-20 Int Mobile Satellite Org Communication method and apparatus
GB9516777D0 (en) * 1995-08-16 1995-10-18 Int Computers Ltd Network coupler
JPH11154954A (ja) 1997-11-20 1999-06-08 Hitachi Ltd Atmスイッチ
US6167041A (en) * 1998-03-17 2000-12-26 Afanador; J. Abraham Switch with flexible link list manager for handling ATM and STM traffic
US6721271B1 (en) * 1999-02-04 2004-04-13 Nortel Networks Limited Rate-controlled multi-class high-capacity packet switch
JP2004524617A (ja) * 2001-02-14 2004-08-12 クリアスピード・テクノロジー・リミテッド クロック分配システム
EP1246385B1 (en) 2001-03-26 2014-04-30 LG Electronics Inc. Method of transmitting or receiving data packet in packet data communication system using hybrid automatic repeat request
KR100425253B1 (ko) * 2001-04-18 2004-03-30 주식회사 현대시스콤 무선통신 시스템에서의 순방향 패킷 송수신 방법
US6937606B2 (en) * 2001-04-20 2005-08-30 International Business Machines Corporation Data structures for efficient processing of IP fragmentation and reassembly
EP1521497A3 (de) * 2003-09-30 2006-05-31 Alcatel Universal-Vermittlungsstelle, Verfahren zum Durchführen einer Vermittlungsaufgabe, Eingangseinheit, Ausgangseinheit und Anschlusseinheit
US7535893B1 (en) * 2003-12-05 2009-05-19 Mahi Networks, Inc. TDM services using a packet-switched fabric
CN101217452B (zh) * 2007-01-05 2010-08-04 华为技术有限公司 一种通过分组交换网传输tdm业务的方法、装置和系统
USD766700S1 (en) * 2015-02-15 2016-09-20 Iacobucci Hf Aerospaces S.P.A. Closure

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2139852B (en) * 1983-05-13 1986-05-29 Standard Telephones Cables Ltd Data network
FR2589656B1 (fr) * 1985-07-03 1987-12-11 Servel Michel Procede et dispositif de conversion de multitrame de canaux numeriques en multitrame de paquets
JPS6218155A (ja) * 1985-07-17 1987-01-27 Nec Corp 回線/パケツト統合交換方式
US4698802A (en) * 1986-03-07 1987-10-06 American Telephone And Telegraph Company And At&T Information Systems Inc. Combined circuit and packet switching system
US4679190A (en) * 1986-04-28 1987-07-07 International Business Machines Corporation Distributed voice-data switching on multi-stage interconnection networks
US4785446A (en) * 1986-11-07 1988-11-15 International Business Machines Corporation Distributed bit switching of a multistage interconnection network

Also Published As

Publication number Publication date
NO171480C (no) 1993-03-17
JPH022767A (ja) 1990-01-08
EP0320714A3 (de) 1991-07-31
DE3742941A1 (de) 1989-07-06
EP0320714B1 (de) 1993-11-10
CA1337362C (en) 1995-10-17
CN1009411B (zh) 1990-08-29
AU613123B2 (en) 1991-07-25
EP0320714A2 (de) 1989-06-21
KR960004717B1 (ko) 1996-04-12
US4922487A (en) 1990-05-01
KR890011250A (ko) 1989-08-14
DE3885583D1 (de) 1993-12-16
NO885544L (no) 1989-06-19
AU2652688A (en) 1989-06-22
ES2048190T3 (es) 1994-03-16
CN1034648A (zh) 1989-08-09
ATE97280T1 (de) 1993-11-15
DE3742941C2 (no) 1989-11-16
MX170240B (es) 1993-08-12
JPH0728311B2 (ja) 1995-03-29
NO885544D0 (no) 1988-12-14

Similar Documents

Publication Publication Date Title
NO171480B (no) Pakkesvitsjanlegg
AU609231B2 (en) Hybrid packet switching
US3979733A (en) Digital data communications system packet switch
EP0502873B1 (en) Basic element for the connection network of a fast packet switching node
US5258752A (en) Broad band digital exchange
US5825767A (en) ATM switch with input and output ports
AU710694B2 (en) An ATM switch
EP0947078B1 (en) High speed switching device
US20030123440A1 (en) ATM cell switching system
JPH0851439A (ja) パケット処理装置
JPH06209328A (ja) 正確なセルシーケンスの回復方法およびその出力装置
JPH03139044A (ja) Atmシステム用スイッチ回路網およびスイッチ―回路網モジュール
NO310749B1 (no) Fremgangsmåte ved gruppering av linker i en pakkesvitsj
NO176260B (no) Svitsje-element
JP2000349789A (ja) メモリー幅の非常に広いtdmスイッチシステム
US5268896A (en) Communication switching element
JP2628701B2 (ja) 優先順位付き情報パケット用交換装置
JP2002158713A (ja) 非常に高いビット伝送速度のインターフェースに対応するデータパケット交換ノード
AU625592B2 (en) Communication switching element
US5303231A (en) Switch coupled between input and output ports in communication system
KR100226539B1 (ko) Atm 스위치의 어드레스 생성 회로
JPH0936868A (ja) Atmスイッチのアドレス生成回路
GB2306076A (en) ATM network switch
US5708661A (en) Asynchronous transfer mode cell demultiplexing control apparatus
US6023469A (en) Idle address controller for shared buffer type ATM switch

Legal Events

Date Code Title Description
MM1K Lapsed by not paying the annual fees

Free format text: LAPSED IN JUNE 2001