NO140399B - Fremgangsmaate og anordning for aa identifisere feilaktige adressedekodere - Google Patents

Fremgangsmaate og anordning for aa identifisere feilaktige adressedekodere Download PDF

Info

Publication number
NO140399B
NO140399B NO780299A NO780299A NO140399B NO 140399 B NO140399 B NO 140399B NO 780299 A NO780299 A NO 780299A NO 780299 A NO780299 A NO 780299A NO 140399 B NO140399 B NO 140399B
Authority
NO
Norway
Prior art keywords
address
control unit
decoders
signal
central control
Prior art date
Application number
NO780299A
Other languages
English (en)
Other versions
NO780299L (no
NO140399C (no
Inventor
Bjoern Erik Rutger Jonsson
Original Assignee
Ericsson Telefon Ab L M
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ericsson Telefon Ab L M filed Critical Ericsson Telefon Ab L M
Publication of NO780299L publication Critical patent/NO780299L/no
Publication of NO140399B publication Critical patent/NO140399B/no
Publication of NO140399C publication Critical patent/NO140399C/no

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/1608Error detection by comparing the output signals of redundant hardware
    • G06F11/1616Error detection by comparing the output signals of redundant hardware where the redundant component is an I/O device or an adapter therefor

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Hardware Redundancy (AREA)

Description

Foreliggende oppfinnelse vedrører en fremgangsmåte og anordning for å identifisere feilaktige adressedekodere tilhørende funksjonsenheter tilkoblet et felles veisystem som forbinder en sentral styreenhet med et antall funksjonsenheter, hvilke av sikkerhetsmessige grunner er forsynt med doble adressedekodere.
Det er tidligere kjent, f.eks. gjennom det svenske patentskrift 362 041, å forsyne funksjonsenheter med doble adressedekodere for derved å oppnå større sikkerhet mot at ikke beregnede enheter blir utpekt. En dekodingsfeil kan ytre seg i at detektering enten ikke oppnås for den beregnede adressen eller at detektering oppnås for en annen eller flere andre adresser. Feilen kan også være slik at dekoderen både detekterer riktig
og feilaktig adresse. Så lenge som kun den ene dekoderen er beheftet med feil unngås imidlertid feilaktig utpekning ved at indikering kreves av begge for å bli akseptert. Ved den feiltypen der detektering uteblir fra den ene dekoderen opp-dages feilen straks ettersom noe gjensvar ikke oppnås fra den adresserte enheten. Når feilen er av den art at detektering skjer i en ikke adressert dekoder utover at beregnet f unks jons-enhet blir korrekt utpekt er det imidlertid nødvendig å tilkjennegi på annen måte feilen og dens lokalisering. Problemet er herved å kunne gjøre denne lokaliseringen av en feilaktig dekoder ved hjelp av et minimum av signalbaner mellom den sentrale styreenheten og funksjonsenhetene. Problemet løses ifølge oppfinnelsen på den måte som fremgår av patentkravene.
Oppfinnelsen skal i det følgende beskrives ved hjelp av et utførelseseksempel og under henvisning til vedlagte tegning ifølge hvilken fig. 1 er et blokkskjerna over et anlegg i hvilket oppfinnelsen anvendes, og
fig. 2 er et prinsippskjerna over et utførelseseksempel av oppfinnelsen .
Fig. 1 viser et anlegg omfattende en sentral styreenhet CP hvilken samvirker med et antall funksjonsenheter FU1, FU2,
FU3 etc, hvilke ifølge det foregående er forsynt med doble adressedekodere. På en adressevei AB utsendes adresser til funksjonsenhetene i overensstemmelse med f.eks. ett i styreenheten lagret styreprogram. Hvis en adressert funksjonsenhet, f.eks. FU1, gjør en korrekt detektering avgis på en signalvei SB et kvitteringssignal til styreenheten CP. Etter mottagelsen av kvitteringssignalet kan den sentrale styreenheten innlede datautbytte med funksjonsenheten FU1 via en datavei DB, idet synkronisering av enhetene tilveiebringes ved hjelp av taktsignaler på en klokkevei CB. Hvis den ene adressedekoderen i funksjonsenheten FU1 ikke detekterer den mottatte adressen uteblir kvitteringssignalet, hvorved styreenheten CP kan registrere dette faktum og på i og for seg kjent måte avgi en feilbeskjed. ,Hvis på den andre side den ut-sendte adressen til funksjonsenheten FU1 foruten å bli korrekt dekodet i beregnet enhet også blir detektert i en av dekoderne i en annen funksjonsenhet, f.eks. FU2, får ifølge utførelses-eksempelet ikke styreenheten umiddelbart beskjed om dette
men kan på grunnlag av det mottatte kvitteringssignalet fra enheten FU1 utføre den beregnede dataoverføringen. Derimot gjøres en registrering i en hukommelsesanordning i den berørte funksjonsenheten slik at en feilindikering kan utleses via signalveien SB til styreenheten CP ved en etterfølgende adressering av enheten FU2. Som et alternativ kan feilfunksjonen omgående indikeres til styreenheten CP, men den indikerende funksjonsenhetens identitet kan fastslåes kun i samband med en adressering av den samme. Avhengig av anleggets arbeidsmåte kan det være hensiktsmessig å innføre særskilte testrutiner, hvor samtlige funksjonsenheter regelmessig av-søkes med bestemte intervaller, eventuelt i avhengighet av at en feilindikering er blitt registrert i styreenheten. For å skille en slik avsøkning fra en normal adressering kan
adressen kompletteres med en ekstra merkebit. Denne merke-
bit kan da f.eks. utnyttes for å koble om den adresserte funksjonsenheten slik at dataveien DB kan utnyttes for innhenting av diverse opplysninger om enhetens funksjon utover nevnte adressedekodingsfunksjon.
Adressering av funksjonsenhetene FU1, FU2, FU3 etc. kan skje ifølge flere prinsipper. Ifølge det tidligere nevnte svenske patentskrift 362 041 er hver funksjonsenhet tildelt to ulike kodede adresser hvilke hver for seg overføres på en forbindelses-ledning. For å oppnå større hurtighet er det nødvendig å overføre adressene parallelt og da er det ikke motivert å
ha ulik koding av dem. Innen oppfinnelsens ramme kan man også tilkoble de to adressedekoderne i hver funksjonsenhet parallelt med hverandre til samme veiledninger. Disse ulike utførelses-former forandrer dog ikke den prinsipielle utformingen av funksjonsenhetenes testkretser.
Fig. 2 viser et eksempel på hvordan funksjonsenhetenes testkretser kan utformes. DEI og DE2 er de to adressedekoderne hvilke på sine innganger All, AI2 mottager adresser fra adresse-veien AB ifølge noen av de ovennevnte prinsippene og avgir et detekteringssignal på hver av utgangene D01, D02. AG1 og AG2 er to OG-porter for indikering av at en av dekoderne alene detekterer en mottatt adresse. Med hjelp av en tredje OG-
port AG3 indikeres at begge dekoderne detekterer adressen. OG-portens AG3 utgang SOI avgir dels et kvitteringssignal til signalveien SB og dels et inhiberingssignal til en invert-erende inngang på hver OG-port AG1, AG2. Dessuten utnyttes den internt i funksjonsenheten for aktivering av denne ved adressering. Utgangene ESI, ES2 fra OG-portene AG1, AG2
er tilkoblet til S-inngangene hos hver sin bistabile vippe FF1, FF2 for registrering av feilindikeringene ved inntreff-ingen av en klokkepuls som tilføres klokkeinngangene G fra signalveien CB. Ved korrekt adressedekoding tilføres vippene i stedet tilbakestillingsvilkår på inngangene R fra OG-porten AG3. Hvis en vippe er satt kan dette avleses med hjelp av
en til hver vippe svarende utlesningsport AG4, AG5. For aktivering av disse porter tilføres de indikeringssignaler fra motsatte sidens adressedekodere, dvs. kryssende forbindelser
finnes mellom dekoderne DEI, DE2 og portene AG5, AG4. Fra portene finnes to utganger S02, S03 til signalveien SB.
Hvis ved adressering av en funksjonsenhet, détektering skjer kun i dennes ene dekoder, f.eks. DEI, men ikke i dekoderen DE2 oppnås høyt nivå på utgangen D01 og lavt nivå på utgangen D02. Som følge av dette blir utgangssignalet fra OG-porten AG3 lavt. OG-porten AG1 aktiveres og avgir høyt nivå til S-inngangen på vippen FF1, hvorfor denne blir satt av den klokkepuls som tilføres inngangen G. Intet kvitteringssignal avgis på utgangen SOI til veien SB, hvorved den sentrale styreenheten CP blir opplyst om at den adresserte enheten er beheftet med feil. Ved gjentatt adressering av samme funksjonsenhet oppstår ingen forandringer i kretstilstanden før feilen er avhjulpet.
Hvis ved adressering av en viss funksjonsenhet, f.eks. FU1, en detektering skjeri den ene adressedekoderen, f.eks. DEI, til-hørende en annen funksjonsenhet, f.eks. FU2, enn den beregnede, blir vippen FF1 i denne enhet satt på samme måte som er blitt beskrevet i foregående eksempel. Et kvitteringssignal avgis på utgangen SOI fra enheten FU1 som indikering på at adressen der er blitt korrekt dekodet. Ved et senere tilfelle blir funksjonsenheten FU2 adressert fra styreenheten CP, idet det forut-settes at adressen detekteres i det minste av dekoderen DE2. Ved at dennes utgang DO2 er forbundet med ene inngangen til porten AG4 leses vippens FF1 tilstand ut på utgangen S02 og overføres til den sentrale styreenheten som indikering på
at den adresserte funksjonsenheten er beheftet med feil. Sam-tidig kan et kvitteringssignal avgis fra samme enhet ettersom den feil som for anlediget dekoderen DEI til å detektere adressen til enheten FU1 meget vel kan tillate detektering av den egne adressen. I ett slikt tilfelle kommer selvfølgelig vippen FFl til å bli tilført tilbakestillingsvilkår på sin inngang R hvilket iverksettes ved hjelp av en klokkepuls på inngangen G, men dette har ingen skadelig innvirkning på feilindikeringen ettersom denne rekker å skje innen tilbakestillingen.
Slik som det er nevnt forut er andre utførelsesformer tenkbare innenfor rammen av oppfinnelsen. Hvis f.eks. avgreninger gjøres fra de to portutgangene D01 og D02 til signalveien SB kan en umiddelbar feilindikering gjøres til den sentrale styreenheten CP ved ensidig detektering av en adresse i noen av funksjonsenhetene. Identifisering av den feilaktige enheten må dog gjøres ved avsøkning. Herved kan som nevnt en ekstra merkebit tilføyes adressen for å angi test. Merkebiten kan tilsvares av en ekstra utgang fra adressedekoderne DEI, DE2 for blant annet å danne et særskilt portvilkår til portene AG4, AG5 for avlesning av vippene FF1, FF2.

Claims (2)

1. Fremgangsmåte å identifisere feilaktige adressedekodere
tilhørende funksjonsenheter tilkoblet ett felles veisystem som forbinder en sentral styreenhet med ett antall funksjonsenheter, hvilke av sikkerhetsmessige grunner er forsynt med doble adressedekodere, karakterisert ved at om kun den første av de to adressedekoderne tilhørende en funksjonsenhet avgir et signal ved mottagelse av en viss fra den sentrale styreenheten via veisystemet utsendt adresse, gjøres en første registrering i en til f unks jonsenheten hørende hukommelse, at om kun den andre av de to adressedekoderne tilhørende en funksjonsenhet avgir et signal ved mottagelse av en viss fra den sentrale styreenheten via veisystemet utsendt adresse, gjøres en andre registrering i nevnte hukommelse, idet hver og en av nevnte registreringer indikerer at funksjonsenheten er beheftet med feil, og at om begge adressedekoderne avgir et signal ved mottagelse av adressen, avgis et kvitteringssignal til den sentrale styreenheten, idet uteblitt'kvitteringssignal indikerer feilfunksjon hos en av adressedekoderne tilhørende den adresserte enheten, samt at nevnte første registrering utleses til den sentrale styreenheten ved en etterfølgende adressering av den feilbeheftete funksjonsenheten med hjelp av det signal som avgis av nevnte andre adressedekoder , og at nevnte andre registrering utleses til den sentrale styreenheten ved en etterfølgende adressering av den feilbeheftete funksjonsenheten med hjelp av det signal som avgis av nevnte første adressedekoder, idet nevnte utlesninger angir at respektive adresserte funksjonsenhet har feilaktig detektert en tidligere mottatt adresse.
2. Anordning for å identifisere feilaktige adressedekodere til-hørende funksjonsenheter tilkoblet et felles veisystem som forbinder en sentral styreenhet med et antall funksjonsenheter, hvilke av sikkerhetsmessige grunner er forsynt med doble adressedekodere, samt for utførelse av fremgangsmåten ifølge krav 1, karakterisert ved at adressedekoderne tilhørende en funksjonsenhet har sine utaanger (D01, D02) tilkoblet en logikkrets (AG1, AG2, AG3) med tre utganger: en første utgang (ESI) for å indikere at kun den første av de to dekoderne (DEI) har detektert en viss fra den sentrale styreenheten (CP) utsendt adresse, en andre utgang (ES2) for å indikere at kun den andre av de to dekoderne (DE2) har detektert nevnte visse adresse og en tredje utgang (SOI) for å indikere at begge dekoderne har detektert adressen, at nevnte første og andre utganger (ESI, ES2) er tilkoblet hvert sitt første respektive andre registreringsorgan (FF1, FF2) for registrering av nevnte indikeringer mens nevnte tredje utgang (SOI) er tilkoblet via en for alle funksjonsenheter felles signalvei (SB) til den sentrale styreenheten, og at utlesningsorgan er anordnet mellom nevnte registreringsorgan (FF1, FF2) og nevnte signalvei (SB), idet et første utlesningsorgan (AG4) er anordnet for utlesning av det første registreringsorganet(FF1) i avhengighet av et signal på utgangen (DO2) fra nevnte andre adressedekoder (DE2) og et andre utlesningsorgan (AG5) er anordnet for utlesning av det andre registreringsorganet (FF2) i avhengighet av et signal på utgangen (D01) fra nevnte første adressedekoder (DEI).
NO780299A 1977-01-28 1978-01-26 Fremgangsmaate og anordning for aa identifisere feilaktige adressedekodere NO140399C (no)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SE7700957A SE399496B (sv) 1977-01-28 1977-01-28 Sett och anordning for att identifiera felaktiga adressavkodare

Publications (3)

Publication Number Publication Date
NO780299L NO780299L (no) 1978-07-31
NO140399B true NO140399B (no) 1979-05-14
NO140399C NO140399C (no) 1979-08-22

Family

ID=20330299

Family Applications (1)

Application Number Title Priority Date Filing Date
NO780299A NO140399C (no) 1977-01-28 1978-01-26 Fremgangsmaate og anordning for aa identifisere feilaktige adressedekodere

Country Status (12)

Country Link
US (1) US4165533A (no)
AU (1) AU515699B2 (no)
CA (1) CA1086863A (no)
CS (1) CS226171B2 (no)
DK (1) DK41678A (no)
FI (1) FI780079A (no)
GB (1) GB1572984A (no)
IT (1) IT1092356B (no)
MX (1) MX144366A (no)
NL (1) NL7800691A (no)
NO (1) NO140399C (no)
SE (1) SE399496B (no)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4348742A (en) * 1981-01-23 1982-09-07 Sperry Corporation High speed byte shifter error checking circuits
EP0055126B1 (en) * 1980-12-23 1986-05-07 Sperry Corporation High-speed byte shifting apparatus
SE430199B (sv) * 1982-02-12 1983-10-24 Ellemtel Utvecklings Ab Sett och anordning for att ge identitet at och utpeka en av ett antal funktionsenheter
DE3237209C2 (de) * 1982-10-07 1986-10-23 Siemens AG, 1000 Berlin und 8000 München Datenverarbeitungseinrichtung
DE3544207A1 (de) * 1985-12-13 1987-06-25 Siemens Ag Schaltungsanordnung zum ueberwachen des zugriffs zu elektronischen baueinheiten
AR241362A1 (es) * 1987-03-18 1992-05-29 Siemens Ag Disposicion de circuito para disposiciones de telecomunicacion.
EP0624843B1 (de) * 1993-05-11 1997-12-03 Siemens Aktiengesellschaft Adressierfehlererkennungsverfahren für ein elektrisches Gerät
US5704033A (en) * 1994-10-07 1997-12-30 Lg Semicon Co., Ltd. Apparatus and method for testing a program memory for a one-chip microcomputer
US6111801A (en) * 1999-04-30 2000-08-29 Stmicroelectronics, Inc. Technique for testing wordline and related circuitry of a memory array
JP2015222467A (ja) * 2014-05-22 2015-12-10 ルネサスエレクトロニクス株式会社 マイクロコントローラ及びそれを用いた電子制御装置
US9934117B2 (en) * 2015-03-24 2018-04-03 Honeywell International Inc. Apparatus and method for fault detection to ensure device independence on a bus

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3177468A (en) * 1960-12-21 1965-04-06 Ibm Magnetic checking devices
US3476922A (en) * 1966-08-05 1969-11-04 Sperry Rand Corp Failure monitor for redundant channel systems
BE757040A (fr) * 1969-10-06 1971-03-16 Western Electric Co Procede pour actionner un systeme de traitement de donnees
SU386397A1 (ru) * 1970-04-14 1973-06-14 Томский политехнический институт М. Кирова «ь^г^СОЮЗНАЯ

Also Published As

Publication number Publication date
CA1086863A (en) 1980-09-30
AU515699B2 (en) 1981-04-16
GB1572984A (en) 1980-08-13
NO780299L (no) 1978-07-31
IT7819676A0 (it) 1978-01-26
NL7800691A (nl) 1978-08-01
US4165533A (en) 1979-08-21
SE399496B (sv) 1978-02-13
NO140399C (no) 1979-08-22
CS226171B2 (en) 1984-03-19
MX144366A (es) 1981-10-05
FI780079A (fi) 1978-07-29
DK41678A (da) 1978-07-29
AU3270778A (en) 1979-08-02
IT1092356B (it) 1985-07-12

Similar Documents

Publication Publication Date Title
US4654847A (en) Apparatus for automatically correcting erroneous data and for storing the corrected data in a common pool alternate memory array
US4245344A (en) Processing system with dual buses
NO140399B (no) Fremgangsmaate og anordning for aa identifisere feilaktige adressedekodere
US4608687A (en) Bit steering apparatus and method for correcting errors in stored data, storing the address of the corrected data and using the address to maintain a correct data condition
US3436734A (en) Error correcting and repairable data processing storage system
EP0319188B1 (en) Method and apparatus for data integrity checking with fault tolerance
EP0030612B1 (en) Method of correcting double errors in a data storage apparatus and data storage apparatus
US5321706A (en) Method and apparatus for checking the address and contents of a memory array
EP0736846B1 (en) Microprocessor system for an electronic postage arrangement
US4926426A (en) Error correction check during write cycles
US3541507A (en) Error checked selection circuit
US4785452A (en) Error detection using variable field parity checking
US4236247A (en) Apparatus for correcting multiple errors in data words read from a memory
NO170113B (no) Kontroll-logikk for paritets-integritet
US4596014A (en) I/O rack addressing error detection for process control
NO166154B (no) Fremgangsmaate for aa overvaake et hukommelsessystems arbeidsfunksjon, og anordning ved saadant hukommelsessystem.
US5128947A (en) Self-checking memory cell array apparatus
EP0231452B2 (en) Microprocessor systems for electronic postage arrangements
JPS6329299B2 (no)
JPS607822B2 (ja) メモリ誤動作検出方式
JPS58169253A (ja) 誤り検出方式
SU1367046A1 (ru) Запоминающее устройство с контролем цепей обнаружени ошибок
SU1195393A1 (ru) Запоминающее устройство
SU1167659A1 (ru) Запоминающее устройство с самоконтролем
SU1270772A1 (ru) Микропрограммное устройство управлени с контролем