SU386397A1

SU386397A1 - «ь^г^СОЮЗНАЯ

Info

Publication number: SU386397A1
Application number: SU1431996A
Authority: SU
Inventors: Л. Н. Ефимова А. В. Триханов
Original assignee: Томский политехнический институт М. Кирова
Priority date: 1970-04-14
Filing date: 1970-04-14
Publication date: 1973-06-14

Description

1

Изобретение относитс к вычислительной технике и предназначено дл .использовани в цифровых вычислительных машинах, в частности , в тракте кода операции, в адресной части запоминающих устройств.

Известно устройство дл контрол дешифратора , содержащее контролируемый и дублирующий дешифраторы, одноименные выходы которых объедин ютс с помощью группы схем «ИЛИ и с помощью группы схем «И. Такое устройство корректирует ошибку, когда у одного из дешифраторов не возбуждаетс ни одна из шин или когда у одного из дешифраторов вместе с избранной выходной шиной возбуждаетс одна «еизбранна .

Предлагаемое устройство отличаетс от известного тем, что в него, в цел х повышени корректирующей способности, введены две схемы контрол (например, на базе суммирующего трансформатора), триггер, схема «И, группа схем «И и группа схем «ИЛИ, причем основна группа схем 5:ИЛИ соединена со входами первой схемы контрол и дополнительной группы схем «И. Выход первой схемы контрол соединен с единичным входом триггера и с управл ющим входом схемы «И, другой вход которой соединен с выходом второй схемы контрол . Выходы основной группы схем «И соединены со входами второй схемы контрол и с первыми входами дополнительной группы схем «ИЛИ. Вторые входы последней соединены с выходами дополнительной группы схем «И, управл ющий вход которой соединен с выходом триггера.

Блок-схема устройства дл контрол дешифратора показала на чертеже.

Устройство содержит контролируемый / и дублирующий 2 дешифраторы, группу схем «ИЛИ 3, две группы схем «И 4 и 5, две схемы 5 и 7 контрол (например, на базе суммирующего трансформатора), группу схем «ИЛИ 8, триггер 9 и схему «И 10.

Дещифраторы / и 2 дублируют друг друга, одноименные выходы первого ,и второго дешифраторов св заны со входами группы схем «ИЛИ 5 и группы схем «И 4. Выходы группы схем «ИЛИ 3 св заны со входами группы схем «И 5 « схемы 6 контрол , а выходы группы схем «И 4 - со входами схемы 7 контрол и с первыми входами группы схем «ИЛИ 8, со вторыми входами которых соединены выходами группы схем «И 5. Управл ющие входы группы схем «И 5 соединены с нулевым выходом триггера 9. Единичный вход триггера соединен с выходом схемы 6 контрол . Выходы схем 6 и 7 контрол св заны со входами схемы «И 10. С нулевым входом триггера 9 соединена шина перевода его

в нулевое состо ние из устройства управлени вычислительной машины.

Известно, что дублирование дешифраторов 1 а. 2 друг с другом, если одноименные выходы их объединены с помошью группы схем «ИЛИ 3, позвол ет получить на выходах этой группы при неверной работе одного из дешифраторов , когда:

возбуждаетс одна, но не верна шина, сигналы на двух шинах: .на избранной и на .неизбранной (а);

не возбуждаетс «и одна выходна шина, сигнал на одной избранной ши.не (коррекци ошибки), это имеет место и при правильной работе дешифраторов (б);

вместе с избранной выходной шиной возбуждаетс одна неизбранна , сигналы на двух шинах: «а избранной и на неизбранной

(е).

Если одноименные выходы дешифраторов 1 и 2 объединены с помош,ью группы схем «И 4, то это позвол ет получить на выходах этой группы .при неправильной работе одного из дешифраторов, когда:

возбуждаетс одна, но неизбранна шина, отсутствие сигналов на выходных ши-нах (а);

не возбуждаетс ни одна выходна шина, отсутствие сигналов на выходных шинах (б);

вместе с избранной выходной шиной возбуждаетс одна неизбранна , сигнал на одной избранной выходной шине (коррекци ошибки), это имеет место и при правильной работе дешифрато.ров (в.

Перед контролем работы устройства триггер 9 переводитс в нулевое состо ние сигналом из устройства управлени вычислительной машины. Группа схем «И 5 открываетс , на выход группы схем «ИЛИ 8 может пройти результат неверного дешифрировани . Следовательно , сигналы с выхода данного устройства могут использоватьс в вычислительной машине только после положительного результата контрол .

Схемой 6 контрол выдаетс сигнал в случа х а и в, а схемой 7 контрол - в случа х а к б.

В случае в триггер 9 переводитс в единичное состо ние сигналом ошибки со схемы 6 контрол . Нулевым сигналом с нулевого выхода триггера 9 закрываетс группа схем «И 5.

На выход группы схем «ИЛИ 8 проходит скорректированный результат дешифрировани с группы схем «И 4.

В случае б триггер 9 остаетс в нулевом состо нии, так как нет сигнала ошибки со схемы 6 контрол , группа схем «И 5 продолжает оставатьс открытой благодар единичному оигналу с нулевого выхода триггера 9.

Через открытую группу схем «И 5 на выходы группы схем «ИЛИ 8 проходит скорректированный результат дешифрировани с группы схем «ИЛИ 3. Группа схем «И 4 в

данном случае никаких сигналов не выдает.

В случае а группа схем «И 5 закрываетс нулевым сигналом с выхода триггера, так как триггер сигналов ошибок со схемы 6 контрол переводитс в единичное состо ние. В данном

случае группа схем «И 4 сигналов не выдает . Сигналов на выходах группы схем «ИЛИ 8 не будет. В данном случае схемой «И 10, на которую поступают сигналы ошибок .со схем 5 и 7 контрол , вырабатываетс сигнал

.общей ошибки.

При правильной работе обоих дешифраторов 1 н 2 триггер 9 продолжает оставатьс в нулевом состо нии, так как не будет сигнала ошибки со схемы 6 контрол . Группа схем

«И 5 продолжает оставатьс открытой единичным сигналом с нулевого выхода триггера 9. На выходы группы схем «ИЛИ 8 проходит результат верного дешифрировани как с группы схем «ИЛИ 3, так и с группы схем

«И 4.

Предмет изобретени

Устройство дл контрол дешифратора, содержащее дублируюший дешифратор, выходы

контролируемого и дублирующего дешифраторов соединены со входами группы схем «ИЛИ и группы схем «И, отличающеес тем, что, с целью повышени корректирующей способности устройства, в него введены две

схемы ко.нтрол , триггер, схема «И, группа схем «И и группа схем «ИЛИ, причем основна группа схем «ИЛИ соединена со входами первой схемы контрол .и дополнительной группы схем «И, выход первой схемы контрол соединен с единичным входом триггера и с управл ющим входом схемы «И, другой вход которой соединен с выходом второй схемы контрол , выходы основной группы схем «И соединены со входами второй схемы контрол и с первыми входами дополнительной группы схем «ИЛИ, вторые входы которой соединены с выходами дополнительной группы схем «И, управл ющий вход которой соединен с выходом триггера.