DE3237209C2 - Datenverarbeitungseinrichtung - Google Patents

Datenverarbeitungseinrichtung

Info

Publication number
DE3237209C2
DE3237209C2 DE19823237209 DE3237209A DE3237209C2 DE 3237209 C2 DE3237209 C2 DE 3237209C2 DE 19823237209 DE19823237209 DE 19823237209 DE 3237209 A DE3237209 A DE 3237209A DE 3237209 C2 DE3237209 C2 DE 3237209C2
Authority
DE
Germany
Prior art keywords
processor
counter
process element
data
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19823237209
Other languages
English (en)
Other versions
DE3237209A1 (de
Inventor
Michael Dipl.-Ing. 3300 Braunschweig Gronemeyer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19823237209 priority Critical patent/DE3237209C2/de
Publication of DE3237209A1 publication Critical patent/DE3237209A1/de
Application granted granted Critical
Publication of DE3237209C2 publication Critical patent/DE3237209C2/de
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751Error or fault detection not based on redundancy
    • G06F11/0754Error or fault detection not based on redundancy by exceeding limits
    • G06F11/076Error or fault detection not based on redundancy by exceeding limits by exceeding a count or rate limit, e.g. word- or bit count limit

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)
  • Bus Control (AREA)

Abstract

Bei einem adressengesteuerten Datenverkehr zwischen einem Prozessor (P) und mindestens einem Prozeßelement (PE) wird jede für das Prozeßelement (PE) akzeptierte Adressierung gezählt. Das Zählerergebnis wird dem Prozessor (P) gemeldet, damit von diesem die Anzahl der von ihm veranlaßten Adressierungen mit der Anzahl der akzeptierten Adressierungen verglichen werden kann und damit der ordnungsgemäße Betrieb der Datenverarbeitungseinrichtung überwacht werden kann.

Description

Die Erfindung bezieht sich auf eine Datenverarbeitungseinrichtung mit einem Prozessor, der über einen Adressenbus eine vorgegebene Anzahl von Prozeßelementen über diesen zugeordnete Adressdecoder beeinflußt, wobei der Prozessor mit den Prozeßelementen über einen Datenbus bidirektional verbunden ist.
Solche Einrichtungen (US-PS 41 65 533), wie sie auch in der DE-Druckschrift »Mikroprozessor Bausteine, Datenbuch 1976/77, System SAB 8080« der Siemens AG auf Seite 63, Bild 22 gezeigt sind, können zur Automatisierung technischer Prozesse genutzt werden. Je mehr Prozeßelemente dabei vorgesehen sind, desto eher besteht die Wahrscheinlichkeit, daß eine der Prozeßelemente gestört ist und auf eine andere als die zugehörige Adresse anspricht, wodurch Störungen auf dem Datenbus verursacht werden können.
Aufgabe der Erfindung ist es, eine Einrichtung der eingangs genannten Gattung derart auszubilden, daß Störungen der o. g. Art leicht erkannt werden können.
Gemäß der Erfindung wird diese Aufgabe dadurch gelöst, daß Adressdecoder vorgesehen sind, durch die bei jeder Adressierung des jeweils zugehörigen Prozeßelementes ein Fortschaltsignal für eine dem betreffenden Frozeßeiemeni zugeordnete Zähleinrichtung auslösbar ist, und daß über den Datenbus der Zählerstand der betreffenden Zähleinrichtung an den Prozessor übertragbar ist.
Eine erste vorteilhafte Ausbildung der Erfindung ist dadurch gekennzeichnet, daß jede Zähleinrichtung zwei Zähler aufweist, von denen der eine bei einer eine Dateneingabe für das Prozeßelement bedingenden Adressierung und der andere bei einer eine Datenausgabe für das Prozeßelement bedingenden Adressierung fortschaltbar ist Dadurch kann leicht auch eine Analyse der Anzahl der Ein- bzw. Ausgabefehle für das Prozeßelement erfolgen.
Damit der Zählerstand der Zähleinrichtung problemlos an den Prozessor übertragen werden kann, erweist es sich als vorteilhaft, daß der Zählerstand der jeweiligen Zähleinrichtung auf Grund einer adressierten Anförderung durch den Prozessor auf den Datenbus gegeben wird.
Eine besonders leichte Auswertung des Zählerstandes durch den Prozessor ergibt sich in dem Fall, daß mit der Übertragung des Zählerstandes der Zähleinrichtung diese in eine Grundstellung setzbar ist
Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird im folgenden näher erläutert
Die Darstellung zeigt einen Prozessor P, der bidirek-
tional mit einem der Übersichtlichkeit halber abschnittsweise dargestellten Datenbus DB verbunden ist Ferner beeinflußt der Prozessor feinen Adressenbus AB, der ebenfalls d,er Übersichtlichkeit halber nur abschnittsweise dargestellt ist
Damit zwischen dem Prozessor fund einem Prozeßelement PE ein Datenaustausch erfolgen kann, ist das Prozeßelement PE über Torschaltungen Π und T2 mit dem Datenbus DB verbunden. Mit Hilfe der Torschaltung T\ wird dabei der Datenfluß vom Prozeßelement PE zum Prozessor P gelenkt während mit Hilfe der Torschaltung Tl der Datenfluß vom Prozessor P zum Prozeßelement PE geleitet wird. Aktiviert wird die Dateneingabe bzw. Datenausgabe für das Prozeßelement PE über einen Adreßdecoder AD. Dieser detektiert auf dem Adressenbus AB das Vorliegen einer dem Prozeßelement PE zugeordneten Adresse. Ferner wird über eine Steuerleitung SL 1 vom Prozessor P dem Adreßdecoder AD mitgeteilt, ob eine Datenein- bzw. eine Datenausgabe zu veranlassen ist. Dementsprechend wird über eine Steuerleitung SL 2 das Prozeßelement PE aktiviert und über eine Leitung L 1 und einen Freigabeeingang F der Torschaltung Ti wird diese bei einer Datenausgabe des Prozeßelementes PE geöffnet, während bei einer Dateneingabe in das Prozeßelement PE über eine Leitung L 2 und einen Freigabeeingang Fdie Torschaltung T2 geöffnet wird.
Jedes Auftreten eines Steuersignals auf der Leitung L 1 bewirkt ein Weiterschalten eines Zählers Z1. Jedes Auftreten eines Steuersignals auf der Leitung L 2 bewirkt das Fortschalten eines Zählers Z 2. Der Zählerstand des Zählers ZX bzw. des Zählers Z 2 — beide gemeinsam bilden eine Zählereinrichtung — wird an den Datenbus DB weitergeleitet, wenn Steuerbefehle des Adreßdecoders AD über eine Leitung L 3 bzw. L 4 Freigabeeingängen F der Zähler ZX und Z 2 beaufschlagen. Die Steuerbefehle auf den Leitungen L 3 und L 4 können dabei dadurch ausgelöst werden, daß auf dem Adressenbus Aß eine dem Zähler ZX bzw. Zähler Z 2 zugeordnete Adresse vorliegt.
Hierzu i blatt z.eicnnungen

Claims (4)

Patentansprüche:
1. Datenverarbeitungseinrichtung mit einem Prozessor, der über einen Adressenbus eine vorgegebene Anzahl von Prozeßelementen über diesen zugeordnete Adressdecoder beeinflußt, wobei der Prozessor mit den Prozeßelementen über einen Datenbus bidirektional verbunden ist, dadurch gekennzeichnet, daß Adressdecoder (A D) vorge sehen sind, durch die bei jeder Adressierung des jeweils zugehörigen Prozeßelementes (PE) ein Fortschaltsignal für eine dem betreffenden Prozeßelement (PE) zugeordnete Zähleinrichtung (ZX, Z 2) auslösbar ist und daß über den Datenbus (DB) der Zählerstand der betreffenden Zähleinrichtung (Z 1, Z2) an den Prozessor (PJ übertragbar ist
2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet daß jede Zähleinrichtung zwei Zähler (Z 1, Z2) aufweist von denen der eine bei einer eine Dateneingabe für das Prozeßelement (PE) bedingenden Adressierung und der andere bei einer eine Datenausgabe für das Prozeßelement (PE) bedingenden Adressierung fortschaltbar ist
3. Einrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Zählerstand der jeweiligen Zähleinrichtung (Z 1, Z 2) auf Grund einer adressierten Anforderung durch den Prozessor (P) auf den Datenbus (DB) gegeben wird.
4. Einrichtung nach Anspruch 1,2 oder 3, dadurch gekennzeichnet, daß mit der Übertragung des Zählerstandes der Zähleinrichtung (Z 1, Z 2) diese in eine Grundstellung setzbar ist.
DE19823237209 1982-10-07 1982-10-07 Datenverarbeitungseinrichtung Expired DE3237209C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19823237209 DE3237209C2 (de) 1982-10-07 1982-10-07 Datenverarbeitungseinrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19823237209 DE3237209C2 (de) 1982-10-07 1982-10-07 Datenverarbeitungseinrichtung

Publications (2)

Publication Number Publication Date
DE3237209A1 DE3237209A1 (de) 1984-04-12
DE3237209C2 true DE3237209C2 (de) 1986-10-23

Family

ID=6175195

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19823237209 Expired DE3237209C2 (de) 1982-10-07 1982-10-07 Datenverarbeitungseinrichtung

Country Status (1)

Country Link
DE (1) DE3237209C2 (de)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE399496B (sv) * 1977-01-28 1978-02-13 Ericsson Telefon Ab L M Sett och anordning for att identifiera felaktiga adressavkodare

Also Published As

Publication number Publication date
DE3237209A1 (de) 1984-04-12

Similar Documents

Publication Publication Date Title
EP0744676B1 (de) Verfahren und Einrichtung zum sicheren Betrieb einer numerischen Steuerung auf Werkzeugmaschinen oder Robotern
EP0235559B1 (de) Informationsübergabesystem zur Übergabe von binären Informationen
CH630735A5 (de) Steuereinrichtung mit einem mikroprozessor.
DE3111555C2 (de) Verfahren und Vorrichtung zur Informationsspeicherung unter Anwendung früherer Aufzeichnung
DE19532639C2 (de) Einrichtung zur einkanaligen Übertragung von aus zwei Datenquellen stammenden Daten
DE3233542C2 (de)
DE3237209C2 (de) Datenverarbeitungseinrichtung
DE4026581C2 (de)
DE2801517C2 (de)
DE2722981A1 (de) Digitales filter fuer binaere signale
DE4119584C2 (de)
DD280085A1 (de) Kapazitive doppelbogenkontrolleinrichtung
DE3325791C2 (de) Schaltungsanordnung für mit einer zentralen Steuereinrichtung zusammenarbeitende periphere Einheiten
DE3715291C2 (de) Schaltungsanordnung zur Erweiterung der Anschlußmöglichkeiten für mit einer zentralen Steuereinrichtung zusammenarbeitende periphere Einheiten
DE4340144C2 (de) Anordnung zur Erfassung und Abrechnung von mittels Kopiermaschinen erzeugten Kopien
EP1191453A2 (de) Vorrichtung zur Auswahl und Weiterleitung von empfangenen Unterbrechungsanfragen gemäss konfigurierbaren Konditionen
EP1157468B1 (de) Anordnung und verfahren zum ermitteln, ob der zählstand eines zählers einen vorbestimmten zählstand erreicht hat oder nicht
DE2518449C3 (de) Datenverarbeitungseinrichtung zur Steuerung der Übertragung von Daten über angeschlossene Übertragungskanäle
DE3400311C1 (de) Datenverarbeitungseinrichtung mit einem Prozessor
DE1566792C (de)
DE2739664C3 (de) Verfahren und Schaltungsanordnung zum Steuern des Betriebs der Signalgeber von Kreuzungsgeräten einer Straßenverkehrssignalanlage
DE2555329C3 (de) Steuereinrichtung aus mehreren Bausteinen für eine Vermittlungsanlage, insbesondere Fernsprechvermittlungsanlage, und Verfahren zum Betrieb der Steuereinrichtung
DE4113966C2 (de)
CH629009A5 (en) Serially working arithmetic unit, particularly for programmable control systems
DE3826266C2 (de)

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee