DE2801517C2 - - Google Patents

Description

Die vorliegende Erfindung bezieht sich auf eine Schaltungsanordnung nach dem Gattungsbegriff des Patentanspruchs.

Eine Datenverarbeitungseinrichtung, die über eine Zentraleinheit eine Speichereinheit für die Speicherung von Rechenprogrammen und eine zwischen der Zentraleinheit und der Speichereinheit geschaltete Schnittstelleneinheit verfügt und bei der ein Dialog zwischen den Einheiten über Anweisungs-, Daten- und Statussignale erfolgt, ist aus der Veröffentlichung von Branko Souek "Microprocessors and Microcomputers" erschienen bei John Wiley & Sons Inc., 1976, Seiten 251 bis 260 bekannt. Diese Veröffentlichung befaßt sich allerdings mit der Synchronisierung der Maschinenzyklen eines Mikroprozessors bzw. Mikrocomputers mit der Geschwindigkeit der Speichereinheit.

Aufgabe der vorliegenden Erfindung ist es hingegen, eine Schaltungsanordnung anzugeben, die eine Programmumschaltung nur dann zuläßt, wenn eine Antwort hinsichtlich aller durch ein laufendes Programm ausgegebener Speicheranweisungen empfangen worden ist. Die Lösung dieser Aufgabe gelingt gemäß den kennzeichnenden Merkmalen des Patentanspruches.

Die Schaltungsanordnung gemäß der vorliegenden Erfindung gestattet die wirksame Überwachung des Dialogs zwischen der Zentraleinheit einer Datenverarbeitungseinrichtung und anderen Geräten dieser Einrichtung, wie beispielsweise einem Speicher. Dies geschieht durch die Überwachung des über eine Schnittstelleneinheit fließenden Datenverkehrs, wobei die Ausschaltung eines die Zentraleinheit steuernden Programmes nur möglich ist, wenn der Status aller unter Steuerung des vorliegenden Programms ausgegebenen Anweisungen festgestellt worden ist.

Anhand eines in den Figuren der Zeichnung dargestellten Ausführungsbeispieles sei die Erfindung im folgenden näher erläutert. Es zeigt

Fig. 1 ein Blockschaltbild der erfindungsgemäßen Schaltungsanordnung;

Fig. 2 ein Flußdiagramm zur Veranschaulichung der Wirkungsweise der Schaltungsanordnung gemäß Fig. 1 für ausgesandte Anweisungen;

Fig. 3 ein Flußdiagramm zur Veranschaulichung der Wirkungsweise der Schaltungsanordnung gemäß Fig. 1 für empfangene Daten; und

Fig. 4 ein Flußdiagramm zur Veranschaulichung der Prüf­ operation, wie sie durch die Schaltungsanordnung gemäß Fig. 1 durchgeführt wird.

Gemäß Fig. 1 befindet sich eine Zentraleinheit 10 im Dialog mit anderen Systemkomponenten, z. B. mit dem Systemspeicher 12, wobei der Dialog über eine System-Schnittstelleneinheit 14 erfolgt. Ausgesandte Anweisungen, d. h. von der Zentraleinheit 10 über die Schnittstelleneinheit 14 nach draußen addressierte Anweisungen, sind durch den Kanal 16 veranschaulicht. Ankommende Daten, die über die Schnittstelleneinheit 14 zu der Zentraleinheit 10 über­ tragen werden, sind dem Kanal 18 zugeordnet.

Ein Decodierer 20, der die ausgehenden Anweisungen im Kanal 16 überwacht, ist an den Kanal 16 durch einen Kanal 22 angeschlossen. In gleicher Weise ist ein Decodierer 24 mit seinen Eingangsklemmen über einen Kanal 26 an den Kanal 18 angeschlossen, um die in die Zentraleinheit 10 einlau­ fenden Daten zu überwachen.

Der Überwachungsschaltkreis gemäß der vorliegenden Erfindung um­ faßt ferner ein Register 28, das aus mehreren Flip-Flops besteht, welche jeweils einen Setz- und einen Rückstelleingang aufweisen. Jedes Flip-Flop weist ferner einen einzigen Ausgang auf, an dem beispielsweise ein "1"-Signal ausgegeben wird, wenn sich das Flip-Flop im gesetzten Zustand befindet. Der Schalt­ kreis umfaßt ferner einen Vor/Rückwärtszähler 30 mit einem mit +1 be­ zeichneten Inkrementiereingang und mit einem mit -1 bezeichneten Dekrementiereingang. Das an mehreren Zählerausgängen anstehende Signal gibt den Zählstand vor.

Der Decodierer 20 liefert vier Leseanweisungssignale und ein Schreibanweisungssignal an fünf Ausgängen. Zum Zwecke der vereinfachten Darstellung sind diese als ein Paar von Aus­ gängen dargestellt. Gemäß Fig. 1 ist der Leseanweisungsausgang i an die Setzeingänge der Flip-Flops des Registers 28 angeschlossen. Der Schreibanweisungsausgang ist an den Inkremen­ tiereingang des Zählers 30 angeschlossen.

Der Decodierer 24 liefert vier Lesedatensignale sowie ein Schreibstatus-Datensignal an fünf Ausgängen. Der Lesedaten­ ausgang i ist an die Rückstelleingänge der Flip-Flops des Registers 28 und der Schreibstatus-Datenausgang ist an den Dekrementiereingang des Zählers 30 angeschlossen.

Die Ausgänge der Flip-Flops des Registers 28 sind ge­ meinsam an ein ODER-Gatter 32 angeschlossen. Ein Inverter 34 invertiert das Ausgangssignal des Gatters 32 und ist mit seinem Ausgang auf einen Eingang eines UND-Gatters 36 geführt. Der andere Eingang des Gatters 36 ist an den Ausgang eines Null­ detektors 38 angeschlossen, dem die Ausgangssignale des Zäh­ lers 30 zugeführt werden. Das Ausgangssignal des Gatters 36 gibt die Programmumschaltung frei, wie nachstehend anhand der Erläuterung der Wirkungsweise des Schaltkreises klar wird.

In einem bevorzugten Ausführungsbeispiel der Erfindung erfolgt jede Datenübertragung in Form eines Doppelwortes. Jede Lese­ anweisung ruft ferner einen 4-Wort-Block auf, d. h. zwei Doppel­ worte. Unter bestimmten Umständen können bis zu vier Leseanwei­ sungen gleichzeitig ausgesendet werden. Obgleich in Fig. 1 nicht dargestellt, erfordert der Decodierer 20 acht Eingänge und vier Leseanweisungs-Ausgänge, um gleichzeitig vier Lesean­ weisungen zu behandeln. Bei vier gleichzeitig vorliegenden Lese­ anweisungen, wobei jede einen zu lesenden 4-Wort-Block aufruft, erfordert das Register 28 acht Flip-Flops, wobei jedes Flip-Flop einem Doppelwort zugeordnet ist.

Anhand der in den Fig. 2 bis 4 dargestellten Flußdiagramme sei nunmehr die Wirkungsweise der Schaltungsanordnung gemäß Fig. 1 erläutert. Fig. 2 veranschaulicht die Wirkungsweise der Schal­ tungsanordnung gemäß Fig. 1 hinsichtlich auf dem Kanal 16 ausge­ sandter Anweisungen. Jedes über die System-Schnittstelleneinheit 14 an eine andere Systemkomponente ausgesandte Signal wird geprüft, um festzustellen, ob es sich um eine ausgesandte Anweisung han­ delt oder nicht. Dies geschieht gemäß Fig. 2 in dem Entscheidungs­ block 40. Wenn es sich bei dem Signal im Kanal 16 nicht um eine ausgesandte Anweisung handelt, so kehrt das System in seinen Startzustand zurück, was durch den Nein-Ausgang im Block 40 ange­ zeigt ist. Handelt es sich um eine an die System-Schnittstellen­ einheit adressierte ausgesandte Anweisung, so wird im Block 42 festgestellt, ob eine Leseanweisung vorliegt oder nicht. In dem Schaltkreis gemäß Fig. 1 tritt beim Vorliegen einer Leseanweisung ein Leseanweisungssignal am Ausgang des Decodierers 20 auf.

Ist ein Leseanweisungssignal festgestellt worden, so wird ein Belegt-Bit für jedes zu lesende Doppelwort des 4-Wort-Blockes auf Grund der Leseanweisung gesetzt. Hinsichtlich jeder Leseanweisung werden somit zwei Belegt-Bits gesetzt. Dieser Vorgang wird durch den Block 46 in Fig. 2 schematisch veranschaulicht. Sind die Belegt- Bits gesetzt worden, so kehrt der Prozeß in den Startzustand zurück und wartet die nächste ausgesandte Anweisung ab. In der Schaltungs­ anordnung gemäß Fig. 1 wird bei jedem Leseanweisungssignal ein Paar von Flip-Flops in der Anzeigeeinrichtung 28 gesetzt, wobei jedes Flip-Flop einem zu lesenden Doppelwort zugeordnet ist.

Wenn es sich bei der ausgesandten Anweisung nicht um eine Lesean­ weisung handelt, so muß eine Schreibanweisung vorliegen, wobei in diesem Fall der bestehende Zählstand um 1 erhöht wird, was in Fig. 2 durch den Block 44 veranschaulicht ist. In der Schaltungs­ anordnung gemäß Fig. 1 ist der Schreibanweisungsausgang auf den Zählstandserhöhungseingang des Zählers 30 geführt. Der Zählstand des Zählers wird ausgehend von einem vorbestimmten Referenzzähl­ stand erhöht, wobei dieser Referenzzählstand im bevorzugten Aus­ führungsbeispiel der Erfindung vereinbarungsgemäß mit 0 angenommen wird. Wenn der Zählstand des Zählers erhöht worden ist, so kehrt das System in den Startzustand zurück und wartet auf die nächste ausgesandte Anweisung.

Hinsichtlich der auf dem Kanal 18 von der System-Schnittstellen­ einheit ankommenden Signale wird zunächst geprüft, ob es sich bei diesen Signalen um Datensignale handelt. Dies ist in Fig. 3 durch den Entscheidungsblock 50 veranschaulicht. Wenn es sich bei dem geprüften Signal nicht um Datensignale handelt, so kehrt das System in den Startzustand zurück. Handelt es sich um Daten von der System-Schnittstelleneinheit, so wird im Entscheidungsblock 52 festgestellt, ob es sich um Lesedaten handelt oder nicht. In der Schaltungsanordnung gemäß Fig. 1 wird dies durch den Decodierer 24 festgestellt, der über den Kanal 26 die Daten von dem Kanal 18 aufnimmt.

Wenn gelesene Daten vorgefunden werden, so wird die Ankunft des zweiten Wortpaares abgewartet. Es muß ein vollständiger Datenblock empfangen werden, bevor weitere Maßnahmen getroffen werden, was durch den Entscheidungsblock 54 veranschaulicht ist. Wenn kein zweites Wortpaar auftritt, so kehrt das System in den Startzustand zurück. Wenn ein zweites Wortpaar empfangen wird, so wird die in dem Block 59 angezeigte Maßnahme durchgeführt. Die zwei Beleg- Bits, die für die zwei Doppelworte durch Setzen der zwei Flip- Flops des Registers 28 gesetzt worden sind, werden nun­ mehr zurückgestellt und das System kehrt in den Anfangszustand zu­ rück. In Fig. 1 geschieht dies durch den Lesedaten-Signalausgang i des Decodierers 24, der an die Rückstelleingänge der Flip- Flops des Registers 28 angeschlossen ist.

Wenn kein Lesedatensignal in den von der Schnittstelleneinheit an­ kommenden Daten festgestellt wird, so werden die eingehenden Daten auf das Vorliegen von Schreibstatusdaten überprüft, was schema­ tisch durch den Entscheidungsblock 56 dargestellt ist. Wenn keine Schreibstatusdaten vorliegen, so bedeutet dies, daß es sich bei den Daten von der Schnittstelleneinheit weder um Lesedaten noch um Schreibstatusdaten handelt, sondern um sonstige Daten. Unter diesen Bedingungen kehrt das System in den Startzustand zurück. Wenn Schreibstatusdaten festgestellt wurden, so wird gemäß Block 58 der Zählstand des Zählers erniedrigt und das System kehrt erneut in den Startzustand zurück. In der Schaltungsanordnung gemäß Fig. 1 geschieht dies durch die Aufschaltung des Schreibstatus-Datenaus­ gangs des Decodierers 24 auf den Abwärtszähleingang des Zählers 30.

Fig. 4 veranschaulicht die Prüfoperation bei der Feststellung, ob die Programmumschaltung statthaft ist oder nicht. Wie ersichtlich, wird der Zählstand geprüft, ob er den Wert Null aufweist oder nicht. Dies geschieht in dem Entscheidungsblock 60. Gemäß Fig. 1 wird diese Funktion durch den Null-Detektor 38 ausgeführt, der an die Ausgänge des Zählers 30 angeschlossen ist. Ferner wird gemäß dem Entscheidungsblock 64 eine Feststellung getroffen, ob alle Belegt-Bits den Wert "0" aufweisen oder nicht. Gemäß der Schal­ tungsanordnung in Fig. 1 befinden sich die Ausgänge des Registers 28 auf dem Wert "0", wenn alle Flip-Flops den zurück­ gestellten Zustand aufweisen.

Wenn entweder der Zähler nicht auf 0 zurückgestellt worden ist oder nicht alle Belegt-Bits den Wert "0" aufweisen, so wird ein Signal zur Sperrung der Programmumschaltung ausgegeben, was durch den Block 62 veranschaulicht ist. In der Praxis wird die Abwesenheit eines Programmumschaltungs-Freigabesignals am Ausgang des UND-Gatters 36 in Fig. 1 als ein Programmumschaltungs-Sperr­ signal interpretiert. Wenn umgekehrt sowohl der Zählstand des Zäh­ lers als auch alle Belegt-Bits den Wert "0" aufweisen, so wird ein Programmumschaltungs-Freigabesignal ausgegeben, was durch den Block 66 veranschaulicht ist, und das System kehrt in den Start­ zustand zurück. In der Schaltungsanordnung gemäß Fig. 1 schaltet das UND-Gatter 36 durch, wenn alle angelegten Signale gleichzeitig den Wert "0" aufweisen, d. h. wenn alle Flip-Flops sich im zurück­ gestellten Zustand befinden und gleichzeitig der Zähler 30 einen Zählstand von Null aufweist.

Claims (1)

1. Schaltungsanordnung zur Verhinderung einer vorzeitigen Programmumschaltung einer Datenverarbeitungseinrichtung, wobei die Datenverarbeitungseinrichtung wenigstens eine Zentraleinheit, eine Speichereinheit zur Speicherung von Rechenprogrammen und eine dazwischengeschaltete Schnittstelleneinheit aufweist und der Dialog zwischen den Einheiten über Anweisungs-, Daten- und Statussignale erfolgt, gekennzeichnet durch:

   • a) einen ersten Decodierer (20), der auf Grund von von der Zentraleinheit (CPU, 10) an die Schnittstelleneinheit (SIU, 14) gesendeter Anweisungen Lese- und Schreibsignal anzeigende Signale (Leseanweisungssignale, Schreibanweisungssignal) erzeugt;
   • b) einen zweiten Decodierer (24), der auf Grund von von der Schnittstelleneinheit (SIU, 14) an die Zentraleinheit (CPU, 10) gesendeter Daten Lesedaten und Schreibstatusdaten anzeigende Signale (Lesedatensignale, Schreibstatus-Datensignal) erzeugt;
   • c) ein aus i Flip-Flops bestehendes Register (28), dessen i Setzeingänge derart mit dem ersten Decodierer (20) verbunden sind, daß die Flip-Flops durch die Lesesignal anzeigenden Signale gesetzt werden, und dessen i Rücksetzeingänge derart mit dem zweiten Decodierer (24) verbunden sind, daß die Flip-Flops durch die Lesedaten anzeigenden Signale zurückgesetzt werden;
   • d) einen Vorwärts/Rückwärtszähler (30), der derart mit dem ersten Decodierer (20) und dem zweiten Decodierer (24) verbunden ist, daß er durch das Schreibsignal anzeigende Signal des ersten Decodierers (20) inkrementiert und durch das Schreibstatusdaten anzeigende Signal des zweiten Decodierers (24) dekrementiert wird;
   • e) ein an das Register (28) angeschlossenes ODER-Gatter (32) mit einem nachgeschalteten Inverter (34) zum Erzeugen eines ersten Ausgangssignales, das die Abwesenheit von Lesesignalen anzeigt;
   • f) einen an den Vorwärts/Rückwärtszähler (30) angeschlossenen Nulldetektor (38) zur Erzeugung eines zweiten Ausgangssignales, das den Zählerstand "Null" anzeigt; und
   • g) ein UND-Gatter (36), dem die ersten und zweiten Ausgangssignale zugeführt werden, um ein Freigabesignal für die Programmumschaltung zu erzeugen.