NL8420147A

NL8420147A - Meerderheidslogicaschakeling.

Info

Publication number: NL8420147A
Application number: NL8420147A
Authority: NL
Original assignee: Sony Corp
Priority date: 1983-06-03
Filing date: 1984-06-01
Publication date: 1985-04-01
Also published as: EP0146632B1; GB2152716B; US4660199A; GB8500171D0; JPS59224926A; DE3490274C2; WO1984004984A1; EP0146632A1; GB2152716A; DE3490274T; EP0146632A4

Description

84 2 Q 14J.

Φ

Meerderheidsloglcaochakeiing

De uitvinding heeft betrekking op de detectie van een drempelwaarde in een foutcorrectieschakeling.

Bij een teken- en beeldinformatiesysteem, zoals videotex, teletekst en dergelijke wordt bij het multiplexeren 5 van tekens van een codesysteem voorgesteld dat de (272,190) decodeerbare meerderheids-logica-code wordt gebruikt voor het uitvoeren van de foutcorrectie.

De (272,190) decodeerbare meerderheids-logica-code geeft weer, dat één gegevenspakket wordt gevormd door 272 10 bits, waarvan 190 bits als informatiebits zijn aangewezen en de overblijvende 82 (= 272 - 190) bits als fputcorrectiepari-teitsbits zijn aangewezen.

Wanneer echter de (272,190) decodeerbare raeerder-heids-lcgica-code wordt gebruikt, wordt bij het decoderen de 15 pariteitscontrole uitgevoerd door 17 bits omvattende pari-teitscontrolebits, Al tot A17. Derhalve moet de meerderheids-logicaschakeling bepalen of het aantal bitwaarden in de "1" uit 17 bits bestaande pariteitscontrolebits, Al tot A17 ten minste 10 is, of niet. Dit resulteert in het feit, dat de 20 meerderheidslogicaschakeling logicaschakelingen moet omvatten voor alle verschillende combinaties, die mathematisch als 17C10 worden aangeduid, oftewel 19448 verschillende combinaties, waarvoor dus een groot aantal EN-schakelingen en OP-schakelingen noodzakelijk is.

25 Verder omvat een op de markt verkrijgbare geïnte greerde schakeling in het algemeen EN-schakelingen en OP-schakelingen met twee of vier ingangsaansluitingen en zijn EN-schakelingen en OP-schakelingen met 17 ingangsaansluitingen niet verkrijgbaar. Daarom vereist de meerderheidslogica-30 schakeling in de praktijk veel meer EN-schakelingen en OP-schakelingen en dit is onaantrekkelijk vanuit een standpunt voor wat fabricagekosten, afmetingen en energiegebruik betreft.

Bovendien wordt de bewerkingssnelheid van de meer-35 derheidslogicaschakeling in het geheel laag als het aantal EN- en OP-schakelingen toeneemt en dit verdient met betrekking tot betrouwbaarheid niet de voorkeur.

8420147 tf' '4 --2-.

Hierom heeft de uitvinding het doel een meerder-heidslogicaschakeling te verschaffen met een bijzonder eenvoudige schakelingopbouw.

Volgens de uitvinding wordt een aantal geheugens, 5 waarin voorafbepaalde gegevens worden opgeslagen,en een aantal poorten verschaft. In reactie op het bitnummer van het adres van de geheugens worden pariteitscontrolebits gerangschikt in een aantal groepen. De met de adressen van de geheugens overeenkomende pariteitscontrolebits van de gegroe-10 peerde pariteitscontrolebits worden toegevoerd aan de adressen, en de uitgangssignalen van de geheugens worden toegevoerd aan de poorten om de pariteitscontrolebits te decoderen. Op grond van de uitgangssignalen van de poorten wordt een drempelwaarde bepaald.

15 Als gevolg hiervan is het volgens de uitvinding mo gelijk een meerderheidslogicaschakeling te construeren met verscheidene geïntegreerde schakelingen met geheugens, respectievelijk poorten.

Omdat verder op de markt verkrijgbare geïntegreerde 20 schakelingen met geheugens en poorten gebruikt kunnen worden voor de meerderheidslogicaschakeling, kan de meerderheidslogicaschakeling tegen lage kosten worden vervaardigd. Omdat verder de meerderheidslogicaschakeling van een aantal geïntegreerde schakelingen met geheugens, respectievelijk poorten 25 geconstrueerd kan worden, is de ruimtefactor bijzonder goed en kan het energieverbruik worden gereduceerd. Omdat eveneens het aantal schakelingtrappen in de meerderheidslogicaschakeling klein is, is de bewerkingssnelheid daarvan groot en is de betrouwbaarheid daarvan bevredigend.

30 Figuur 1 is een schakelschema, dat een uitvoerings vorm van een meerderheidslogicaschakeling volgens de uitvinding toont, en figuur 2 is een schema, dat nuttig is voor het verklaren daarvan.

35 Referentienummers 1 en 2 duiden geheugens van het type ROM aan en referentienummers 301 tot 315 en 4 duiden poorten aan.

Figuur 1 toont een uitvoeringsvorm van de uitvin- 8420147 * « - 3 - *· ding. In figuur 1 duiden referentienummers 1, respectievelijk 2 geheugens van het ROM-type met 8 bits 256 bytes (256 adressen) aan. In de geheugens 1 en 2 van het ROM-type opgeslagen gegevens zijn gelijk aan elkaar en de op de respectie-5 velijke adressen opgeslagen gegevens zijn zoals in figuur 2 is getoond.

Wanneer de adresbits van de geheugens 1 en 2 van het ROM-type, AD7 tot ADO worden genoemd en de gegevensbits daarvan D7 tot DO, worden, als het aantal bitwaarden “1" in 10 de adresbits AD7 tot ADO N wordt genoemd N minder significante bitwaarden van de gegevensbits D7 tot DO aan "1" gelijk gemaakt. Met andere woorden, DATA-gegevens, uitgedrukt als DATA * 2N - 1 worden opgeslagen op de adressen daarvan. Als bijvoorbeeld 15 drie (N = 3) bitwaarden van de adresbits AD3, AD2 en ADO bij adres 13 gelijk aan "1" zijn, worden de drie minst significante bitwaarden D2, Dl en DO van de gegevensbits D7 tot DO gelijk aan "1* gemaakt en dus wordt de informatie, uitgedrukt als 23 - 1 = 7 op het adres opgeslagen.

20 De pariteitscontrolebits Al tot A17 zijn gegroe peerd tot 8 bits, 8 bits en 1 bit als reactie op de geheugens 1 en 2 van het ROM-type, bijvoorbeeld de pariteitscontrolebits Al tot A8, A9 tot A16 en A17. De pariteitscontrolebits Al tot A8 worden aan de adresbits ADO tot AD7 van het geheu-25 gen 1 van het ROM-type toegevoerd en de pariteitscontrolebits A9 tot A16 worden toegevoerd aan de adresbits ADO tot AD7 van het geheugen 2 van het ROM-type.

Verder is één van de gegevensbits D7 tot DO van het geheugen 1 van het ROM-type, één van de gegevensbits D7 tot 30 DO van het geheugen 2 van het ROM-type en het pariteitscon-trolebit A17 verbonden met NIET-EN-schakelingen 301 tot 315 op de volgende wijze.

Als het teken van de gegevensbits D7 tot DO van het geheugen 1 van het ROM-type als £ wordt beschouwd, het teken 35 van de gegevensbits D7 tot DO van het geheugen 2 van het ROM-type als 2, waarbij k=Q als het adresbit A17 niet aangesloten is en k = 1 als het adres A17 wel aangesloten is, wordt de verbinding daartussen uitgevoerd om alle NIET-EN- 8420147 - 4 - uitgangen als volgt te verkrijgen: (i + 1) + (j + 1) + k = 10 Λ i + j + k = 8

Bijvoorbeeld is de NIET-EN-schakeling 302 verbonden met het 5 gegevensbit D1 van het geheugen 1 van het ROM-type, het gegevensbit D6 van het geheugen 2 van het ROM-type en het adresbit A17 (i - 1, j - 6 en k = 1), waarbij de NIET-EN-schake-ling 309 verbonden is met het gegevensbit D1 van het geheugen 1 van het ROM-type, en het gegevensbit D7 van het geheugen 2 10 van het ROM-type niet verbonden is met het adresbit A17 (i * 1, j =7 en k - 0).

Dan worden de uitgangssignalen van deze NIET-EN-schakelingen 301 tot 3^5 toegevoerd aan een negatieve logische ingangsaansluiting van een OF-schakeling 4, waarvan het 15 OP-uitgangssignaal naar een aansluiting 5 wordt gevoerd.

Volgens de aldus gemaakte schakeling worden, wanneer m bitwaarden van de pariteitscontrolebits A1 tot A8 gelijk aan "1" worden, n bitwaarden van de pariteitscontrolebits A9 tot A16 gelijk aan "1", en wanneer A17 = ”0" wordt, 20 wordt de volgende voorwaarde bepaald als i+j-Kk=(m-1) + (n - 1) + 0 - m + n - 2

Wanneer aldus de toestand m + n £10 wordt bepaald, wordt het uitgangssignaal van de overeenkomstige NIET-EN-schakeling van 25 de NIET-EN-schakelingen 309 tot 315 gelijk aan ”0" en dus wordt het uitgangssignaal van OF-schakeling 4 gelijk aan "1".

Wanneer verder aan de voorwaarde A17 = "1" wordt voldaan, wordt de volgende vergelijking bepaald als: i + j f k = (m-1) + {n-1) + 1 30 = m + n - 1

Wanneer aldus de toestand m + n £ 9 wordt bepaald, wordt het uitgangssignaal van de overeenkomstige NIET-EN-schakelingen van de NIET-EN-schakelingen 301 tot 308 gelijk aan "O" en wordt het uitgangssignaal van de OF-schakeling 4 dus gelijk 35 aan "1".

Dit resulteert volgens de uitvinding, in het feit, dat het uitgangssignaal bij de uitgangsaansluiting 5 gelijk aan "1" wordt, wanneer het 10 overschrijdende aantal bitwaar- 8420147 - 5 - den van de pariteitscontrolebits A1 tot A17 gelijk aan "1" wordt, zodat het mogelijk is het voorkomen van een fout te detecteren.

In dit geval kan, in het bijzonder in overeenstem-5 ming met de uitvinding, de meerderheidslogicaschakeling worden gevormd van de twee geheugens 1 en 2 van het ROM-type met een kleine capaciteit en van verscheidene geïntegreerde poortschakelingen. Met andere woorden, wanneer de pariteitscontrolebits Al tot A17 worden gegroepeerd, zijn geheugens 1 10 en 2 van het ROM-type met een kleine capaciteit voldoende. Verder zijn bij de op de markt verkrijgbare geïntegreerde schakeling 4 tot 3 NIET-EN-schakelingen met twee of drie ingangen gevormd op een enkele geïntegreerde schakeling. Verder kan de OF-schakeling 4 worden uitgevoerd met twee OF-schake-15 lingen met acht ingangen en één OF-schakeling. De geïntegreerde schakeling met de ene OF-schakeling met 8 ingangsaan-sluitingen wordt eveneens op de markt verkocht. Daarom kan volgens deze uitvinding de meerderheidslogicaschakeling worden gevormd van twee geheugens 1 en 2 van het ROM-type met 20 een kleine capaciteit en van verscheidene geïntegreerde poortschakelingen.

In overeenstemming hiermee, is het voor de geheugens 1 en 2 van het ROM-type en de schakelingen 301 tot 315 en 4, mogelijk geheugens van het ROM-type en geïntegreerde 25 poortschakelingen te gebruiken, die op de markt verkrijgbaar zijn, zodat de meerderheidslogicaschakeling volgens deze uitvinding tegen geringe kosten kan worden gemaakt. Verder is, omdat de meerderheidslogicaschakeling volgens de uitvinding door de twee geheugens 1 en 2 van het RÖM-type en verscheide-30 ne geïntegreerde poortschakelingen kan worden gemaakt, zijn ruimtefactor bijzonder goed en kan het energiegebruik worden verminderd.

Omdat verder het aantal trappen van de schakelingen gering is, is de vertraging van de bewerkingssnelheid van de 35 meerderheidslogicaschakeling klein en de betrouwheid daarvan is bijzonder goed.

Omdat de relatie tussen de adressen en de in figuur 2 getoonde gegevens en de verbinding de relatie tussen de «420147

V

- 6 - schakelingen 301 tot 315 en 4 kan worden getabuleerd en worden bewerkt door programmatuur, is het mogelijk om de bewerking bij een hogere snelheid uit te voeren dan die bij zo’n geval.

5 In het bovengenoemde geval is het mogelijk, dat de geheugens 1 en 2 van het ROM-type worden uitgewisseld voor geheugens van het RAM-type en bij gebruik hiervan worden deze geheugens van het RAM-type geïnitialiseerd, zoals in figuur 2 is getoond. Verder kunnen de geheugens 1 en 2 van het ROM-10 type bestaan uit geheugens van het ROM-type met vier bits of met 512 bytes.

* * * 8420147

Claims

1. Meerderheidslogicaschakeling voor het bepalen of binnenkomende pariteitscontrolebits een aantal ware bits omvatten, dat groter is dan een vooraf bepaald aantal, omvattende : 5. een aantal geheugenorganen, waarin voorafbepaalde gegevens worden ingelezen; - middelen voor het rangschikken van de binnenkomende pariteitscontrolebits tot in een aantal groepen; - middelen voor het aan adressen van het aantal ge-10 heugenorganen toevoeren van respectievelijke groepen van de pariteitscontrolebits; - een aantal eerste poortorganen, die elk geselecteerde uitgangssignalen van de geheugenorganen krijgen toegevoerd; en 15. tweede poortorganen, die alle uitgangssignalen van de eerste poortorganen krijgen toegevoerd voor het genereren· van een identificatiesignaal.

2* Meerderheidslogicaschakeling volgens conclusie 1, met het kenmerk, dat de binnenkomende pariteitscontrole-20 bits zeventien bits omvatten en gegroepeerd zijn tot in een eerste, een tweede en een derde groep,

3. Meerderheidslogicaschakeling volgens conclusie 2, met het kenmerk, dat de geheugenorganen eerste geheugenorganen en tweede geheugenorganen omvatten, en dat de eerste en 25 de tweede groep pariteitscontrolebits respectievelijk aan de eerste en tweede geheugenorganen worden toegevoerd.

4. Meerderheidslogicaschakeling volgens conclusie 3, met het kenmerk, dat respectievelijk de eerste en tweede geheugenorganen als acht-bits 256-bytes-parallelle, geheugens 30 van het ROM-type zijn.

5. Meerderheidslogicaschakeling volgens conclusie 4, met het kenmerk, dat de eerste poortorganen in een eerste groep en een tweede groep zijn verdeeld.

6. Meerderheidslogicaschakeling volgens conclusie 35 5, met het kenmerk, dat de eerste groep eerste poortorganen de uitgangssignalen van de eerste en tweede geheugenorganen 8420147 c - 8 - groep pariteitscontrolebits krijgt toegevoerd en dat de tweede groep van de tweede poortorganen de uitgangssignalen van de eerste en tweede geheugenorganen krijgt toegevoerd.

7. Meerderheidslogicaschakeling volgens conclusie 5 6/ met het kenmerk, dat wanneer het aantal ware bits bij adres-ingangsaansluitingen gelijk aan N is, de laagste N bits van de voorafbepaalde informatie ware bits worden in de eerste en tweede geheugenorganen.

* * * 8 4 2 0 1 4 7