NL8300290A

NL8300290A - Schakelstelsel met tijdsverdeling.

Info

Publication number: NL8300290A
Application number: NL8300290A
Authority: NL
Original assignee: Philips Nv
Priority date: 1983-01-27
Filing date: 1983-01-27
Publication date: 1984-08-16
Also published as: EP0116386B1; CA1225757A; US4593387A; JPS59141898A; EP0116386A1; DE3461239D1

Description

V

4 « *- Λ PIET. 10572 1 t.n.v. N.V. Philips’ Gloeilampenfabrieken te Eindhoven "Schakelstelsel met tijdsverdeling".

De uitvinding heeft betrekking op een schakelstelsel met tijdverdeling waarop inkomende en uitgaande transmissiekanalen zijn aangesloten, -welke transmissiekana-len zijn ingericht voor de transmissie van in bits verdeel-5 de bitstromen en waarbij een tijdschakeltrap aanwezig is voor het in tijdmultiplex overdragen van bits van bepaalde inkomende transmissiekanalen naar bepaalde uitgaande transmissiekanalen via ten minste één gemeenschappelijke lijn.

Een dergelijke schakelstelsel is van algemene be-10 kendheid. Voor een omgeving waar slechts een geringe plaatsruimte beschikbaar is voor het schakelstelsel en bovendien een geringe dissipatie wordt geëist, zoals dat het geval is bij toepassing van het schakelstelsel aan boord van een satelliet, is integreerbaarheid van het schakelstelsel van I5 eminent belang. Omdat de benodigde hoeveelheid chip oppervlakte groter is dan op één enkele chip gerealiseerd kan worden zal het schakelstelsel op een aantal chips moeten worden ondergebracht. Het blijkt daarbij dat veelal het aantal aansluitpennen per chip van groter belang is voor de 20 vraag of het schakelstelsel integreerbaar is dan de hoeveelheid chip oppervlakte op zichzelf. Een andere factor die een rol speelt in de integreerbaarheid is de verscheidenheid in typen chips waaruit het schakelstelsel is opgebouwd.

De uitvinding beoogt een schakelstelsel te ver-25 schaffen dat integreerbaar is in die zin dat met een gering aantal chips met een aanvardbare hoeveelheid aansluitpennen per chip en met een gering aantal typen chips kan worden volstaan.

Het schakelstelsel met tijdverdeling van boven-30 staande type heeft ovéreenkomstig de uitvinding daartoe het kenmerk, dat het schakelstelsel een aantal van N tijd-schakeltrappen, een aantal van N verdelers en een aantal van N verzamelers bevat, dat elke verdeler N ingangen bevat 8300290 PHN.IO572 2 £ » waarop een inkomend transmissiekanaal is aangesloten en elke verzameler N uitgangen bevat op elk waarvan een uitgaand transmissiekanaal is aangesloten, dat elke verdeler N uitgangen bevat waarbij elk van de N uitgangen van een ver-5 deler is aangesloten op een ingang van elk van de tijdscha-keltrappen voor het volgens een voorafbepaald patroon evenredig verdelen van de bitstroom van ieder inkomend trans-missiekanaal over de N tijdschakeltrappen, dat elke verzameler N ingangen bevat waarbij elk van de N ingangen van 10 een verzameler is aangesloten op een uitgang van elk van de tijdschakeltrappen voor het volgens een voorafbepaald patroon verzamelen van de bitstromen voor ieder uitgaand transmissiekanaal.

Een voordeel van het schakelstelsel overeenkomstig 15 de uitvinding is dat het zich als een enkeltraps netwerk gedraagt. Dit houdt in dat alleen het nummer van de A-abon-nee en het nummer van de B-abonnee aan het schakelstelsel behoeven te worden overgedragen en bijvoorbeeld géén rou-teringsinformatie.

20 Een eerste uitvoeringsvoorbeeld van het schakel- stelsel met tijdverdeling heeft het kenmerk, dat elke tijd-schakeltrap N gemeenschappelijke lijnen bevat welke gekoppeld zijn met alle N ingangen en uitgangen van die tijdtrap voor in tijdmultiplex overdragen van één bit van de inko-25 mende transmissiekanalen naar de uitgaande transmissiekana-len. Omdat de informatie bitsgewijze over de gemeenschappelijke (multiplex) lijnen wordt overgedragen is een één-bits register per inkomend transmissiekanaal in de tijdschakel-trap voldoende. Elke tijdtrap is voorzien van een route-30 ringsgeheugen. Het routeringsgeheugen van elke tijdtrap bevat de complete routeringsinformatie van alle tijdtrappen gezamenlijk. Elk routeringsgeheugen is bij voorkeur op dezelfde chip ondergebracht als de betreffende tijdtrap omdat anders het aantal benodigde aansluitpennen prohibitief 35 groot zou worden. Een voordeel van deze eerste uitvoeringsvorm van het schakelstelsel met tijdverdeling is dat de schakelvertraging minimaal is. Een verder voordeel is dat het aantal geheugenelementen per kanaal zo klein mogelijk 8300290 \ ΡΗΝ.10572 3 is.

Een tweede uitvoeringsvoorbeeld van het schakel-stelsel met tijdverdeling heeft het kenmerk, dat elke tijd-schakeltrap een gemeenschappelijke buslijn bevat welke via 5 N-bits registers zijn gekoppeld met elke ingang en met elke uitgang van elke tijdtrap voor het in tijdmultiplex overdragen van een bitgroep van de inkomende transmissiekanalen naar de uitgaande transmissiekanalen.

Het routeringsgeheugen kan bij deze tweede uit-10 voeringsvorm extern worden opgesteld. De schakelvertraging is in het algemeen groter dan bij het eerste uitvoerings-voorbeeld, evenals het aantal benodigde geheugenelementen.

De uitvoeringsvoorbeelden van de uitvinding en hun voordelen zullen aan de hand van de tekening nader worden 15 toegelicht, waarbij dezelfde verwijzingssymbolen zullen worden benut voor overeenkomstige elementen. Daarbij toont: Fig. 1 een eerste uitvoeringsvoorbeeld van een schakelstelsel met tijdverdeling overeenkomstig de uitvinding ; 20 ' Fig. 2 een tabel van de verbindingsmatrix van een verdeler overeenkomstig de uitvinding;

Fig. 3 het routeringsgeheugen voor toepassing in het schakelstelsel volgens Fig. 2;

Fig. b een tweede uitvoeringsvoorbeeld van een 25 schakelstelsel met tijdverdeling overeenkomstig de uitvinding;

Fig. 5 het routeringsgeheugen voor toepassing in het schakelstelsel volgens Fig. 4.

In figuur 1 is een eerste uitvoeringsvoorbeeld van 30 een schakelstelsel met tijdverdeling weergegeven dat bij wijze van voorbeeld is ingericht voor het blokkeringsvrij verbinden van 1280 inkomende transmissiekanalen CIH^ ^ met even zo vele uitgaande transmissiekanalen C5H „ Λ -.

q2,ql#o (Een lijst van de gebruikte symbolen en hun definitie is aan 35 het einde van de beschrijving opgenoraen). daartoei bevat het schakelstelsel in dit voorbeeld 16 (in het algemeen N) verdelers DISTj^* tijdschakeltrappen en verzamelers COLL £.

De inkomende transmissiekanalen CIH^.,, -j worden in 8300290 \ I 3 * v.

PHN.10572 ’ 4 groepen van elk sub-groepen, waarbij elke sub-groep Kq kanalen bevat, aangesloten op ingangen van het schakelstel-sel, welke ingangen in Fig. T op de verticaal A zijn gelegen. In het gekozen voorbeeld is 16 en Kq = 5· 5 Elke subgroep van K kanalen wordt bitsgewijze in tijdmulti-plex door multiplexer ΜΙΜϋΧ^ (k2 = 0, 2> ···> 15» k1 = 0, 1, 2, 15) op highway HITf^ overgedragen.

Een multiplexer kafl. worden voorgesteld als een geschakelde doorverbinding van de te multiplixen lijnen of kanalen. In 10 de figuren zal een multiplexer derhalve worden afgebeeld als een vetgetrokken verbinding waarop de lijnen of kanalen die worden gemultiplexed elk via een schakelaar aangesloten zijn. Het multipléxen is dan geheel bepaald door het patroon volgens welke de schakelaars gesloten worden. De ëchake-15 laars van multiplexers ΜΙΜϋΧ^ kunnen in het onderhavige geval derhalve met een modulo-5 teller telkens gesloten worden. Het sluiten van de schakelaars is in feite het bemonsteren van de lijn waarin de schakelaar die gesloten wordt zich bevindt en kan worden voorgesteld door de ge-20 lijkheid: ent,/”5 J = k0Z“5_7 (1 )

Deze gelijkheid drukt uit dat de tellerstand van een teller, ent, modulo-5 geteld (,/ 5_7) aangeeft welk van de lijnen, bepaald door de variable kQ, doorgeschakeld wordt.

25 Een demultiplexer zal op overeenkomstige wijze worden voorgesteld als een vetgetrokken verbinding welke toegang verschaft tot de gedemultiplexte lijnen (of kanalen) die elk via een schakelaar welke op een geschikt moment wordt gesloten het gedemultiplexte signaal ontvangen. In 30 totaal zijn er in dit voorbeeld dus I6.16 = 256 highways k1 we-*-ke = 5 tijdgleuven per frame bevatten. De highways Η1¥^ van ©lke groep worden toegevoerd aan even zo vele ingangen van een verdeler DIST^g (&2 = 0, 1» 2, ·.., 15)· De ingangen van de verdeler 35 zijn op de verticaal, in de figuur aangegeven met C, gelegen. De verdelers DIST^ zijn identiek qua opbouwj derhalve zal voor de beschrijving van de opbouw van de verdelers kunnen worden volstaan met een beschrijving van één verdeler nl^ 8300290

' * A

PHN.IO572 5 DIST . o

Elke ingang van de verdeler DIST,. is verbonden met een demultiplexer D1MUXo ^ welke de inkomende (multiplex) kanalen demultiplext in 16 kanalen C2H , (f =

O f-iC rX

5 0, 1, 2, . .., 15) en wel op zodanige wijze dat aan kanaal C2H een eerste groep van K =5 bits wordt toegevoerd derhalve de bits 0-4: aan kanaal C2H - een tweede groep van Kq = 5 bits, derhalve de bits 5-9j in het algemeen dus d© aan kanaal C2H „ een f groep van K =5 bits. In de o>o,r ojt 0 10 overige verdelers DIST^ worden op overeenkomstige wijze, evenwel cyclisch verschoven, groepen van Kq bits aan de desbetreffende kanalen toegevoerd. In het algemeen dus de bitss 5.(f/~l6_7 +k1^"l6_7) Z”16_7 + xZ~5_7 (2) 15 waarbij ”C16_7" betekent dat de parameter die eraan vooraf- gaat modulo-16 genomen dient te worden. De term x/_ 5_7 duidt een waarde tussen 0 en 4, 0 en 4 inclusief,aan. In de tabel welke in Fig. 2 is weergegeven is aangegeven hoe voor één cyclus (welke dus betrekking heeft op Kq.K^ = 5*16 20 tijdgleuven of bits, immers elke tijdgleuf bevat één bit) de bits op highways H1¥q ^ worden verdeeld over de kanalen C2H . De rijen van de matrix in de tabel van fig. 2 o,k,f geven aan hoe de bitstroom op een specifieke highway H1¥q ^ opgedeeld in 16 groepen van 5 bits, worden verdeeld over de 25 F = 16 kanalen C2H , - C2H , 1 _ via de met die high- o ,k1,0 o ,k1,15

way verbonden demultiplexer D1MUXq ^-|. De verticaal bij E

geeft aan waar deze bitstromen zich bevinden.

De overeenkomstige kanalen C2H „ - C2H .e _ 0,0,1 o ,15 ,f kanalen dus met dezelfde f-index, worden vervolgens weer 30 gemultiplexed op een highway H2¥q f van verdeler DIST^ ,

De kolommen van de matrix van de tabel van Fig. 2 geven aan hoe de bitstroom op een specifieke highway H2¥ is O /£ samengesteld uit bijdragen van Kq = 5 bits afkomstig uit delen van de bitstromen van alle highways H1¥ .... Een o, 1 33 frame op een highway H2¥ bevat zestien tijdgleuven van o ,x elk 5 bits.

De schakelaars voor de besturing van de demultiplexers D1MÜXq en de multiplexers M2MJXq kunnen hier 8300290 • * κ * ΡΗΝ.10572 6 gecombineerd worden. De tabel in Fig. 2 (en formule (2) ) geeft tevens aan gedurende welke periode welke schakelaar gesloten dient te zijn om de demultiplexers en multiplexers van de verdelers DISTq op de beschreven wijze te laten 5 functioneren.

De verdelers verdelen zodoende het op de highways H1Fk2>>jci aanwezige verkeer over de highways -f volgens een voorafbepaald patroon, een patroon dat derhalve onafhankelijk is van verbindingswensen van de aangesloten abon-10 nees, routeringsgegevens, etc.

De F = 16 uitgangen van elke verdeler DIST^ zijn gelegen in het vlak van de verticaal die in Fig. 1 is aangeduid met F.

De uitgangen van elke verdeler zijn elk aangeslo-15 ten op een ingang van een van de tijdschakeltrappen en wel zodanig dat een uitgang van elke verdeler op een van de ingangen van elke tijdschakeltrap is aangesloten. Elke tijd-schakeltrap bevat R2 demultiplexers O2MJX^^-^ waarvan telkens één is aangesloten op een ingang van de tijdschakel-20 trap T^.. De demultiplexers 02^10^2---^ demultiplexen een factor 80 waardoor, bij geschikte besturing van de demulti-plexersj precies één bit van elk frame op highway op telkens één der lijnen 03^2 f s1^o aaxlwez^-S zal zijn. Daarbij zijn er precies evenveel lijnen ,f s^so als er 25 inkomende lijnen zijn. In het gekozen voorbeeld dus 1280.

De demultiplexers ϋ2ΜϋΧ^2 £ kunnen ook, zoals in Fig. 1 is aangegeven elk als twee-traps multiplexer worden opgebouwd. De eerste demultiplexers H2WJR^^ demultiplexen daarbij een factor terwijl de tweede demultiplexers 1 ' 30 D2MUX . 0 1 een factor S demultiplexen. Het demulti-

Ktï fJL Jj fS I O

plexpaar wordt gemeenschappelijk bestuurd namelijk door de schakelaars, die de lijnen si so aanwezig zijn, op een geschikt moment voor de duur van één bitperiode te sluiten. Dit wordt verwezelijkt door elke tijdschakeltrap 35 T~ van een teller te voorzien welke de S... S schakelaars f 1 o van elke tijdschakeltrap sluit op de tijdstippen gegeven door de volgende gelijkheid: ent/ 8o_/= 5(f/-16_7+ sl/-16_7)/ 16_7+ so/ s_J (3) 8300290 » « PEET. IO572 7

De bitstroom op highway H2¥ van verdeler DIST wordt zo- r 0 J 0,0 o doende aan tijdscbakeltrap Tq toegevoerd, de bitstroom op highway H2Wq. van verdeler DISTq wordt aan tijdschakeltrap toegevoerd, etc. De bitstroom van alle (80) inkomende 5 lijnen van verdeler DISTq worden zodoende over alle (16) aanwezige tijdschakeltrappen Tf(f = O, 1, ... 15) verdeeld.

De overige verdelers DIST^^, waarop de overige (1200) inkomende lijnen zijn aangesloten verdelen op overeenkomstige wijze per verdeler al het aangeboden verkeer evenredig over 10 de aanwezige (16) tijdschakeltrappen T^. De tijdschakel- /· trappen worden in Fig. 1 gevormd door dat deel van bet schakelstelsel dat gelegen is tussen de vlakken waarin de verticaal aangeduid met F en de verticaal aangeduid met S is’ gelegen.

15 Elke lijn 03Η^2- f ^ gQ bevat een register (bij voorbeeld een flip-flop) voor bet opslaan van 1 bit.

Elke tijdscbakeltrap ï bevat H gemeenschappelijke lijnen CL^..^. Elke lijn f gj go van één ti jdscbakeltrap is via· een demultiplexer D^MÜX^ ^ aangesloten op 70 alle H gemeenschappelijke lijnen van één tijdschakeltrap terwijl-de H gemeenschappelijke lijnen CL^ ^ via een multiplexer M3MUX o _ verbonden zijn met een uitgang van de

/X

tijdschakeltrappen. De uitgangen van de tijdschakeltrappen zijn gelegen in het vlak van de verticaal, welke in 25 Fig. 1 met S is aangeduid. De demultiplexers D3MUX^2 f si so worden bestuurd met de routeringsinformatie die daartoe in een routeringsgeheugen wordt opgeslagen. De routeringsinformatie wordt bepaald uit de verbindingswensen van de abonnees aangesloten op de inkomende lijnen. De opbouw en wer-30 king van het routeringsgeheugen zal aan de hand van Fig. 3 worden verklaard.

Fig. 3 toont in perspectief één tijdschakeltrap en het daarbij behorende routeringsgeheugen RM^. (f = 0, 1, 2, ... 15)· Het routeringsgeheugen bevat 16 schuif-35 registers SR^ (q2 =0, 1, . .., 15) waarbij elk schuifre-gister 80 woorden van elk 11 bits bevat (immers de getallenreeks 0-1279 kan met 11 bits worden bestreken). Een routeringsgeheugen RM^ in een bepaalde schakeltrap bevat de 8300290 \ PHN.IO572 8 complete routeringsinformatie. In elke bittijd wordt in elke tijdschakeltrap T^., 16 verschillende schakelaars gesloten, bepaald door 16 verschillende woorden van 11 bits. Het routeringsgeheugen RM^ wordt bij voorkeur op dezelfde 5 chip ondergebracht als de bijbehorende tijdschakeltrap omdat in het andere geval het routeringsgeheugen onpractisch veel namelijk 11x16 = 176 pennen zou moeten bezitten voor de besturing van de schakelaars van de bijbehorende tijdschakeltrap.

10 Een uitgang van een schuifregister is verbonden met een ingang van een volgend schuifregister waarbij de uitgang van het laatste schuifregister verbonden is met de ingang van het eerste schuifregister. Verder is op elke uitgang van een schuifregister SR^2 een ”1 uit 1280" decoder 15 DEC^2 (<32 = 0» 1» ··· 15) aangesloten. De uitgang van elke "1 uit 1280" decoder DEC » is verbonden met 1280 schake- qd laars voor het sluiten van één der schakelaars en wel die schakelaar waarvan het adres op ddt moment door het schuifregister SR^2 aan decoder DEC^2 wordt aangeboden c.q. ge-20 decodeerd. De schakelaar die gesloten wordt is af te leiden uit de volgende gelijkheid: cnt/_1280_7= 80.(q2^l6_7+ h/~ 1 ój) + 5(fZ“16_7 + + C^6J + ^0CïJ (*0 waarbij q2,q.j,q de uitgaande lijn representeert waarvoor 25 het bit, dat door het sluiten van die schakelaar wordt overgedragen, bestemd is.

De gemeenschappelijke lijnen zijn, zoals hierboven reeds werd aangegeven via Q2 multiplexers M3MUX^2 f (q2 =0, 1, ...., 15) verbonden met de uitgangen van de 30 tijdschakeltrappen. De Q2<F multiplexers M3MUX^2 f van de F tijdschakeltrappen worden bestuurd op de wijze als aangegeven met de volgende gelijkheid: ent/ 1280.7 = 8o(q2/ 167 + h/ 16.7)/ 167+x L 80_7 (5) waarbij x78o_7 een grootheid representeert die een waarde 35 0 t/m 79 kan aannemen. Dat betekent dat bijvoorbeeld de schakelaar aangeduid met q2 = 3> h = 2 gesloten wordt gedurende de tijdstippen (tellerstanden) 400 t/m 479·

De uitgangen van de tijdschakeltrappen zijn gelegea 8300290 v · * PHN.10572 9 op de verticaal die in Fig. 1 met S is aangegeven. De uitgangen van elke tijdschakeltrap zijn verbonden met ingangen van verzamelers COLL De verzamelers COLL „ bezitten elk

qZ qZ

F ingangen waarbij elk van de F ingangen met een uitgang 5 van een andere tijdschakeltrap is verbonden zodat elke ver-zameler een deel van de bitstroom van alle tijdschakel-trappen ontvangt.

De verzamelers COLL^ zijn qua opbouw en werking vergelijkbaar met de verdelers en bestaan derhalve ook elk 10 uit een demultiplexer-multiplexer paar met gecombineerde besturing. De F demultiplexers D4MUX^2 ^ van verzamelers C0LL^2 demultiplexen elk een factor en de multiplexers M4MüX^2 q-j multiplexen elk een factor F. De besturing van elk demultiplexer-multiplexer paar wordt gegeven door de 15 gelijkheid: cnt/“80_7= 5 (f/”l6j7+ 9-jL 16 J)L l6-7+ (6)

Een uitgang van elk van de multiplexers van een verzamelerM4MUX 0 1 is telkens aangesloten op een uitgang qd. ,q 1 van de bijbehorende verzameler COLL^. Deze uitgangen zijn 20 gelegen op de verticaal in Fig. 1 aangeduid met V.

Op elke uitgang van een verzameler C0LL^2 is een demultiplexer D5MÜX^2 ^ aangesloten welke een factor Qq demultiplext. Deze multiplexers worden bestuurd door schakelaars die sluiten volgens de gelijkheid: 28 cnt^f5_7 = %/T5_7 (7)

De Qq uitgangen van elke demultiplexer zijn verbonden met uitgaande transmissiekanalen waardoor in totaal Q2.Q,j.Qo = 1280) uitgaande transmissie kanalen worden bereikt.

30 Een dergelijk schakelstelsel met tijdverdeling is bij uitstek geschikt voor toepassing aan boord van een satelliet. Immers het schakelstelsel is geheel met geïnte-? greerde circuits realiseerbaar. Bij de huidige stand van de technologie zou een schakelstelsel voor 1280 kanalen, 35 waarbij elk kanaal 8,5 Mb/s kan overdragen (een TY-kanaal) slechts 48 chips vergen en bovendien slechts 2 typen chips: 16 verdeler chips, 16 verzameler chips (identiek aan verdeler chips) en 16 tijdschakeltrap chips. Het aantal aan- 8300290 PHN.IO572 10 sluitpennen van de verdeler/verzameler chips en de tijd-schakeltrap chips is eveneens zeer aanvaardbaar namelijk ca. kO (een pen voor elk van de 16 ingangen, 16 uitgangen en een aantal pennen voor het toevoeren van voedingsspan-5 ning e.d.). Overigens zijn de op deze wijze te behalen voordelen, geringe plaatsruimte, geringe dissipatie en lage productiekosten, van dien aard dat deze ook bij "aardse" toepassingen (centrales voor openbare, en huis- en bedrijfs-telefonie en telegrafie) ten volle tot gelding kunnen wordai 10 gebracht.

In de hierboven gegeven beschrijving is uitgegaan van ideale componenten hetgeen inhoudt dat met name de electronische vertragingen van de benutte practische componenten buiten beschouwing zijn gelaten. Voor de vakman ligt 15 het voor de hand hoe deze te verdisconteren zijn.

In fig. 4 is een tweede uitvoeringsvoorbeeld van een schakelstelsel met tijdverdeling weergegeven. Aangezien alleen de tijdschakeltrappen verschillen van die van het eerste uitvoeringsvoorbeeld zij voor opbouw en werking van 20 de overige delen van het schakelstelsel (met name de verdelers en verzamelers) verwezen naar de hierboven gegeven beschrijving daarvan.

Op de ingangen van de tijdschakeltrappen zijn demultiplexers ^ en ϋ2ΜϋΧ’^2 f s-j aangesloten op 25 dezelfde manier als bij het eerste uitvoeringsvoorbeeld welke eveneens op overeenkomstige wijze bestuurd worden d.w.z.-als beschreven met formule (3)· De gedemultiplexte bitstromen op elk van de kanalen f si so worden in afwijking van het eerste uitvoeringsvoorbeeld toegevoerd 30 niet aan een... 1 -bits schuifregister maar aan een H-bits schuifregistér SRIN^ go dat in elk kanaal f . is opgenomen. De schuif registers SRIN,0 si ,so 0 k«c ,1 , si ,so zijn voorzien van H aftakkingen namelijk een aftakking na elke cel. In elke aftakking is een bestuurde schakelaar 35 SW, „ _ 1 , opgenomen welke schakelaar in gesloten toe- stand de aftakking waarin deze voorkomt met één lijn van een H-bits buslijn BUS^ verbindt. De schuifregisters SRIN worden geklokt met een tempering die overeenkomt met die 8300290 % + . PHN.IO572 11 van het kanaal van de demultiplexer waarin het schuifregister is opgenomen (derhalve met een tempering als gegeven door formule (3) ).

De schakelaars SW van elke tijdtrap T^, worden be-5 stuurd door een signaal gegeven door cnt/~1280_7 = 80.q2/“l6j7+ 5..(‘f/7l 6_7+ 1 6_J7) + %jT$J (8) waarbij q2, q^ en qQ het uitgaande transmissiekanaal karakteriseren waarnaar de bitstromen overgedragen dienen te 10 worden. Deze grootheden worden bepaald uit de verbindings-wensen en worden opgeslagen in een routeringsgeheugen. Een uitvoeringsvoorbeeld van een routeringsgeheugen is weergegeven in Fig. 5*

Het routeringsgeheugen bevat basiseenheden 15 welke elk een teruggekoppeld schuifregister SRL^, een schuifregister SRU .j en een twee-standenschakelaar ST^ bevatten, Het teruggekoppeld schuifregister SRL^.j bevat Q^.Qq geheugenlocaties van elk tenminste 11 bits (de adressen 0-1279 kunnen door 11 bits worden gerepresenteerd). De 20 uitgang van elk teruggekoppeld schuifregister SRL·^ is verbonden met zijn ingang en met een contact, het b-contacf; van de schakelaar S^. De schuifregisters SRII^ zijn met hun uitgang aangesloten op het a-contact van de schakelaar ST .j eiimet hun ingang aangesloten op de pool van schake-25 laar S^.j + va:a e^e sc^La^e^aar STq·] verder via een niet weergegeven "1-uit-1280" decoder gekoppeld met alle schakelaars van een bepaalde tijdschakeltrap T^. De pool van schakelaar STq is gekoppeld met de R2S^Sq (= 1280) schakelaars in een tijdschakeltrap Tq via uitgang 30 RSq; de pool van schakelaar ST^ met de schakelaars in tijdschakeltrap via uitgang RS^j de pool van schakelaar ST^ met de schakelaars in tijdschakeltrap via uitgang RS2; etc.

De locaties van de woorden in de schuifregisters 35 SRL^-j kunnen worden gerepresenteerd door de da;ie variabelen q2, q^ en qQ. De locaties bevatten het woord (adres) (kofs-,s ) van de schakelaars SV. 0 „ . , in de tijd- v 2’ 1’ o7 k2,f,s1,so,h schekeltrappen T^. Het adres (k2 ^ ) is geassocieerd met 8300290 4 PHN.IO572 12 het adres (q2, qi ’ ‘Iq) van ui'fcS3311^© transmissiekanaa 1 waarvoor het te schakelen bit bestemd is.

De teruggekoppelde schuifregisters SRL·^ worden slechts geklokt op de tijdstippen waarvoor geldt dat hun 5 modulo-80 waarde minder dan 5 bedraagt, dus op de tijdstippen 0, 1, 2, 3, 4, 80, 81, 82, 83, 84, 160, 161, ..... etc.

Op deze tijdstippen bevinden de schakelaars zich in de getekende, b-stand en wordt het 11-bits adres uit het teruggekoppelde schuifregister SRL·^ aan uitgang RS^ toege-10 voerd. Tevens worden deze 11-bits adressen toegevoerd aan de schuifregisters ®R1^(qi-1 5_y van de vooraf’Saailde basiseenheden.

Op alle andere tijdstippen bevinden de schakelaars S . zich in de a-stand en worden de adressen die zich in qi ig de schuifregisters SRU^ bevinden toegevoerd aan de uitgangen RS. De schuifregisters SRU^ vormen in stand a van de schakelaars eveneens een teruggekoppeld schuifregister met een lengte van Q0*Q-| (= 80 bits). De schuifregisters SRU^ worden continu geklokt d.w.z. onafhankelijk van de 2Q stand van de schakelaars .

Omdat het routeringsgeheugen (= 16) uitgangen bezit behoeft het routeringsgeheugen niet op dezelfde chip ondergebracht te worden als de rest van de tijdschakeltrap.

De groep van H schakelaars S¥, 0 . (fig. 4) 25 wordt gesloten, zoals hierboven uiteengezet, op een tijdstip bepaald door het routeringsgeheugen en via de betreffende buslijn BXJS^ overgedragen. De buslijnen BUS^ worden aan de uitgangszijde bemonsterd door schakelaars SW' , 1 die daartoe op de buslijnen zijn aangesloten.

3Q De monsters worden parallel in een H-bits schuifregister SROUT-0 ingeschreven. De bemonsteringen van de k2 fl 'f s 11 so α schakelaars SW' vinden plaats bij de tellerstanden van een teller ent gegeven door: cnt^_1280J = 80.q2/"l6_7+ 5(f/~l6_7+ p /“i6J) C16J + 35 p</~5-7 (9) waarbij p1 resp. p het rangnummer is van de ingangslijn van de multiplexers M3MÜX^^resp. welke in cascade op een uitgang van elk H-bits schuifregister SROUT.. 0 . zijn /'M3MÜX· - , k2,f„3l,so , q2,f,p1 8300290 * * PHN.10572 13 aangesloten. De uitgangen van multiplexers M3MUX^2 ^ zijn aangesloten op de uitgangen van de tijdschakeltrappen en zijn gelegen in het vlak van de verticaal S in Pig. 4.

Op deze uitgangen zijn op overeenkomstige wijze als bij het 5 eerste uitvoeringsvoorbeeld de ingangen van de verzamelers C0LL^2 aangesloten. Voor de beschrijving van het resterende deel van het schakelstelsel wordt derhalve naar de beschrijving van Fig. 1 verwezen.

10 15 20 25 30 8300290 35 J ·«.

PHN 10572 14

Definities:

CiH: transmissiekanaal i (i = 1, 2, 3, 4, 5)

MiMJX: Multiplexer i (i = 1, 2, 3, 4)

HiW: highway i (i = 1, 2, 3, 4) 5 DiMUX: demultiplexer i (i = 1, 2, 3, 4, 5) e 6 - C1Hk2 transmissiekanaal ko van k2 groep en k1 subgroep; Θ - M1MÜX^2 ^ ' multiplexer waarop ko transmiss iekanalen van k2 groepen k1e subgroep zijn aangesloten; 10 - H1Wk2 : uitgaande highway van multiplexer MIMJX^ ^; - DIMOX^ k-|: demultiplexer aangesloten op highway HIW.^ ^ met een demultiplex-factor F; - 02Η^2 ^J f transmissiekanaal van demultiplexer; 15 D1MÜXk2,k1; e - Μ2ΜϋΧ^2 f: multiplexer waarop de k1 transmissiekanalen van elke k2e groep en fe rangorde zijn aangesloten; - H2Wk2 uitgaande highway van multiplexer Μ2ΜϋΧ^2 f; - ϋ2ΜϋΧ^2 f: demultiplexer waarop highway H2Wk2 f is aangesloten 20 met een demultiplex-factor ; - D2MüX'k2 ^ s^: demultiplexer aangesloten op s^e uitgang van demulti plexers Ώ2ΜϋΧ^2 ^ met een demultiplex-factor SQ; - C3H, „ ~ 1 : uitgaand kanaal van demultiplexer D2MÜX'k2,ffs1; Κ.Δ /Γ /Si f SO * 25 '^Nk2,f ,s^sQ: één-bits register in uitgaand kanaal 03Η^2^3-| ^SQ; - D3MDXk2 ^ sQ: demultiplexer aangesloten op kanaal c3E^2,f ,s1 ,so met een demultiplex-factor H; - CLg. gemeenschappelijke lijn waarop de K2<S^ .SQ demulti- 30 plexers 03ΜϋΧ^2 f 3η so zijn aangesloten; - M3MUXq2 multiplexer waarop H gemeenschappelijke lijnen CLf ^ zijn aangesloten; .

- H3Wg2 uitgaande highway van multiplexer M3MÜXg2/f' 35 - D4MUXg2 £·' demultiplexer aangesloten op highway H3Wg2 f f roet een demultiplex-factor Q1; - C4Hg2 ^ uitgaand kanaal van demultiplexer D4MUXg2^; 8300290 _· ........... ...... _ .........

* , ^ HN 10572 · 15 - M4MüXg2 g-j: multiplexer waarop F kanalen C4H^2 ^ ^ zijn aan gesloten; - H4Wg2 g^: highway aangesloten qp multiplexer M4MCJXg2 ^; 5 - D5MUZg2 q-j: demultiplexer welke op kanaal CSH^ gQ is aangesloten net een demultiplex-factor Qq; - C5H ,, . _: uitgaand kanaal; q2,q1,qo r

In Fig. 4 kont bovendien voor: 10 - SEn)k2,f,s1,so: H‘blts schuifregisters In tarnaal -SROOT^2 f s-| so: H-bits schuif register; - SW, 0 -.. ^ ,: schakelaar in kanaal C3H, ; k2,r,s1,so,h 7c2,f,s1,so ~ Si'k2 f s1 so: schakelaar aangesloten op buslijn BUSf; 15 - M3M]X'g2 £ p2: rnultiplexer waarop multiplexers M3MUXg2 ^ zijn aangesloten; - BÜS^: H-bits buslijn.

20 25 30 35 8300290

Claims

1. Schakelstelsel met tijdverdeling waarop inkomende en uitgaande transmissiekanalen zijn aangesloten welke transmissiekanalen zijn ingericht voor de transmissie van in hits verdeelde hitstromen en waarbij een tijdschakel-5 trap aanwezig is voor het in tijdmultiplex overdragen van bits van bepaalde inkomende transmissiekanalen naar bepaald uitgaande transmissiekanalen via een gemeenschappelijke lijn met het kenmerk, dat het schakelstelsel een aantal van N tijdschakeltrappen, een aantal van N verdelers en 10 een aantal van N verzamelers bevat, dat elke verdeler N ingangen bevat waarop een inkomend transmissiekanaal is aangesloten en elke verzameler N uitgangen bevat op elk waarvan een uitgaande transmissiekanaal is aangesloten, dat elke verdeler N uitgangen bevat waarbij elk van de N uit-15 gangen van een verdeler is aangesloten op een ingang van elk van de tijdschakeltrappen voor het volgens een vooraf bepaald patroon evenredig verdelen van de bitstroom van ieder inkomend transmissiekanaal over de N tijdschakel-trappen, dat elke verzameler N ingangen bevat waarbij elk 20 van de N ingangen van een verzameler is aangesloten op een uitgang van elk van de tijdschakeltrappen voor het volgens een voorafbepaald patroon verzamelen van de bitstromen voor ieder uitgaand transmissiekanaal.

2. Schakelstelsel met tijdverdeling volgens conclusie 25. met het kenmerk, dat elke tijdschakeltrap N gemeenschap pelijke lijnen bevat welke gekoppeld zijn met alle N ingangen en uitgangen van die tijdtrap^oor het'inifcijdmultiplex overdragen van één bit van de inkomende transmissiekanalen naar de uitgaande transmissiekanalen.

3. Schakelstelsel met tijdverdeling volgens conclu sie 2 met het kenmerk, dat elke tijdschakeltrap een gemeenschappelijke buslijn bevat welke via N-bits registers zijn gekoppeld met elke ingang en met een uitgang van deze tijd- 8300290 PHN.10572 17 4 $ trap voor het in tijdmultiplex overdragen van een bitgroep van de inkomende transmissiekanalen naar de uitgaande transmissiekanalen.

4. SchakelsteIsel met tijdverdeling volgens een der 5 voorgaande conclusies met het kenmerk, dat de inkomende en de uitgaande transmissiekanalen tijdmultiplex kanalen zijn.

5· Verdeler/verzameler met het kenmerk, dat de ver- deler/verzameler ingangen, uitgangen, multiplexers 10 en N.j demultiplexers bevat, dat op elke ingang een demultiplexer is aangesloten met een demultiplex-factor N^, dat overeenkomstige uitgangen van de demultiplexers telkens zijn aangesloten op een multiplexer, welke een multiplex-factor N.j bezit en dat de uitgang van elke multiplexer op 15 een uitgang van de verdeler/verzameler is aangesloten»! en dat de demultiplexers en multiplexers paarsgewijze en volgens een vooraf bepaald patroon bestuurd worden.

6, Verdeler/verzameler volgens conclusie 5 met het kenmerk, dat = N^. 20 25 30 8300290 35