JP3177206B2

JP3177206B2 - Ａｔｍスイッチ

Info

Publication number: JP3177206B2
Application number: JP413598A
Authority: JP
Inventors: 正祥安川; 直明山中; 英司大木; 公平塩本
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1998-01-12
Filing date: 1998-01-12
Publication date: 2001-06-18
Anticipated expiration: 2018-01-12
Also published as: JPH11205326A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はＡＴＭ(Asynchronou
s Transfer Mode:非同期転送モード) に利用する。本発
明は大容量ＡＴＭ交換装置に配置される大規模で高スル
ープット特性が要求されるＡＴＭスイッチに関するもの
である。特に、基本単位スイッチを多段に接続してスイ
ッチサイズを拡張するときにスイッチサイズをスケーラ
ブルに拡張する技術に関する。

【０００２】

【従来の技術】スループットが１００Ｇｂ／ｓを超える
ような大規模なＡＴＭスイッチを構成するためには、従
来、複数のＬＳＩチップを用いて基本単位スイッチを実
現し、その基本単位スイッチを多段に接続してスイッチ
サイズを拡張している。

【０００３】従来のＡＴＭスイッチを図１０および図１
１を参照して説明する。図１０は３段クロスＡＴＭスイ
ッチのブロック構成図である。図１１は分散／集線型Ａ
ＴＭスイッチのブロック構成図である。

【０００４】図１０は３段クロスＡＴＭスイッチで、ｍ
×ｎ、ｒ×ｒ、ｎ×ｍの３つの基本単位スイッチを用い
てスイッチサイズを拡張する構成である。この構成にお
いてセルをスイッチングする代表的な方法としては
（１）ＶＣコネクション毎にスイッチ内スイッチングル
ートを保存してセルスイッチングを行う方法と、（２）
セルバイセルでスイッチ内スイッチングルートを変更し
てセルスイッチングを行う方法とがある。

【０００５】図１１は分配／集線型ＡＴＭスイッチを示
している。このＡＴＭスイッチではＡＴＭスイッチに入
力されるセルを入力回線毎に最終段の基本単位スイッチ
分だけ複写し、最終段の基本単位スイッチに集線される
スイッチプレーンに全ての入力セルを分配する。

【０００６】その後、各プレーン毎に分配されたセルは
その宛先情報を用いて、当該スイッチプレーン出力の基
本単位スイッチ行きのセルとそれ以外のセルに分離され
て集線され、当該スイッチプレーン出力の基本単位スイ
ッチまで運ばれて目的出力リンクに対してスイッチング
される。

【０００７】

【発明が解決しようとする課題】このような従来のＡＴ
Ｍスイッチでは、例えば、図１０に示すクロスＡＴＭス
イッチにおけるルーティング方法のもとで、いかなるＡ
ＴＭスイッチ入力トラヒックパターンに対しても高スル
ープットを達成するためには、（１）の方法では基本単
位スイッチ１段目から２段目に渡るルートおよび基本単
位スイッチ２段目から３段目に渡るルートの帯域を増や
す必要がある。

【０００８】通常、この帯域上昇係数は“２”〜“３”
である。これは基本単位スイッチ２段目に対して基本単
位スイッチ１段目および３段目のスイッチ能力の２〜３
倍のハードウェアを用意することを意味しており、ハー
ドウェアの限界を追求して実現する超高速スイッチにお
いては基本単位スイッチ間のインタコネクションそのも
のがハードウェア実現のボトルネックとなり経済的なス
イッチアーキテクチャとはいえない欠点がある。

【０００９】また、（２）の方法では、セルバイセルで
ＡＴＭスイッチ内ルーティング方路を変更するためにＡ
ＴＭスイッチ最終段の基本単位スイッチで一度にセルを
並び換える必要がある。ＡＴＭスイッチ内に配置される
基本単位スイッチには１００〜２００セル分のバッファ
を備えるため、ＡＴＭスイッチ内で最悪１００〜２００
のセル順序逆転が起こる可能性があり、ＡＴＭスイッチ
最終段の基本単位スイッチで順序逆転を起こしているセ
ルを一度に高速に並べ換えるには莫大なハードウェアが
必要となる欠点がある。

【００１０】図１１に示す分配／集線型ＡＴＭスイッチ
では、通常、この集線の過程ではＬ本の入力に対してｋ
本の出力しかないノックアウト装置が使われているが、
これはＬ：ｋの割合を調整して確率的にセルロスを保証
しなくてはならない欠点がある。

【００１１】また、この分配／集線型のＡＴＭスイッチ
では、ＡＴＭスイッチにセルが入力されるときに、その
入力セルを出力スイッチプレーン分コピーするために、
スイッチプレーン分の集線網が必要となり膨大なハード
ウェア量が必要となるために、経済的なスイッチ構成と
はならない問題がある。

【００１２】本発明は、このような背景に行われたもの
であって、いかなる入力トラヒックパターンに対しても
高いスループットを達成することができる多段ＡＴＭス
イッチを経済的に提供することを目的とする。また、Ａ
ＴＭスイッチ内で負荷を分散しながら簡単なセル順序保
証を行い入力セルの順序保証を行うことができるＡＴＭ
スイッチを提供することを目的とする。

【００１３】

【課題を解決するための手段】本発明のＡＴＭスイッチ
では、ｍ×ｍの基本単位スイッチをｍ個並列に並べたも
のをＬ＝１＋ｌｏｇ₂ｍ²−〔（ｌｏｇ₂ｍ）−１〕ス
テージ並べてＡＴＭスイッチサイズｍ²×ｍ²の多段Ａ
ＴＭスイッチを構成しており、セルのトラヒックを分散
させるための分配網と、セルをスイッチングし集線する
ためのスイッチング網との二つのブロックから構成され
ている。

【００１４】入力回線は第一ステージに収容され、分配
網を構成する第一ステージと第二ステージとの間ではｍ
個のｍ×ｍ基本単位スイッチが相互にフルメッシュで接
続されており、スイッチング網を構成する第三ステージ
から第（Ｌ−１）ステージまでのｍ×ｍ基本単位スイッ
チは出力方路をグルーピングしステージ毎に接続される
次段スイッチ数を１／２ⁿ（ｎ：２段目からのステージ
数）に半減している。このとき、リンク速度は３段目の
ステージから２ⁿ倍に倍増させることがよい。これによ
り、グループの分割数に比例してリンク速度を上昇させ
ることができる。したがって、グループの分割数にかか
わらず、各ステージ間のセル転送処理時間を一定にする
ことができる。

【００１５】本発明のＡＴＭスイッチは多段ＡＴＭスイ
ッチにおけるリンクブロックの問題を解消するために、
ＡＴＭスイッチの入力にトラヒックの分配網を設けるこ
とを第一の主要な特徴としている。また、スイッチング
網においてはＡＴＭスイッチの入力でセルの複写を行わ
ずに、ｍ×ｍ基本単位スイッチを用いてｍ個の集線プレ
ーンを共有化しているために、１／ｍのハードウェアで
ｍ個の集線プレーンを実現できることを第二の主要な特
徴としている。

【００１６】また、本発明の多段ＡＴＭスイッチでは入
力負荷を分散するために、セルバイセルでスイッチング
方路を切替えるので各ステージの基本単位スイッチに到
着する入力リンクの先頭セル間でセル順序逆転が起きて
いる。したがって、本発明のＡＴＭスイッチではＡＴＭ
スイッチの入力前段で入力されるセルに対してＡＴＭス
イッチ入力時刻を刻印し、各ステージに配置されるｍ×
ｍ基本単位スイッチには入力リンク間でセル順序逆転が
起きている場合にセルの宛先だけでなく、セルの到着時
刻情報を用いて出力リンクにセルの順序保証を併せて行
いスイッチングすることを第三の主要な特徴とする。

【００１７】従来の技術とは、ＡＴＭスイッチの入力段
にトラヒック分配網を設けている点、分配されたセルを
共有化されたｍ×ｍ基本単位スイッチを用いた集線プレ
ーンで集線およびスイッチングしているため、ハードウ
ェアが１／ｍに削減されている点、各ステージの基本単
位スイッチの同一出力方路に向かうセル同士でセル順序
保証を順々に行うために、最終段の基本単位スイッチ入
力リンクまでにトーナメント的にセル順序保証を行って
いる点が大きく異なる。

【００１８】すなわち、本発明はＡＴＭスイッチであっ
て、ｍ（ｍは自然数）個の入力端子および出力端子を備
えた基本単位スイッチをｍ個並列に配置したステージを
備え、このステージをＬ（Ｌは自然数）個並列に配置し
たｍ²本の入力回線および出力回線を収容するＡＴＭス
イッチである。

【００１９】ここで、本発明の特徴とするところは、前
記入力回線が収容されるステージの基本単位スイッチ
は、その基本単位スイッチに入力されるセルの出力方路
をこの基本単位スイッチの複数の出力リンクにそれぞれ
循環的に振り分ける手段を含むところにある。前記Ｌ
は、１＋ｌｏｇ₂ｍ²−〔（ｌｏｇ₂ｍ）−１〕である
ことが望ましい。

【００２０】また、第ｉ（≧３）ステージは、前記基本
単位スイッチがｍ²／２ⁱ⁺¹個ずつのグループに分割さ
れ、この第ｉステージを構成する各グループは、第（ｉ
＋１）ステージを構成する前記基本単位スイッチの自己
のグループの配置位置に対応する位置に配置された基本
単位スイッチに対してそれぞれセルの転送を行う手段を
備えることが望ましい。

【００２１】さらに、前記入力回線に到来するセルにタ
イムスタンプを付与する手段を備えることが望ましい。
このとき、前記基本単位スイッチには、前記タイムスタ
ンプにしたがってセルの読出し順序を制御する手段を含
むことが望ましい。

【００２２】

【発明の実施の形態】発明の実施の形態を図１、図２、
図５、図６を参照して説明する。図１は本発明実施例の
多段ＡＴＭスイッチのブロック構成図である。図２は本
発明実施例のＡＴＭスイッチの第一ステージＳＴ１に配
置されるスイッチサイズ４×４の基本単位スイッチの要
部ブロック構成図である。図５はスタンプ付与回路の設
置状況を示す図である。図６はスイッチング網の基本単
位スイッチの要部ブロック構成図である。

【００２３】本発明はＡＴＭスイッチであって、図１に
示すように、８個の入力端子および出力端子を備えた基
本単位スイッチ＃ＳＷ１−１〜＃ＳＷ５−８を８個並列
に配置したステージＳＴ１〜ＳＴ５を備え、このステー
ジを５個縦列に配置した６４本の入力回線Ｉ₁ 〜Ｉ₆₄お
よび出力回線Ｏ₁ 〜Ｏ₆₄を収容するＡＴＭスイッチであ
る。

【００２４】ここで、本発明の特徴とするところは、入
力回線Ｉ₁〜Ｉ₆₄が収容されるステージＳＴ１の基本単
位スイッチ＃ＳＷ１−１〜＃ＳＷ１−８は、その基本単
位スイッチ＃ＳＷ１−１〜＃ＳＷ１−８に入力されるセ
ルの出力方路をこの基本単位スイッチの複数の出力リン
クにそれぞれ循環的に振り分ける手段としての図２に示
すタグ制御部１０および同期制御部２０を含むところに
ある。図２では説明をわかりやすくするために４×４の
基本単位スイッチの例を示すが、図１に示す本発明実施
例のＡＴＭスイッチでは、８×８の基本単位スイッチを
用いる。

【００２５】なお、一般的には、基本単位スイッチの入
力端子および出力端子の数をｍとし、本発明実施例のＡ
ＴＭスイッチに収容される入力回線および出力回線の数
はｍ²とした場合に、ステージ数は、１＋ｌｏｇ₂ｍ²−〔（ｌｏｇ₂ｍ）−１〕として定まる。本発明実施例では、ｍ＝８であるからＬ
＝５に定まる。

【００２６】また、第ｉ（３≦ｉ≦５）ステージＳＴｉ
は、基本単位スイッチ＃ＳＷ３−１〜＃ＳＷ５−８が６
４／２ⁱ⁺¹個ずつのグループに分割され、この第ｉステ
ージＳＴｉを構成する各グループは、第（ｉ＋１）ステ
ージＳＴ（ｉ＋１）を構成する基本単位スイッチの自己
のグループの配置位置に対応する位置に配置された基本
単位スイッチに対してそれぞれセルの転送を行う。

【００２７】さらに、図５に示すように、入力回線Ｉ₁
〜Ｉ₆₄に到来するセルにタイムスタンプを付与する手段
であるタイムスタンプ付与回路３０を備える。このと
き、図６に示すように、第三ステージＳＴ３〜第五ステ
ージＳＴ５の基本単位スイッチ＃ＳＷ３−１〜＃ＳＷ５
−８には、タイムスタンプにしたがってセルの読出し順
序を制御する手段であるセル読出制御部３５を含む。

【００２８】また、入力回線のリンク速度をＣとすれ
ば、各ステージ間のリンク速度は、図１に示すように、
ステージＳＴ１〜ＳＴ３間は入力回線のリンク速度Ｃで
あるが、ステージＳＴ３とステージＳＴ４との間はリン
ク速度２Ｃであり、ステージＳＴ４とステージＳＴ５と
の間はリンク速度４Ｃである。これにより、グループの
分割数に比例してリンク速度を上昇させ、グループの分
割数にかかわらずセル転送処理時間を各ステージ間で一
定にすることができる。

【００２９】

【実施例】本発明実施例を図１〜図９を参照して説明す
る。図１に示すＡＴＭスイッチは、８×８基本単位スイ
ッチ＃ＳＷ１−１〜＃ＳＷ５−８が各ステージＳＴ１〜
ＳＴ５にそれぞれ８個配置され、トータルとして６４×
６４の入力回線Ｉ₁〜Ｉ₆₄および出力回線Ｏ₁〜Ｏ₆₄を
持つＡＴＭスイッチが構成される。

【００３０】ＡＴＭスイッチに入力されたセルは第一ス
テージＳＴ１および第二ステージＳＴ２による分配網Ｄ
で負荷が分散される。図１では、基本単位スイッチ＃Ｓ
Ｗ１−１に入力されたセルが負荷を分散するために、そ
のセルの宛先に関わらずセルが＃ＳＷ２−１〜＃ＳＷ２
−８に均等に分配される様子を示している。

【００３１】このようにして負荷が分散された後に、基
本単位スイッチ＃ＳＷ２−１に入力されたＡＴＭセルが
どのようにスイッチングされるかを考える。基本単位ス
イッチ＃ＳＷ２−１に入力されたセルはその宛先に応じ
て１／２¹に分割されてスイッチングされ、セルの宛先
がＯ₁〜Ｏ₃₂までのときには＃ＳＷ３−１〜＃ＳＷ３−
４のいずれか一つのスイッチに、宛先がＯ₃₃〜Ｏ₆₄まで
のセルは＃ＳＷ３−５〜＃ＳＷ３−８のいずれか一つの
スイッチにスイッチングされる。

【００３２】次のステージＳＴ３では宛先のグループが
さらに１／２²に分割されてセルがスイッチングされ
る。ここで、基本単位スイッチ＃ＳＷ３−１に入力され
たＡＴＭセルがどのようにスイッチングされるかを考え
る。基本単位スイッチ＃ＳＷ３−１に入力されたセルは
その宛先に応じて１／２に分割されてスイッチングさ
れ、セルの宛先がＯ₁〜Ｏ₁₆までのときには＃ＳＷ４−
１または＃ＳＷ４−２のいずれか一つのスイッチに、宛
先がＯ₁₇〜Ｏ₃₂までのセルは＃ＳＷ４−３または＃ＳＷ
４−４のいずれか一つのスイッチにスイッチングされ
る。

【００３３】次のステージＳＴ４では宛先のグループが
さらに１／２³に分割されてセルがスイッチングされ
る。ここで、基本単位スイッチ＃ＳＷ４−１に入力され
たＡＴＭセルがどのようにスイッチングされるかを考え
る。基本単位スイッチ＃ＳＷ４−１に入力されたセルは
その宛先に応じて１／２に分割されてスイッチングさ
れ、セルの宛先がＯ₁〜Ｏ₈までのときには＃ＳＷ５−
１のスイッチに、宛先がＯ₉〜Ｏ₁₆までのセルは＃ＳＷ
５−２のスイッチにスイッチングされる。

【００３４】このようにして、ステージＳＴ３およびＳ
Ｔ４の他の基本単位スイッチ＃ＳＷ３−１〜＃ＳＷ３−
８、＃ＳＷ４−１〜＃ＳＷ４−８においても同様のスイ
ッチングが行われる。このように本発明実施例のＡＴＭ
スイッチではｍ×ｍ基本単位スイッチで共有化されたｍ
枚の集線プレーンを用いて各ステージ毎にセルがその宛
先に応じて集線されていく。

【００３５】次に、図２、図３、図４を参照して分配網
Ｄを説明する。図２は本発明実施例のＡＴＭスイッチの
第一ステージＳＴ１に配置されるスイッチサイズ４×４
の基本単位スイッチの要部ブロック構成図である。本発
明実施例では負荷分配用の基本単位スイッチ＃ＳＷ１−
１〜＃ＳＷ１−８はクロスポイントスイッチを応用した
基本単位スイッチにより実現される。なお、図１に示す
例では、スイッチサイズは８×８であるが、説明をわか
りやすくするために、ここではスイッチサイズを４×４
とした。

【００３６】図２に示すように、スイッチ入力にタグ制
御部１０が配置されており、各タグ制御部１０は共通の
同期制御部２０により同期して動作し、入力されたＡＴ
Ｍセルのタグフィールドにタグを書込む。各タグ制御部
１０が書込むタグはクロスポイントのアドレスに対応し
て００→０１→１０→１１と循環的に変化し、入力回線
ごとに各タグ制御部１０が書込むタグがかさならないよ
うに制御される。

【００３７】図３は、図２に示した基本単位スイッチの
クロスポイント部分を示す図である。また、図４は第一
ステージＳＴ１の基本単位スイッチ＃ＳＷ１−１〜＃Ｓ
Ｗ１−８におけるセル分配状況を示す図である。各クロ
スポイントのアドレスフィルタ８０は、出力リンクのア
ドレスに対応したアドレス（この場合は００、０１、１
０、１１）を持っており、入力セルのタグフィールドを
参照し、セルに書込まれたタグとクロスポイントのアド
レスとが一致したときにのみ入力セルをクロスポイント
に接続された出力リンクにスイッチングする。このよう
に各入力回線に対応するタグ制御部１０で相互に同期し
てタグが重ならないようにタグを書込むことにより、図
４に示すようにセルがスイッチングされ、結果としてこ
の基本単位スイッチ＃ＳＷ１−１〜＃ＳＷ１−８を用い
て入力トラヒックの負荷を第二ステージＳＴ２の基本単
位スイッチ＃ＳＷ２−１〜＃ＳＷ２−８に対して均等に
分散することができる。

【００３８】次に、図５〜図９を用いて本発明実施例の
ＡＴＭスイッチにおけるセル順序保証機能を説明する。
図５はスタンプ付与回路の配置状況を示す図である。図
６はスイッチング網の基本単位スイッチの要部ブロック
構成図である。図７および図８はスイッチング網の基本
単位スイッチにおけるセル順序保証を説明するための図
である。図９はステージ間リンクにおけるセル順序保証
を説明するための図である。

【００３９】本発明実施例のＡＴＭスイッチでは、第一
ステージＳＴ１においてトラヒックの負荷を分散するた
めに、入力セルを第二ステージＳＴ２に分配しているこ
とは既に説明した。このために、同一ＶＣコネクション
を形成するセルのＡＴＭスイッチ内でのスイッチルート
が異なり、セル順序逆転を起こす可能性がある。そこ
で、本発明実施例のＡＴＭスイッチでは図５に示すよう
にＡＴＭスイッチ前段にタイムスタンプ付与回路３０を
設け、ＡＴＭスイッチに入力されるセルのタイムスタン
プフィールドにセル入力時刻を書込み、それぞれのセル
のＡＴＭスイッチ内滞在時間を管理している。タイムス
タンプ付与回路３０には、共通クロック回路９０より共
通の時刻情報が供給される。

【００４０】図６は第二ステージＳＴ２以降に配置され
るセル順序保証型の基本単位スイッチの実施例を示して
いる。図６の単位スイッチに入力されたセルはまず入力
リンク側の入力バッファ部４０に格納される。各入力バ
ッファ部４０にはコントロール回路５０が配置されてお
り、コントロール回路５０はバッファ先頭部に格納され
たセルのタイムスタンプフィールドを確認し、当該セル
のＡＴＭスイッチ入力時刻を基本単位スイッチ内に備え
付けられたセル読出制御部３５に通知する。

【００４１】各入力バッファ部４０からセル入力時刻を
通知されたセル読出制御部３５は通知されたセル入力時
刻の中からＡＴＭスイッチ内に一番先に入力されたセル
を選択して後段のＮ′倍に高速化されたＴＤＭ(Time Di
vision Multiplexing)バス６０に出力する。このとき入
力バッファ部４０のセル読出制御部３５は入力リンク速
度に対してＮ′（＞Ｎ：入力リンク数）倍に高速化され
ているので入力リンク上での１セル時間内に任意の入力
バッファ部４０から任意の出力バッファ部７０に対して
同時に最大Ｎ′（＞Ｎ）のセルが到着可能である。

【００４２】図７はあるスイッチ時間ｔ＝ｔ０の入力バ
ッファ部４０内の到着セル数を表している。本発明実施
例では、４×４の基本単位スイッチの実施例を示してお
り、入力バッファ部４０のＦＩＦＯ＃Ａに出力バッファ
部７０のＦＩＦＯ＃Ａ行きのセルＡ（ｔ３）、Ａ（ｔ
４）が入力されている。ここで（）の内の時間はＡ
ＴＭスイッチに入力された時刻を表す。また、この実施
例では入力バッファ部４０のＦＩＦＯ＃ＢにセルＢ（ｔ
３）、Ｄ（ｔ３）が格納され、入力バッファ部４０のＦ
ＩＦＯ＃ＣにセルＣ（ｔ４）、Ｂ（ｔ４）が格納され、
入力バッファ部４０のＦＩＦＯ＃ＤにセルＥ（ｔ２）、
Ａ（ｔ５）が格納されている例を示している。

【００４３】次に、図８を用いて本発明実施例の基本単
位スイッチ内におけるセルのスイッチングの実施例を説
明する。図８では４×４の実施例を示しており、説明を
簡単にするためにスイッチ内部の共通バスのスピード
Ｎ′はＮ′＝Ｎ＝４の関係を満たしており、入力リンク
速度の４倍に高速化されているものとする。ｔ＝ｔ０で
ＡＴＭスイッチにセルが入力されると各入力バッファ部
４０の先頭セルの時刻情報が読出されてセル読出制御部
３５に通知されＡＴＭスイッチ到着時刻の一番早いセル
がバッファ読出権限を得る。

【００４４】この場合では時刻ｔ２のセルＤ（ｔ２）が
一番始めに読出し権限を取得するので、ＡＴＭスイッチ
内の４つのバス時間スロットのうちはじめの１スロット
を用いてセルＤ（ｔ２）が読出される。ＴＤＭバス６０
上に読出されたセルはその後、ＴＤＭバス６０を経由
し、ＴＤＭバス６０上のアドレスフィルタ８０を用いて
目的出力方路にスイッチングされる。

【００４５】この後に、残りの３スロットを用いてセル
Ａ（ｔ３）、Ｂ（ｔ３）、Ｃ（ｔ３）が読出されて目的
出力方路にスイッチングされる。このときＴＤＭバス６
０は４倍に高速化されているので、仮に一つの入力リン
クに４つの時間順序の早いセルが同時に存在していて
も、このセルが先にスイッチングされて、出力方路では
セルの順序保証がなされる。このように、セルをスイッ
チングする場合にまず初めにセルのＡＴＭスイッチ内入
力時刻をもとに競合制御が行われ、次に宛先別にスイッ
チングされるために、各入力リンク間で一致していなか
ったセルの時間順序が保証される。

【００４６】図９では本発明実施例のＡＴＭスイッチ全
体でセルの順序が保証される様子を説明している。説明
のためにある任意の出力段スイッチＳＷ＃ｏｕｔに注目
すると、ＳＷ＃ｏｕｔ内のセルスイッチングに対しては
前述したようにＡＴＭスイッチにセルが到着した時刻に
よる時間順序保証のためのアルゴリズムが動作するため
に、任意の出力方路に注目するとセルの順序保証がされ
る。

【００４７】次にこのＳＷ＃ｏｕｔに入力されるＬ−１
ステージ目のリンクＬ１、Ｌ２に注目するとリンクＬ
１、Ｌ２に対してはＳＷ＃ｊ、ＳＷ＃ｋが同様に出力リ
ンクに対してセル順序を保証してスイッチングするので
ステージＳＴＬ、ステージＳＴ（Ｌ−１）に対してセル
順序が保証される。以下、帰納的にステージＳＴ（Ｌ−
２）〜ステージＳＴ２までセルの順序が保証されるので
ＡＴＭスイッチ全体としてセルの順序保証がされること
になる。以上のセル制御アルゴリズムを採用するため
に、本発明実施例のＡＴＭスイッチではセルの順序保証
をしながら高いスループットを達成することができる。

【００４８】このように本発明実施例のＡＴＭスイッチ
は、セルを分配しトラヒックを分散させ、各基本単位ス
イッチの出力リンクに対してセルの順序をトーナメント
に順々に保証しているため高いスループットを達成でき
る。また、基本単位スイッチで独立に制御できるセル送
出アルゴリズムを搭載しているためにスイッチサイズを
スケーラブルに拡張することができる。

【００４９】

【発明の効果】以上説明したように、本発明によれば、
いかなる入力トラヒックパターンに対しても高いスルー
プットを達成することができる多段ＡＴＭスイッチを経
済的に実現することができる。また、ＡＴＭスイッチ内
で負荷を分散しながら簡単なセル順序保証を行い入力セ
ルの順序保証を行うことができるＡＴＭスイッチを実現
することができる。

【図面の簡単な説明】

【図１】本発明実施例の多段ＡＴＭスイッチのブロック
構成図。

【図２】本発明実施例のＡＴＭスイッチの第一ステージ
に配置されるスイッチサイズ４×４の基本単位スイッチ
の要部ブロック構成図。

【図３】基本単位スイッチのクロスポイント部分を示す
図。

【図４】第一ステージの基本単位スイッチにおけるセル
分配状況を示す図。

【図５】スタンプ付与回路の設置状況を示す図。

【図６】スイッチング網の基本単位スイッチの要部ブロ
ック構成図。

【図７】スイッチング網の基本単位スイッチにおけるセ
ル順序保証を説明するための図。

【図８】スイッチング網の基本単位スイッチにおけるセ
ル順序保証を説明するための図。

【図９】ステージ間リンクにおけるセル順序保証を説明
するための図。

【図１０】３段クロスＡＴＭスイッチのブロック構成
図。

【図１１】分散／集線型ＡＴＭスイッチのブロック構成
図。

【符号の説明】

１０タグ制御部２０同期制御部３０タイムスタンプ付与回路３５セル読出制御部４０入力バッファ部５０コントロール回路６０ＴＤＭバス７０出力バッファ部８０アドレスフィルタ９０共通クロック回路Ｄ分配網Ｉ₁〜Ｉ₆₄ 入力回線Ｏ₁〜Ｏ₆₄ 出力回線Ｓスイッチング網ＳＴ１〜ＳＴ５ステージ＃ＳＷ１−１〜＃ＳＷ５−８基本単位スイッチ

フロントページの続き (72)発明者塩本公平東京都新宿区西新宿三丁目19番２号日本電信電話株式会社内 (56)参考文献米国特許5521591（ＵＳ，Ａ) 電子情報通信学会技術研究報告ＳＳＥ 89−173 電子情報通信学会技術研究報告ＳＳＥ 97−203 1998年電子情報通信学会総合大会Ｂ− ６−19 (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04L 12/28 H04L 12/56

Claims

(57)【特許請求の範囲】

【請求項１】ｍ（ｍは自然数）個の入力端子および出
力端子を備えた基本単位スイッチをｍ個並列に配置した
ステージを備え、このステージをＬ（Ｌは自然数）段接
続して配置したｍ² 本の入力回線および出力回線を収容
するＡＴＭスイッチであって、前記Ｌは、１＋ｌｏｇ₂ｍ²−〔（ｌｏｇ₂ｍ）−１〕で
あり、前記入力回線に到来するセルにタイムスタンプを付与す
る手段を備え、前記入力回線が収容される第１ステージの基本単位スイ
ッチは、その基本単位スイッチに入力されるセルの出力
方路をトラヒックの負荷が分散するように第２ステージ
の基本単位スイッチに振り分ける手段を含み、第２ステージ以降のステージの基本単位スイッチは、入
力リンクに接続される入力バッファと出力リンクに接続
される出力バッファとが共通バスで接続された入出力バ
ッファ型スイッチであり、前記共通バスは入力リンク数をＮとしたとき入力リンク
の回線速度の少なくともＮ倍のバス速度を有し、前記入力バッファからのセル読出し順序を前記タイムス
タンプにしたがって制御する手段を含み、３≦ｎ≦（Ｌ−１）を満たす各第ｎステージを構成する
ｍ個の各基本単位スイッチは、その入力側（第ｎ−１）
ステージのｍ／２ ^n-3 個の基本単位スイッチからの入力
回線を収容し、同時に出力側（第ｎ＋１）ステージのｍ
／２ ^n-2 個の基本単位スイッチに対し出力回線を設定
し、第２ステージ目から第（Ｌ−１）ステージ目の基本単位
スイッチは、物理的に接続される次ステージの基本単位
スイッチを２つにグルーピングし、セルの宛先に応じて
何れかのグループにセルの転送を行う手段を備え、第３ステージ目以降の各ステージと次ステージ間のリン
ク速度を第１ステージの入力回線の２ ^n-2 倍とするよう
にした、ことを特徴とするＡＴＭスイッチ。