JPH05268244A - 通信用スイッチ - Google Patents

通信用スイッチ

Info

Publication number
JPH05268244A
JPH05268244A JP35988892A JP35988892A JPH05268244A JP H05268244 A JPH05268244 A JP H05268244A JP 35988892 A JP35988892 A JP 35988892A JP 35988892 A JP35988892 A JP 35988892A JP H05268244 A JPH05268244 A JP H05268244A
Authority
JP
Japan
Prior art keywords
switch
atm
traffic
stm
port
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP35988892A
Other languages
English (en)
Inventor
Mark Timothy Jeffrey
ティモシイ ジェフリイ マーク
Thomas Slade Maddern
スレイド マダーン トーマス
Richard John Proctor
ジョン プロクター リチャード
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GPT Ltd
Original Assignee
GPT Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GPT Ltd filed Critical GPT Ltd
Publication of JPH05268244A publication Critical patent/JPH05268244A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478—Provisions for broadband connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
    • H04J3/1605—Fixed allocated frame structures
    • H04J3/1611—Synchronous digital hierarchy [SDH] or SONET
    • H04J3/1617—Synchronous digital hierarchy [SDH] or SONET carrying packets or ATM cells
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/104—Asynchronous transfer mode [ATM] switching fabrics
    • H04L49/105—ATM switching elements
    • H04L49/108—ATM switching elements using shared central buffer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/60—Software-defined switches
    • H04L49/606—Hybrid ATM switches, e.g. ATM&STM, ATM&Frame Relay or ATM&IP
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
    • H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
    • H04J2203/0003—Switching fabrics, e.g. transport network, control network
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
    • H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
    • H04J2203/0003—Switching fabrics, e.g. transport network, control network
    • H04J2203/0005—Switching elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
    • H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
    • H04J2203/0089—Multiplexing, e.g. coding, scrambling, SONET
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5672—Multiplexing, e.g. coding, scrambling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5681—Buffer or queue management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Abstract

(57)【要約】 （修正有） 【目的】 ＡＴＭおよびＳＴＭ兼用スイッチ装置を提供
すること。 【構成】 通信用スイッチは、複数のパラレルデータス
イッチングプレインと一つのパラレル制御プレインから
成り、各プレインは同数の入力ポートおよび出力ポート
と各入力ポートをいずれかの出力ポートにスイッチング
するための一つの制御スイッチングユニットを有し、Ａ
ＴＭトラフィックおよびＳＴＭトラフィックは同じスイ
ッチに搬送される。ＡＴＭは、一般にセルレベルでスイ
ッチングされ、ＳＴＭトラフィックはオクテットレベル
でスイッチングされる。このスイッチは、各入力ポート
を中央ユニットの各タイムスロットに周期的にスイッチ
ングし、中央ユニットの各タイムスロットを各出力ポー
トを周期的にスイッチングするローテータを含むことが
できる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、スイッチに関し、特に
通信用スイッチに関する。
【０００２】
【従来の技術】提案されている広バンドのデジタル総合
サービスネットワーク（Ｂ−ＩＳＤＮ）は、非同期の転
送モード（ＡＴＭ）の多重構造を利用したデータのスイ
ッチングを必要とし、すべてのサービスはルーチング情
報を含む５３オクテットのセル内に収められる。
【０００３】現在のネットワークは、スイッチ内の記憶
装置により制御される所定ルートに沿って個々のオクテ
ットを搬送する同期式転送モード（ＳＴＭ）を使用して
いる。
【０００４】
【発明が解決しようとする課題】これらの理由から、現
行のＳＴＭネットワークにＡＴＭをベースにしたＢ−Ｉ
ＳＤＮを導入するには、次の３つの方法が可能である。
【０００５】１）オーバーレイネットワーク 現在のＳＴＭネットワークにＡＴＭネットワークを加え
る方法。Ｂ−ＩＳＤＮサービスをオーバーレイ上で実施
し、現行のサービスをＳＴＭで残す。この方法は、国家
レベルでＡＴＭを導入するには莫大な資本投下を必要と
し、妥当な時間内でこのコストをカバーする程度にサー
ビスへの応募が充分に増えるという保証はない。この方
法は、またネットワークの管理上のフレキシビリティも
制限している。
【０００６】２）ＡＴＭのエミュレーション ＡＴＭは、ＳＴＭ回線の「回線エミュレーション」を行
うことができる。この方法は、ＡＴＭネットワーク上で
ＳＴＭサービスをサポートする方法と考えられることが
多い。現行のＳＴＭサービス（例えば、音声）は、この
サービスをＡＴＭセルに適合させることにより、最終的
に搬送できると考えられてきた。この方法では、パケッ
ト化のための遅れが生じる。またこの方法はセルロスが
生じないようＳＴＭサービスを弾力性のあるものにしな
ければならないが、多くのサービス（特にＨ．２６１
ビデオ）はこれに対処できない。従って、この方法はＡ
ＴＭが成熟した環境となったとき可能であるが、このサ
ービスはＡＴＭを利用するようまだ充分に開発されてい
ない。
【０００７】３）デュアルモード 同一のスイッチファブリック内でＡＴＭトラフィックお
よびＳＴＭトラフィックの双方をスイッチングできるよ
うにする構成である。この方法は、上記問題を回避し、
同様に他の利点を有するので、Ｂ−ＩＳＤＮの導入を可
能とするのに必要である。
【０００８】
【課題を解決するための手段】本発明によれば、入力ポ
ートと、出力ポートと、これら入力ポートと出力ポート
との間に設けられた中央スイッチングコアとから成り、
スイッチングコアはＡＴＭトラフィックおよびＳＴＭト
ラフィックの双方をスイッチングするよう配置されてい
る通信用スイッチが提供される。
【０００９】
【作用および効果】本発明は、同一コア内でＳＴＭトラ
フィックおよびＡＴＭトラフィックの双方をスイッチン
グできるデュアルモードスイッチを提供するものであ
る。かかるスイッチを構成するには、いくつかの方法が
可能であり、以下かかる構成について述べる。
【００１０】このスイッチは、外部ポートを提供するも
のであり、ポートの各々はＡＴＭトラフィックまたはＳ
ＴＭ（６４キロビット／秒の倍数）のトラフィックをサ
ポートするよう設計でき、より複雑なポートを使用すれ
ば、同じルート上で双方の形態のトラフィックをサポー
トできる。
【００１１】スイッチコアは（ルートを決めるのに制御
記憶装置を使用する）ＳＴＭオクテットまたは（ルート
を決めるのにＡＴＭヘッダトランスレーションを使用す
る）ＡＴＭセルのいずれかをスイッチングできるユニッ
トから成る。
【００１２】これら２つのモードは、スイッチコア内で
分けられているので、ＡＴＭトラフィックの可変性はＳ
ＴＭオクテットのフローにインパクトを与えることはで
きない。ＳＴＭトラフィックは、オクテットレベルでス
イッチングされることに留意すべきである。またこのＳ
ＴＭトラフィックはＡＴＭセルにパケット化されない。
【００１３】本発明は、英国特許出願第９１１６７４
８．６号、同第９１１６７４９．４号、同第９１１６７
５０．２号および同第９１１６７６３．５号に記載のＡ
ＴＭスイッチング装置と組み合わせて構成できる。これ
ら英国特許出願は、スイッチの構造および作動をより詳
細に説明している。
【００１４】次に添附図面を参照して例示により本発明
について説明する。本発明に係るデュアルモードのスイ
ッチの原理は、ＡＴＭスイッチ兼用ＳＴＭスイッチとし
て同じスイッチコアを使用することである。同じ相互接
続技術およびコア技術を使用しているが、このスイッチ
はポートごとにＡＴＭまたはＳＴＭ（またはその混合）
スイッチとして作動するよう構成されている。
【００１５】論理的には、スイッチ全体は７つのデータ
プレインと一つの制御プレインを一般に有し、各々のプ
レインは約４０Ｍで作動する。各プレインは、６４ビッ
トのタイムスロットを搬送する。これらのタイムスロッ
トの各々が、ＡＴＭセルまたは４２個のＳＴＭの１０ビ
ットサンプル（８つのデータビット＋１つのチャンネル
関連信号ビット＋１つのチェックビット）を搬送するの
に使用される。カードを相互に接続するため、３３０Ｍ
で一つの光学的リンクにこれらの８つの論理ストリーム
が多重化されることになる。
【００１６】分配機能により、内部サイクルでは１６個
の中央スイッチの各々に対し、１５５Ｍの周辺ポートご
とに６４ビットのウィンドを与える。内部サイクルは、
一つのフレームの５分の１であるので、１２５マイクロ
秒のフレーム内には８０個のタイムスロットがある。周
辺からこのコアへのアクセスは３３０Ｍであり、これに
よりＣＬＯＳに近いファンアウトが得られる。必要であ
れば、容量をタイムスロットあたり４８個のＳＴＭサン
プルまで増加するのに８番目のデータプレインを追加し
てもよいし、フレームごとに６つの内部サイクルを与え
るようデータレートを増加してもよい。
【００１７】図１および図２は、ＡＴＭおよびＳＴＭ用
の基本動作をそれぞれ示す。スイッチコア、分配および
アクセスユニット（ＡＵ）機能を目立つようにしてあ
る。スイッチコアは、ＡＴＭおよびＳＴＭに対しては同
じであるが、若干異なる態様で作動する。分配は同じで
あるが、ＡＵはかなり異なっている。
【００１８】ＡＴＭ動作できるよう、各々の中央スイッ
チは出力ポートごとに１つ設けられているセルに対し一
つのバッファを有している。各入りセルは、送出ＶＣＩ
にトランスレートされた入り仮想チャンネルアイデンテ
ィファイヤ（ＶＣＩ）および必要な出力ポートを有す
る。
【００１９】スイッチは、小さく、多重見出しの入力キ
ューを有している。このキューは検査され、入力ポート
は、中央バッファのフリー状態をリクエストする。フリ
ー状態であれば、スイッチは中央スイッチにセルを送
る。（相対的ポート数に応じて決まる）所定期間後、セ
ルは出力ポートに送られ、このポートで伝送のため待ち
行列に入れられる。
【００２０】固定されたセルルートはないが、コアへ周
期的なアクセスがなされることは、どんなルートが使用
されていてもセルシーケンスの統合性が維持されること
を意味する。図３は、スイッチを横断するようセルのル
ートを定めるためのリクエストシーケンスの編成を示
す。試みられる第１ポートはブロックされたが、試みら
れた第２ポートが利用できるものであった。実際には、
入力キューを多重見出しとするため異なる行き先きに対
し多数の質問をしてもよい。２つ以上のセルが待期中で
あると、２つまたは３つの質問を送り、同じフロー内で
これらの質問を一度に処理する。
【００２１】セルのファンアウトは、セルを送るべきポ
ートの中心に維持されたマップを使用して中央ステージ
により達成される。このファンアウトは、コア内で行な
われる。ブロッキングを排除するため更なるソフィステ
ィスケーションが用いられる。ファンインもサポートさ
れる。
【００２２】コアの上に多数のリンクを縦続することに
より、レートのより大きなポート（６００Ｍ等）がサポ
ートされる。６００Ｍのポートは、４つのリンクを有
し、どのセルもいずれのリンクも使用できる。（使用リ
ンクによって決まる）コア内で経過する時間のバラツキ
のため、極めて簡単な小さな再シーケンス化が必要であ
る。
【００２３】ＳＴＭ動作のためＳＴＭサンプルを所定の
タイムスロットおよび位置にルートを定めるため、小さ
い入りタイムスイッチが用いられる。これらＳＴＭサン
プルは中心に保持された制御記憶装置を使用するスイッ
チコアを通って適当な出力ポートまでルートが定められ
る。出力端ではコアの前後の到着時間と適当な出力時間
をトランスレートするのに第２の小さなタイムスイッチ
ング機能が用いられる。
【００２４】従ってこのスイッチはＴ−Ｓ−Ｔ構造に近
似する。コア内の制御記憶装置はＡＴＭセルのルートを
定めるのに使用される制御ストリームを使ってセットア
ップできる。スイッチングされた６４Ｋのデータごとに
１つの制御記憶装置をセットアップしなければならない
ので、同期デジタル階層（ＳＤＨ）コラムに対し９つの
制御記憶装置が必要であり、２Ｍのリンクに対しては３
２個の制御記憶装置が必要となる。
【００２５】タイムスロットごとの４２回のＳＴＭサン
プルの機会は独立している。ある入力端からある出力端
へのルートを定めるのにこれらのいずれかを使用できる
が、４２個のストリームをスイッチングすることはでき
ない。これは、データプレインが物理的に分離されてい
ることおよびコア内のデータ記憶装置の構造によるもの
である。
【００２６】周辺装置はあるタイムスロットではＡＴＭ
として作動し、他のタイムスロットではＳＴＭとして作
動することによってＡＴＭとＳＴＭを混合できる。この
ような混合は予め定めなければならず、ＡＴＭトラフィ
ックをグループ化し、ＳＴＭトラフィックをグループ化
するには注意が必要である。図４はＡＴＭおよびＳＴＭ
の双方を処理する周辺装置に必要なＡＵ機能を示す。
【００２７】このコアはデータプレインと制御プレイン
から成る。図５は１つのデータプレインと制御プレイン
のブロック図である。データプレインでは１６個の入力
と出力が時間的にずれるようになっている。４クロック
周期ごとに１６個の入力（６４ビット）のシフトレジス
ターのうちの１つがフルになり、セル記憶装置に６４個
のビットが書き込まれ、４クロック周期ごとに１つの出
力レジスターが空になり、セル記憶装置から６４個のビ
ットがロードされる。簡略にするため読み出しアクセス
および書き込みアクセスはインターリーブされている。
【００２８】制御プレインではリクエストも時間的にず
れるようになっており、従って１度に１つのリクエスト
しか実行してはならない。これらリクエストは１６個の
入力からシリアルに読み出され、次に質問・回答機能に
より処理される。この機能はリクエストされた出力バッ
ファがフリーになっているかどうかを見て、フリーにな
っていればリクエストに対し適当に回答するものであ
る。この質問ハンドラーはアドレス発生器が発生したア
ドレスを適当な時間まで記憶し、この適当な時間に記憶
アドレスはデータプレイン内の読み出しアドレスとして
使用される。
【００２９】マルチキャストリクエストに対しては、セ
ルがどのアドレスを目的としているかを決めるためブロ
ードキャストメモリがアクセスされる。分配機能は、負
荷をスイッチ上に広げるローテータの機能と中央スイッ
チからの周辺装置を相互接続することにある。
【００３０】この機能の組は電気的に、光学的リンクと
組み合わせて電気的に、または完全に光学的に行うこと
ができる。ローテータの機能は、メモリを必要としない
純粋な空間スイッチであり、容易に光学的に実行でき
る。
【００３１】スイッチは、簡単な１６個のポートのスイ
ッチ；通常の（ローテータの機能を利用した）２５６個
のポートのスイッチ；（ローテータとより大きな中央ス
イッチの２つのステージを用いた）より大きなスイッチ
と成長できる。コスト的に有効な中間の成長ステップは
多い。
【００３２】このスイッチは、単一ステージのＡＴＭス
イッチとして働き、コアの前後での伝播により遅延時間
が長くなる。このような設計は、低遅延、低ジッターお
よび低セルロスであり、一つのポートがオーバロードさ
れても、他のトラフィックへの作用は無視できる。ＳＴ
Ｍトラフィックを搬送するため、ＡＴＭに使用されない
コア内の制御記憶装置のペナルティを有する。
【００３３】ＳＴＭスイッチとして、遅延時間は、短く
はないが許容できる。このスイッチは、ＳＴＭ動作に必
要な容量よりも大きい制御プレインのペナルティを有す
る。
【図面の簡単な説明】
【図１】ＡＴＭ動作用スイッチ装置の略図。
【図２】ＳＴＭ動作用スイッチ装置の略図。
【図３】スイッチを横断するようセルのルートを定める
ためのリクエストシーケンスを示す。
【図４】ＡＴＭおよびＳＴＭ動作用ＡＵ機能を示す。
【図５】スイッチコアの一つのデータプレインおよび制
御プレインの略図。
フロントページの続き (72)発明者 トーマス スレイド マダーン 英国 ビーエイチ21 ２エイチユー，ドー セット，ウィムボーン，コールヒル，カッ トラーズ プレイス 38 (72)発明者 リチャード ジョン プロクター 英国 ビーエイチ21 ３キュウワイ，ドー セット，ウィムボーン，コーフ マリン, デイプロウズ ロード 28

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 入力ポートと、出力ポートと、これら入
    力ポートと出力ポートとの間に設けられた中央スイッチ
    ングコアとから成り、スイッチングコアはＡＴＭトラフ
    ィックおよびＳＴＭトラフィックの双方をスイッチング
    するよう配置されている通信用スイッチ。
  2. 【請求項２】 ＡＴＭトラフィックはセルレベルでスイ
    ッチングされ、ＳＴＭトラフィックはオクテットレベル
    でスイッチングされる請求項１に記載のスイッチ。
  3. 【請求項３】 コア内のＳＴＭトラフィックは、ＡＴＭ
    トラフィックから仕切られている請求項１または２に記
    載のスイッチ。
  4. 【請求項４】 複数のパラレルデータスイッチングプレ
    インおよび一つのパラレル制御プレインを更に含み、各
    プレインは同数の入力ポートと出力ポートと各入力ポー
    トをいずれかの出力ポートにスイッチする中央スイッチ
    ングユニットを有し、ＡＴＭおよびＳＴＭトラフィック
    はスイッチにより搬送される前記請求項１〜３のいずれ
    かに記載の通信用スイッチ。
  5. 【請求項５】 各入力ポートを中央ユニットの各タイム
    スロットに周期的に接続するためのローテータ手段を更
    に含む請求項４に記載のスイッチ。
  6. 【請求項６】 中央スイッチングユニットの各タイムス
    ロットを各出力ポートに周期的に接続するための第２ロ
    ーテータ手段を更に含む請求項５に記載のスイッチ。
  7. 【請求項７】 ローテータ手段またはその各々は単一ス
    テージのローテータから成る請求項５または６に記載の
    スイッチ。
  8. 【請求項８】 ローテータ手段またはその各々はマルチ
    ステージのローテータから成る請求項５または６に記載
    のスイッチ。
  9. 【請求項９】 単一の入力ポートに複数のデータストリ
    ームが縦続されている請求項５に記載のスイッチ。
  10. 【請求項１０】 単一データストリームは複数の入力ポ
    ート間に分けられている請求項５に記載のスイッチ。
  11. 【請求項１１】 単一の出力ポートに複数のデータスト
    リームが縦続された請求項５に記載のスイッチ。
JP35988892A 1992-01-08 1992-12-28 通信用スイッチ Pending JPH05268244A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB929200331A GB9200331D0 (en) 1992-01-08 1992-01-08 Atm/stm switching arrangement
GB9200331.8 1992-01-08

Publications (1)

Publication Number Publication Date
JPH05268244A true JPH05268244A (ja) 1993-10-15

Family

ID=10708271

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35988892A Pending JPH05268244A (ja) 1992-01-08 1992-12-28 通信用スイッチ

Country Status (3)

Country Link
EP (1) EP0554970A2 (ja)
JP (1) JPH05268244A (ja)
GB (2) GB9200331D0 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07321814A (ja) * 1994-05-20 1995-12-08 Nec Corp 時分割ａｔｍスイッチ

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9317897D0 (en) * 1993-08-27 1993-10-13 Plessey Telecomm Telecommunications switching element
GB2311440A (en) * 1996-03-22 1997-09-24 Northern Telecom Ltd Communications network in which synchronous and asynchronous traffic is identified and separated at each node
JP2000013387A (ja) 1998-06-22 2000-01-14 Fujitsu Ltd 非同期通信網の交換機能を備えた同期通信網伝送装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2173070B (en) * 1985-03-28 1988-09-21 Stc Plc Digital telecommunication system
US4679190A (en) * 1986-04-28 1987-07-07 International Business Machines Corporation Distributed voice-data switching on multi-stage interconnection networks
FR2618624B1 (fr) * 1987-07-24 1992-04-30 Michel Servel Systeme de commutation de multiplex temporels hybrides a memoire tampon optimisee
GB2258582B (en) * 1991-08-02 1995-03-29 Plessey Telecomm An ATM switching arrangement

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07321814A (ja) * 1994-05-20 1995-12-08 Nec Corp 時分割ａｔｍスイッチ

Also Published As

Publication number Publication date
GB9300016D0 (en) 1993-03-03
GB9200331D0 (en) 1992-02-26
EP0554970A2 (en) 1993-08-11
GB2263210A (en) 1993-07-14

Similar Documents

Publication Publication Date Title
US5109378A (en) Asynchronous time division switch with increased traffic handling capability
CA2180776C (en) Terabit per second atm packet switch having out-of-band control with multicasting
CA2061850C (en) Rotating-access atm-stm packet switch
US5271004A (en) Asynchronous transfer mode switching arrangement providing broadcast transmission
US5237565A (en) Multiple path, self-routing switching network for switching asynchronous time division multiplex cells
JP2880271B2 (ja) 帯域制御方法および回路
EP0857383B1 (en) High capacity atm switch
US6611527B1 (en) Packet switching apparatus with a common buffer
CA2022801A1 (en) Switching network and switching-network module for an atm system
US5285444A (en) Multi-stage link switch
US6061358A (en) Data communication system utilizing a scalable, non-blocking, high bandwidth central memory controller and method
JP2738762B2 (ja) 高速パケット交換機
US6507584B1 (en) ATM switch
US5642349A (en) Terabit per second ATM packet switch having distributed out-of-band control
US6289011B1 (en) 2n×n multiplexing switch
Denzel et al. A highly modular packet switch for Gb/s rates
JPH05268244A (ja) 通信用スイッチ
EP0554969B1 (en) STM switching arrangement
Yamada et al. A multi-purpose memory switch LSI for ATM-based systems
Lin et al. On the performance of an ATM switch with multichannel transmission groups
Kim Multichannel ATM switch with preserved packet sequence
JP3132973B2 (ja) データ交換装置
Keyvani VHDL implementation of a high-speed symmetric crossbar switch
Patel et al. The Helix switch: a single chip cell switch design
KR100272568B1 (ko) 사설 교환기의 셀 스위칭 장치 및 방법