NL8204870A - Inrichting met een door een opgeslagen programma gedicteerde besturing. - Google Patents

Description

-. ' · -i.i·. -ιίΒί it’-m Λ it, .. Ι^ .,^Ι , ιιτί Mni' Étlllil l' v till ‘»rtril ν.Ο.3957

Inrichting met.....een.....άοοΓ_een......o^eslagenM programma gedicteerde besturing.

De onderhavige Uitvinding heeft betrekking op een inrichting met een doof een opgeslagen programma gedicteerde besturing, omvattende tenminste drie logische ketenconfiguraties die elk zijn voorzien van een in-gangsregister en een uitgangsregister, waarbij één van de uitgangsregisters 5 is voorzien van een bitveld met tenminste eerste, tweede en derde sub-secties met respectievelijk M, k en j bits, een klokketen die in staat is om ten minste twee klokcycli af te geven, waarbij de eerste klokcyclus van de klokketen ten aanzien van de uitgangsregisters een klokwer- king uitoefent op een fase van een klokcyclus.

10 Uit een publicatie betreffende IEEE International Solid State

Circuit Conference, van februari 18-20, 1981 is het bekend om gebruik te maken van logische ketenvoorzieningen tussen meester- en slaafgrendelke-tens teneinde het mogelijk te maken om in microprocessors gebruik te maken van geprogrammeerde ketenconfiguraties {PLA) teneinde de functies te 15 vervullen van bekende uitvoeringen van dergelijke PLA's van betrekkelijk grote omvang'. Deze publicatie geeft tevens een lering omtrent de uitvoering van een hiërarchieke PLA besturingsinrichting voor microprocessors.

Uit de bovenvermelde publicatie blijkt dat het door het poorten van klokpulsen die worden aangelegd aan het ingangsregister van een PLA, 20 in het bijzonder wanneer dit onder het bestuur staat van een andere PLA, mogelijk is om een betrekkelijk uitgebreide repertoire van acties te laten coördineren door een PLA van een gegeven omvang. Tevens is het uit deze publicatie bekend om data in een ingangsregister van een PLA te poorten onder het bestuur van een tweede PLA. Inrichtingen van de beschre-25 ven soort werden getoond, waarbij het mogelijk was om een reductie van 25% van PLA-oppervlak te verkrijgen. Oppervlaktegebied van geïntegreerde ketenchips betekent voortdurend een belangrijke kostenfactor. Voor de ontwerper van geïntegreerde ketens bestaat aldus voortdurend het probleem, om het aantal functies te vergroten en daarbij het benodigde chipopper-30 vlak te verkleinen.

Aan deze problematiek wordt volgens de uitvinding tegemoetgekomen door het beschikbaar stellen van een inrichting met een door een opgeslagen programma gedicteerde besturing en welke inrichting is voorzien van ketenvoorzieningen dienende om de bits van de eerste sub-sectie aam 35 te bieden aan gekozen ingangsaansluitingen van elk van twee van de in- 8204870 * j -2- gangsregisters, en tweede en derde poortketenvoorzieningen voor het keuzegewijs poorten van de bits bij de gekozen ingangsaansluitingen en gedurende een andere fase van de klokcyclus (Φ ), waarbij de tweede en derde poortketenvoorzieningen reageren op de bits van respectievelijk 5 de tweede en derde sub-sectie.

De uitvinding zal in het onderstaande nader worden toegelicht met verwijzing naar de tekening waarin: fig. 1 een schema weergeeft van een enkele halfgeleider chip waarin een microprocessor is gedefinieerd; 10 fig. 2 een schema weergeeft van een uitvoeringsvorm volgens de uitvinding van een hierachieke PLA-inrichting; fig. 3 een schema weergeeft van een gedeelte van de inrichting volgens fig. 2; en fig. 4 een schema weergeeft van de data-inhoud van een voor de 15 soort representatieve PLA, volgens de uitvoeringsvorm van fig. 2.

Fig 1 geeft een schema van een micro-processor 10 die is uitgevoerd in de vorm van een halfgeleider geïntegreerde keten. De microprocessor is onderverdeeld in een PLA-gedeelte 11, een besturingsgedeelte 12 en een datapadgedeelte 13. In het onderstaande wordt aandacht be-20 steed aan de organisatie vein de PLA en besturingsgedeelten van de microprocessor alsook aam de wijze waarop de werking van de microprocessor door zulk een organisatie wordt bestuurd.

Fig. 2 toont een gedeelte van een microprocessor 20 dat binnen het kader van de streeppuntlijn is getekend, en een geheugen 21 dat 25 zich buiten de microprocessor bevindt. Van de microprocessor maken deel uit een hoofd-PLA 23, een ophaal-PLA 24, een reken-PLA 25 en een macro-PLA 26. De PLA 24 is geassocieerd met gebruikerregisters 30, 31, 32...37, alsook met bijbehorende drie-status buffers 38i. De PLA 25 behoort bij de logische rekeneenheid 40. Van de microprocessor maken 30 verder deel uit twee hulpregisters 41 en 42 en een databusleiding 43 die onder het bestuur staat van de PLA 25. De data- en besturingsingan-gen en uitgangen (I/O) zijn respectievelijk aangeduid door 44 en 45.

Elke PLA omvat een decodeerketen en een uitsluitend afleesbaar geheugen met bijbehorende respectievelijke ingangs- en uitgangsregisters. 35 Meer in het bijzonder omvat de PLA 23 een decodeerketen 50, een uitsluitend afleesbaar geheugen 51 met respectievelijke ingangs- en uit- 8204870 __ - ----- — ,f , imA , niftiia.·! — ** · ftM—ι—é—mm #- i- -3- gangsregisters 52 en 53. De PLA 24 omvat een decodeerketen 60, een uitsluitend afleesbaar geheugen 61, een ingangsregister 62 (A en B) en een uitgangsregister 63. Evenzo omvat de PLA 25 een decodeerketen 70, een uitsluitend afleesbaar geheugen 71, een ingangsregister 72 en een uit-5 gangsregister 73. De PLA 26 omvat een decodeerketen 80 een uitsluitend afleesbaar geheugen 81 een ingangsregister 82 en een uitgangsregister 83.

De uitgangen van de hoofd PLA 23 zijn verbonden met de ingangen van de FLA's 24, 25 en 26 teneinde de werking daarvan te coördineren.

Meer in het bijzonder is het uitgangsregister 53 van de PLA 23 voorzien 10 van een aantal uitgangsvelden met verschillende aantallen van bits, een en ander zoals nader gedetailleerd in het onderstaande zal worden behandeld met verwijzing naar fig. 3. Dergelijke verschillende velden worden aangelegd aan enkel- en multi-bits uitgangslijnen, die zijn aangeduid door de lijnen 90, 91, 92, 93 en 94. De lijn 90 is representatief voor 15 enkel-bit uitgangsveld en is verbonden met een ingang die leidt naar een EN-keten 95. Een klok (niet weergegeven) is verbonden met een andere ingang van de keten 95 en wel zodanig dat een Φ^ klokpuls wordt aangeboden. Bij de verdere behandeling wordt ervan uitgegaan dat de respectievelijke en 4>2”^^-0^Pulsen worden aangelegd aan de respectievelijke 20 ingangs- en uitgangsregisters van een PLA. De uitgang van de EN-keten 95 is verbonden met de klokingang van het register 82 van PLA 26.

De lijn 91 (multibit) is gesplitst in de lijnen 91A en 91B. De lijn 91A is verbonden met de (data) ingangen van het register 82 van de PLA 26. De lijn 9lB is verbonden met de (data) ingangen van het register 25 62B van de PLA 24. Zoals is weergegeven omvat het register 62 twee ge deelten 62A en 62B ter illustratie van de mogelijkheid dat de databits in elk van de twee delen onafhankelijk kunnen worden geblokkeerd (geklokt) zoals in het onderstaande nader gedetailleerd zal worden behandeld. De lijn 92 is verbonden met een ingang van een EN-keten 100. De 30 klok is verbonden met een andere ingang van de EN-keten 100, teneinde een Φ^-puls aan te bieden zoals is aangegeven. De uitgang-van de EN-keten 100 is verbonden met de (klok) ingang van het register 62B. De lijn 93 is verbonden met het ingangsregister 72 van de PLA 25. Aldus blijkt dat de uitgang van de hoofd-PLA 23 wordt aangeboden aan de drie andere in 35 fig. 2 weergegeven PLA's,waarbij de door de lijn 91 voorgestelde uitgangen naar keuze kunnen worden aangeboden aan elke of aan beide van de 9204870 -4- PLA's 24 en 26, zodat een vereist aantal acties met een betrekkelijk kleine PLA kan worden uitgevoerd.

De hoofd-PLA coördineert de totale samenwerking van de resterende PLA's van de in fig. 2 weergegeven illustratieve uitvoeringsvorm in 5 responsie op opcodes (instructies) die worden aangeboden, hetzij door I/O 44 via de lijn 103, hetzij door MACRO-PLA 26 via de lijn 110 en onder het bestuur van I/O 45. De besturing I/O reageert op zijn beurt op een besturingsingangssignaal Cl dat afkomstig is van het uitgangsre-gister 83 van de PLA 26. De lijn 111 is representatief voor de multibit-10 veldverbindingen tussen de besturingsinrichting I/O 45 en het geheugen 21 die worden gebruikt bij de besturing van het geheugen. Het door de lijn 110 voorgestelde multibit-veld is aangesloten tussen de besturing I/O 45 en het register 83. De lijn 113 die een verbinding vormt tussen het geheugen 21 en de besturing I/O 44, is representatief voor het mul-15 tibit-veld (adres en data) zoals gebruikelijk is bij microprocessors.

De PLA's 23, 24 en 25 zijn met elkaar verbonden. Het uitgangs-register 73 van de PLA 25 is bijvoorbeeld ingericht om uitgangssignalen aan te bieden aan het ingangsregister 52 van de PLA 23, hetgeen is voorgesteld door.de lijn 112. Verder is het uitgangsregister 63 van de 20 PLA 24 ingericht om enkel-bit uitgangssignalen aan te bieden aan ingangen die leiden naar de EN-ketens 117 en 118, een en einder zoals is voorgesteld door de respectievelijke lijnen 119 en 120. De klok is aangesloten om pulsen aan te bieden aan de andere ingang van elk van die EN-ketens. De uitgangen van de EN-ketens 117 en 118 zijn verbonden met 25 de klokingangen van de respectievelijke registers 52 en 72. Aldus zijn de verschillende PLA's zodanig met elkaar verbonden dat zij in responsie op signalen elkaar kunnen activeren en elkaar kunnen kenbaar maken dat een taak is voltooid (handgeving).

Elke PLA heeft tenminste een specifieke taak, waarbij de ver-30 schillende PLA's in gecoördineerde samenwerking een dataverwerkingsproces voltooien dat is samengesteld uit diverse specifieke taken. De rekeneenheid PLA is bijvoorbeeld werkzaam om de rekenfuncties uit te voeren. Daartoe zijn vijf uitgangen vanaf het uitgangsregister 73 van de PLA 25 verbonden met de vijf data-ingangen van het register 125. De 35 uitgangen van het register 125 zgn verbonden met de ingangenvan de logische 8204870 : 'I· -5- .......................

f .-.

rekeneenheld 40 , zoals is voorgesteld door de lijn 126. Deze rekeneenheid 40 vervult EN-, OF-, optel-, aftrek-, en complementeer-functies.

Een enkel-bit uitgangssignaal van het register 73 van de PLA 25 wordt aangelegd aan een ingang van een EN-keten 127, aan de andere ingang 5 waarvan de klok een -puls toevoert. De uitgang van de EN-keten 127 is verbonden met het register 125 teneinde een desbetreffende rekenfunctie code in het register 125 in te voeren.

Uitgangen van het register 73 zijn verbonden met een slaaf-gren-delketen 130 die zoals is aangegeven werkzaam is in een Φ^-klokfase. De 10 uitgangssignalen van de grendelketen 130 worden aangeboden aan de be-sturingsingangen voor de hulpgeheugens 41 en 42. Tevens is een databus-leiding 43 verbonden met de data-ingangen van de registers 41 en 42.

Uitgangen van de registers 41 en 42 zijn verbonden met de logische rekeneenheid 40. De reken-PLA 25 is aldus zodanig aangesloten dat data vanaf 15 de databusleiding kunnen worden getransporteerd naar de registers 41 en 42, alsook vanaf de registers 41 en42naar de rekeneenheid 40,teneinde via het register 125 vast te stellen welke ene van vijf verschillende operaties moet worden uitgevoerd op de aldus getransporteerde data. Het (multibit) resultaat van de operatie wordt via de lijn 131 toegevoerd 20 aan de databusleiding 43. De lijn 131 is verbonden met een ingang voor een drie-statusbuffer 132, waarvan de uitgang is verbonden met de databusleiding. De inrichting 152 wordt geactiveerd door een uitgangssignaal afkomstig van de slaaf-grendelketen 133. Ingangssignalen voor de grendelketen 133 zijn afkomstig van het register 73 en de klok, geduren-25 de een Φ^-fase, zoals is aangegeven. De ophaalketen PLA 24 is werkzaam om gekozen data over te brengen naar de databusleiding teneinde deze onder het bestuur van de PLA 25 in de hulpregisters 41 en 42 vast te leggen. Deze data kunnen hun oorsprong vinden in het geheugen 21, of in de gebruikerregisters 30-37 zoals bij de illustratieve uitvoeringsvorm 30 zijn toegepast. De gebruikerregisters 30-37 worden volgens een op zichzelf bekende wijze gevuld met data die worden aangeboden aan de (multibit) ingang 134.Teneinde hierbij data-ophaaloperaties uit te voeren, zijn uitgangen van de keten I/O 44 verbonden met ingangen van het ingangs-register 62a van de PLA 24 zoals is aangegeven door de lijn 135. Een 35 enkel-bit uitgangssignaal van de data-eenheid I/O 44 wordt aangeboden aan een ingang van een EN-keten 136. De andere ingang voor de EN-keten 8204870 % -6- 136 is verbonden met de klok door middel waarvan Φ^-klokpulsen daaraan worden aangelegd. Het uitgangssignaal van de EN-keten 136 wordt aangelegd aan de klokingangen van het ingangsregister 62A en aan de slaaf-grendelketen 137 zodat naar keuze Φ^-klokpulsen daaraan kunnen worden 5 toegevoerd. Vanaf het uitgangsregister 63 van de PLA 24 wordt een uit-gangsbitveld toegevoerd aan ingangen van het slaaf-register 137 dat is gesynchroniseerd met een «^-klokfase zoals in de figuur is aangeduid. Indien de grendelketen 137 in de direct volgende Φ^-fase is geladen, activeert deze keten de drie-statusbuffers 38i teneinde te bewerkstelli-10 gen dat de inhoud van een gekozen gebruikerregister (30-37) wordt toegevoerd aan de databusleiding 43 teneinde te worden overgedragen naar een hulpregister (41 of 42). Er zij opgemerkt dat het aantal buffers 38i even groot is als het aantal bits dat op de databusleiding aanwezig is. Data die zijn getransporteerd om onder het bestuur van de PLA 25 te 15 worden verwerkt,worden naar een door de PLA 24 gekozen gebruikerregister teruggevoerd via de databusleiding 43 en een lijn 134.

De MACRO PLA 26 is werkzaam om een reeks van instructies via de besturingseenheid I/O 45 toe te voeren aan de hoofd-PLA 23, en wel in responsie op een signaal afkomstig van de hoofd-PLA 23 op de lijn 91, 20 en indien de EN-keten 95 door een op de lijn 90 aanwezig signaal doorlatend is gemaakt. De PLA 26 kan aldus worden beschouwd als een bron voor sub-routines van opeenvolgende instructies, waarop de PLA 23 reageert om de ophaal- en reken-operaties te coördineren.

De verschillende PLA's zijn voorzien van daarvoor typerende terug-25 koppellussen zodat bij elke volgende toestand van de desbetreffende PLA met de voorafgaande toestand rekening is gehouden. De terugkoppellussen zijn voorgesteld door de lijn 94 in de PLA 23 en door de lijnen 140, 141 en 143 in de respectievelijke PLA's 24, 25 en 26.

Voor de bij wijze van illustratie gegeven operatie is overigens 30 willekeurig aangenomen dat deze begint bij een -klokcyclus, waarbij verder is aangenomen dat de hoofd-PLA 23 op die tijd een waardevol ingangssignaal (opcode) ontvangt vanaf de besturingseenheid I/O 45 (teruggezet) of vanaf de data-eenheid I/O 44. Bij de direct volgende fase geeft de PLA 23 aan zijn uitgang een commandosignaal af aan de MACRO 35 PLA 26. Bij de direct daaropvolgende Φ^-fase, wacht de hoofd PLA en de MACRO PLA ontvangt het commandosignaal. De MACRO PLA geeft bij de volgen- 8204870 -7- de fase een conmandosignaal af aan de hoofd-PLA.

De derde operatiecyclus begint daarmee dat de hoofd-PLA het com-mandosignaal dat afkomstig is van de macro-PLA gedurende een fase Φ^ vastlegt. In de volgende ij-fase worden door de hoofd-PLA waardevolle 5 uitgangscommandosignalen toegevoerd aan de ophaal- en reken-PLA's.

De ophaal- en reken-PLA's ontvangen waardevolle ingangscommando-signalen gedurende de Φ^-fase van de vierde operatiecyclus. Gedurende de volgende Φ2-ίβββ activeert de ophaal-PLA het eerste gekozen gebruikerregister (30-37), de reken-FLA activeert het eerste hulpregister 10 (41 of 42) voor het ontvangen van data vanaf de busleiding en de hoofd- PLA geeft «um zijn uitgang tweede waardevolle commandosignalen af. Handgevingssignalen (bevestiging betreffende waardevolle data), worden aangelegd aan de EN-ketens 118 en 100 van respectievelijk de PLA's 25 en 24.

15 In de volgende fase Φ^, ontvangen de ophaal- en reken-PLA's tweede waardevolle ingangscommandosignalen. Gedurende de volgende fase $2 activeert de ophaal-PLA het tweede gekozen gebruikerregister. De reken-PLA activeert het tweede hulpregister teneinde . data vanaf de busleiding te ontvangen en geeft een bevestiging betreffende waardevol-20 le data gedurende die cyclus.

Gedurende de volgende fase Φ2 voert de logische rekeneenheid waardevolle uitgangssignalen toe aan de busleiding via de drie-statusbuffer 132, en de ophaal PDA legt data afkomstig van de gekozen busleiding vast in het gebruikerregister. Via de lijn 110 vanaf de macro-PLA 26 25 naar de besturingseenheid I/O 45 worden opcodes vanaf de data-eenheid I/O 44 doorgelaten /geblokkeerd. Zolang als de macro-PLA aanvullende commando's bevat voor de hoofd-PLA, keert de machine bij de beëindiging van de tenuitvoerbrenging van elk commando terug naar de cyclus 3. Wanneer de macro-PLA heeft vastgesteld dat vandaaruit geen verdere com-30 mandosignalen aan de hoofd-PLA zijn toe te voeren, worden opnieuw opcodes vanaf I/O en via de lijn Cl doorgegeven. De hoofd-PLA komt hierna terug in de cyclus 1 inplaats van in de cyclus 3 in tabel I. De bij wijze van illustratie gegeven operatie is thans voltooid en deze operatie is in het kort samengevat weergegeven in de onderstaande tabel.

8204870 -3-

TABEL I

CYCLUS . FASE j ACTIE

i ! < φ De hcofd-PLA ontvangt de eerste waardevolle opcode -1- 1 vanaf de besturingseenheid I/O 45.

Φ 2 De hoofd-PLA geeft aan zijn uitgang commandosignalen bestemd voor de macro-PLA.

2 Φ^ De hoofd-PLA wacht.

Macro-PLA neemt een commandosignaal waar.

$2 De macro-PLA geeft aan zijn uitgang comraandosignalen af bestemd voor de hoofd-PLA

3 De hoofd-PLA legt commandosignalen afkomstig van de macro-PLA, vast.

2 De hoofd-PLA voert waardevolle uitgangscommandosig- ___nalen toe aan de ophaal·- en rekea-?LA*s.__ | 4 De ophaal- en reken-PLA's hebben waardevolle ingangs- ; commandosignalen._ _ | $2 De ophaal-?LA activeert het eerste gekozen gebruiker- | register; | De reken-PLA activeert het eerst de hulpregister ten- j ! einde data vanaf de busleiding te ontvangen; j De hoofd-PLA geeft aan zijn uitgang tweede waardevol- j le commandosignalen af; i j___Bevestiging dat data waardevol zijn.

r j 5 Φ, De oohaal- en reken-PLA's ontvangen tweede waarde- ; 1 | volle ingangscómmandosignalen._______ | ^2 De ophaal-PLA activeert het tweede gekozen gebruiker- ! register.

j De reken-PLA activeert het tweede hulpregister ten- einde de data vanaf de busleiding te ontvangen; f___Bevestiging dat waardevolle data bestaan. _______ 6 φ Het hulpregister voert ingangsdata toe aan de logische rekeneenheid_ ^2 De logische rekeneenheid voert waardevolle uitgangs data toe aan de busleiding;

De ophaal-PLA legt data afkomstig van de busleiding __vast in het gebruikerregister______ 8204870 -9-

Pig, 3 geeft een schema van de hoofd-PLA welke bij wijze van illustratie via het uitgangsregister 53 van het zich daarin bevindende uitsluitend afleesbaar geheugen 51,véértien uitgangsbits kan afgeven.

De bits zijn geconfigureerd volgens velden van zes, zes, een en een en 5 deze worden aangeboden zoals is voorgesteld door de lijnen 94, 91, 90 en 92 die in de figuur zijn weergegeven. Van belang is dat zes bits worden aangeboden aan de lijn 91 en daarna aan de beide lijnen 91A en 91B die toegang geven tot respectievelijk de macro-PLA en de ophaal-PLA.

De zes bits worden echter gerouteerd door de bits die op de lijnen 90 10 en 92 aanwezig zijn. Indien bijvoorbeeld de lijn 90 hoog is (een binaire een) wordt de EN-keten 95 geactiveerd en de zes op de lijn 91A aanwezige bits worden doorklokwerking ingevoerd in het ingangsregister 82 van de macro-PLA 26. Indien de lijn 92 hoog zou zijn, wordt daarentegen EN-ke-ten 100 geactiveerd bij de volgende «^-fase, en de zes bits worden door •15 klokwerking ingevoerd in het ingangsregister 62B van de PLA 24. Indien de beide lijne 90 en 92 laag zijn (binaire nullen), worden de zes bits noch in de macro-PLA,noch in de ophaal-PLA ingeklokt. Het zal duidelijk zijn, dat dan de zes bits (van een enkel bitveld) zoals aanwezig op de lijn 91 door klokwerking worden ingevoerd hetzij in de ene, hetzij in 20 de beide of in geenvan de beide macro- en ophaal-PLA's in responsie op 1-0, 0-1, 1-1, of 0-0 codes op de lijnen 90 en 92.

De bij wijze van illustratie beschreven operatie wordt uitgevoerd met véértien uitgangsbits in plaats van met achttien uitgangsbits zoals vereist zou zijn bij een bekende inrichting die niet in staat is om het-25 zelfde bitveld naar keuze aan meerdere ingangsregisters aan te bieden.

Ten opzichte van bekende technieken op dit gebied wordt een vermindering ten aanzien van het aantal uitgangslijnen in de PLA 23 verkregen die groter dan 20% is. De besparing geldt niet alleen ten aanzien van het aantal van uitgangen voor de PLA, maar tevens ten aanzien van 30 het aantal uitgangslijnen in de ROM sectie van de PLA. Een dergelijke vermindering betekent zowel een besparing ten aanzien van het PLA-opper-vlak van circa 30% in vergelijking met PLA's van een representatieve maat, alsook een bijbehorende vergroting van de werksnelheid.

De besparingen ten aanzien van omvang en snelheid zijn in het 35 voorafgaande geïllustreerd in verband met vier PLA's waarbij hetzelfde 8204870 -10- gedeelte van een bitveld vein het uitgangsregister vein een PLA wordt gerouteerd naar de ingang van twee van de drie andere PLA's en wel zoals voorgeschreven door routeerbits in het uitgangsregister van de eerste PLA. Fig. 4 is illustratief voor dergelijke besparingen. Bij wijze van 5 voorbeeld geldt voor fig. 4 dat de door 150 aangeduide rechthoeken het bitveld voorstellen op de lijn 91 van fig. 3, terwijl het blok 151 een routeerbit voorstelt die op elk moment op de lijnen 90 en/of 92 aanwezig is, waarbij het dan duidelijk zal zijn dat volgende lager gelegen regels in de fig. representatief zijn voor dezelfde data (150) die via 10 de lijn 91 worden gerouteerd naar de ingangsregisters van verschillende PLA's. Voor de uitvoeringsvorm zoals weergegeven in de figuren 2 en 3 geldt dat de bovenste twee regels van fig. 4 de bits voorstellen die door een routeerbit in de bovenste regel van fig. 4 worden gerouteerd naar de PLA 24 en die door een routeerbit in de tweede regel worden ge-15 routeerd naar de PLA 26. Vanzelfsprekend wordt een nog grotere besparing ten aanzien van PLA oppervlak en snelheid verkregen indien meer dan twee PLA's hetzelfde gedeelte van een bitveld Ontvangen. Met een bitveld van negen bits zijn bijvoorbeeld slechts dertien bits vereist om het bitveld te routeren naar vier als ontvanger fungerende PLA's. In 20 feite kunnen bij uitvoeringsvormen met vier of meer ontvangende PLA's de vier (of meer) routeerbits zijn gecodeerd, zodat in de praktijk slechts elf bits behoeven te worden gebruikt. De codering kan vanzelfsprekend zodanig zijn ontworpen dat één bitveld voor meer dan één PLA tegelijk werkzaam kan zijn. Zulks is in tegenstelling met een bekende 25 uitvoering van een PLA waarbij 36 uitgangsbits zouden zijn vereist, zodat 36 uitgangslijnen in de ROM-sectie van de PLA nodig zouden zijn om hetzelfde stel van acties te kunnen uitvoeren. Het is niet noodzakelijk dat al de bits van een bitveld worden gerouteerd naar meerdere PLA's.

In de praktijk kunnen verschillende bitvelden die één of meer bits ge-30 meenschappelijk hebben, bruikbaar zijn.

De in het voorafgaande gegeven beschrijving is uitsluitend te beschouwen als een illustratie voor de principes van de onderhavige uitvinding. Verschillende uitvoeringsvormen van de uitvinding kunnen door de gemiddelde vakman op dit gebied worden ontworpen zonder het 35 kader van de uitvinding te verlaten. Hetzelfde bitveld van een eerste PLA wordt bijvoorbeeld zoals in de voorafgaande beschrijving is vermeld 8204870 'Ί ^ tf -11- naar keuze aangeboden aan twee of meer ontvangende PLA's. Vanzelfsprekend kan ook de eerste PLA een van de ontvangende PLA's zijn. Verder kunnen de principes van de onderhavige uitvinding in het algemeen worden toegepast op codeerketeninrichting en waarvan PLA's voorbeelden zijn.

8204870

Claims (3)

1. Machine met een door een opgeslagen programma gedicteerde besturing omvattende: tenminste drie logische configuraties elk met een ingangsregister (52, 62A, 72, 82) en een uitgangsregister (53, 63, 73, 83), waarbij een van de uitgangsregisters (53) is voorzien van een 5 bitveld met tenminste eerste, tweede en derde sub-secties van respectievelijk M, k en j bits, een klokketen die in staat is om tenminste twee klokcycli teweeg te brengen; en de eerste klokcyclus van de klokketen (Φ^) werkzaam is om de uitgangsregisters op een fase van een klokcyclus te klokken, gekenmerkt door ketenvoorzieningen die zijn ingericht 10 om de bits van de eerste sub-sectie toe te voeren aan gekozen ingangs-aansluitingen van elk van twee van de ingangsregisters; tweede en derde poortketenvoorzieningen (95, 100) voor het keuzegewijs poorten van de bij de gekozen ingangsaansluitingen aanwezige bits, gedurende een andere fase (Φ^) van de klokcyclus, waarbij de tweede en derde poortketenvoor-15 zieningen in werking zijn in responsie op de bits van de respectievelijke tweede en derde sub-sectie.

2. Machine met een door een opgeslagen programma gedicteerde besturing, volgens conclusie 1, met het kenmerk, dat de logische configuraties zijn gegeven als PLA's. 20

3. Machine met een door een opgeslagen programma gedicteerde bestu ring volgens de conclusies 1 of 2 met het kenmerk, dat M>2 en k=j=l. 8204870